本發(fā)明涉及模擬集成電路設(shè)計領(lǐng)域，特別涉及CMOS-TDI圖像傳感設(shè)計領(lǐng)域。

背景技術(shù)：

圖像傳感器將拍攝的圖像轉(zhuǎn)換為易于存儲、傳輸和處理的電學(xué)信號。對于不同的工作環(huán)境，圖像傳感器的工作方式也不同，主要分為：面陣型和線陣型。其中面陣型圖像傳感器的像素陣列呈二維面陣排布，得到一幅完整的圖像僅通過一次曝光就能夠完成，主要應(yīng)用于手機和數(shù)碼相機中。線陣型圖像傳感器的像素陣列為一維線陣排布，對相對移動的物體進行掃描成像，主要應(yīng)用于醫(yī)療成像、工業(yè)檢測、航空航天等方面，其工作方式可參考圖1。由于線陣型圖像傳感器拍攝的場景在曝光階段一直在移動，因此線陣圖像傳感器的曝光時間受限于場景的移動速度。在光照度很低和掃描速度非?？斓那闆r下，線陣型圖像傳感器的感應(yīng)信號變得非常微弱，系統(tǒng)的信噪比(Signal-to-Noise Ratio,SNR)變得很低，嚴(yán)重影響拍攝圖片的質(zhì)量。因此，提出了時間延遲積分(Time Delay Integration,TDI)技術(shù)。TDI技術(shù)時通過多行像素對相同物體進行重復(fù)曝光，然后將曝光產(chǎn)生的電荷進行累加進而提高SNR和靈敏度。該技術(shù)特別適用于高速、低光照和高對比度的環(huán)境下。

TDI型圖像傳感器非常適合由電荷耦合器件(Charge Coupled Device,CCD)實現(xiàn)。因為CCD器件可以實現(xiàn)信號的無噪聲累加。目前TDI技術(shù)多應(yīng)用在CCD圖像傳感器中，普遍采用的CCD-TDI圖像傳感器的結(jié)構(gòu)類似一個長方形的面陣CCD圖像傳感器，如圖2所示，CCD-TDI圖像傳感器的工作過程如下：n級CCD-TDI圖像傳感器一共有n行像素，某一列上的第一行像素在第一個曝光周期內(nèi)收集到的電荷并不直接輸出，而是與同列第二個像素在第二個曝光周期內(nèi)收集到的電荷相加，以此類推CCD-TDI圖像傳感器最后一行(第n行)的像素收集到的電荷與前面n-1次收集到的電荷累加后再按照普通線陣CCD器件的輸出方式進行讀出。在CCD-TDI圖像傳感器中，輸出信號的幅度是n個像素積分電荷的累加，即相當(dāng)于一個像素n倍曝光周期內(nèi)所收集到的電荷，進而SNR被提升了n倍。

但是CCD圖像傳感器的工作電壓很高，因此其功耗十分高。而且CCD的實現(xiàn)依賴于特殊的工藝，因此CCD圖像傳感器無法在同一芯片上集成模擬和數(shù)字處理電路，因此其系統(tǒng)十分復(fù)雜。相比CCD圖像傳感器，CMOS(Complementary Metal Oxide Semiconductor,互補金屬氧化物半導(dǎo)體)圖像傳感器可以同現(xiàn)代CMOS工藝很好的兼容，而且具有集成度高、功耗低、成本低廉等非常重要優(yōu)勢。CMOS圖像傳感器正在逐步占據(jù)圖像傳感器市場的主導(dǎo)地位。CMOS-TDI圖像傳感器是基于CMOS工藝實現(xiàn)TDI功能。具體有三種實現(xiàn)方案：第一種是電荷域累加方案，該方案是在CMOS工藝上實現(xiàn)CCD工作方式，主要限制因素是電荷傳輸效率和滿阱容量。第二種方式是模擬域累加方案，該方案是將像素輸出的模擬信號先在模擬累加器中完成累加，然后將完成累加后的信號送入ADC(Analog to Digital Converter，模擬數(shù)字轉(zhuǎn)換器)中進行量化輸出。通常模擬累加器中的存儲單元是用電容來實現(xiàn)。因此，當(dāng)累加級數(shù)比較高時，電容陣列將會占用很大芯片面積，而且當(dāng)累加級數(shù)很高時，會使累加后的信號達(dá)到上限，造成圖像信息的丟失。因此模擬域累加方案的級數(shù)擴展能力一般。第三種是數(shù)字域累加方案，該方案將像素輸出信號直接送入ADC中進行量化，然后將量化后的數(shù)字量送入數(shù)字累加器中實現(xiàn)對信號的累加，但是該方案對ADC的速度要求非常嚴(yán)格，其累加速度受限于ADC的速度。

技術(shù)實現(xiàn)要素：

為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提出電荷與數(shù)字混合累加型的CMOS-TDI，能夠?qū)崿F(xiàn)充分發(fā)揮電荷域無噪聲累加，數(shù)字域累加芯片面積小、無累加上限的優(yōu)點，同時又不對電荷域累加時的傳輸效率和滿阱容量以及數(shù)字域累加時ADC的速度提出過高要求，本發(fā)明采用的技術(shù)方案是，電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器，由像素陣列、列并行ADC陣列、列并行數(shù)字域累加陣列、移位寄存器、時序控制模塊構(gòu)成，像素陣列大小為L列N行，像素陣列中N行像素分成K個子像素陣列，每個子像素陣列由M行像素和一個讀出電路組成；每個子像素陣列各級之間采用電荷累加方式，K個子陣列之間采用數(shù)字累加方式，其中N＝M×K；從像素陣列輸出的模擬信號經(jīng)列并行ADC陣列處理轉(zhuǎn)成數(shù)字信號，列并行ADC陣列后連接數(shù)字域累加器，再由數(shù)字域累加器對相同曝光信號的數(shù)字碼進行累加操作，累加后的信號由移位寄存器輸出，時序控制模塊負(fù)責(zé)產(chǎn)生控制各個模塊的協(xié)調(diào)工作。

子像素陣列由M行電荷累加型像素組成，渡越時間T_L定義為物體移動一個像素長度所需時間，圖像傳感器工作M-1個渡越時間后，第一次被拍攝物體運動到第一個子像素陣列中的第M個像素位置，第一次被拍攝物體被第一個子像素陣列捕捉M次，第一個子像素陣列的信號被讀出電路讀出，由ADC轉(zhuǎn)換成數(shù)字碼。再經(jīng)過M個渡越時間，此時第一次被拍攝的物體運動到第二個子像素陣列的第M個像素下，第一次被拍攝的物體已經(jīng)被曝光2×M次，曝光產(chǎn)生的電荷已經(jīng)被累加了2×M次。以相同的方式讀出K×M次，就完成對同一物體的N次捕捉，同時對產(chǎn)生的信號完成了N次累加，實現(xiàn)N級TDI功能。

本發(fā)明的特點及有益效果是：

本發(fā)明描述的N級電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器中，將N級TDI累加拆分成M級電荷域累加和K級數(shù)字域累加，其中N＝M×K。相比于單純使用電荷域累加方法，電荷轉(zhuǎn)移效率比電荷域累加型提高了(1-ε)^M-N倍。相比于單純使用數(shù)字域累加方法，對ADC的速度要求降低了M倍。

附圖說明：

圖1線陣圖像傳感器的工作模式示意圖。

圖2 CCD-TDI圖像傳感器的工作原理示意圖。

圖3 N級電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器架構(gòu)圖。

圖4 6級電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器工作流程圖。

具體實施方式

模擬域累加方案是將像素曝光得到的電壓信號或者電流信號在像素陣列輸出端進行累加，然后將累加后的信號經(jīng)過ADC量化輸出。該方案需要在芯片內(nèi)部集成模擬域累加器，通常模擬累加器是通過積分電容實現(xiàn)的。因此，當(dāng)累加級數(shù)比較高時，電容陣列將會占用很大芯片面積，而且當(dāng)累加級數(shù)很高時，會使累加后的信號達(dá)到上限，造成圖像信息的丟失。數(shù)字域累加方案是將像素曝光產(chǎn)生的信號通過ADC量化產(chǎn)生二進制碼值，將二進制碼值在數(shù)字累加器中進行累加，最終將結(jié)果輸出。因為累加器是由數(shù)字電路實現(xiàn)的，芯片面積較小，同時累加信息是數(shù)字碼值，不存在累加上限問題，因此數(shù)字域累加方案的累加級數(shù)擴展能力很強。數(shù)字域累加方案對ADC的速度要求較高，因此相比于模擬域累加功耗更高。電荷域累加方案類似于CCD-TDI圖像傳感器的電荷處理方案，將像素對物體曝光產(chǎn)生的光生電荷在像素內(nèi)部進行轉(zhuǎn)移和存儲，最后由讀出電路讀出。其讀出電路與普通的CMOS圖像傳感器讀出電路相同，設(shè)計比較簡單。從設(shè)計成本上考慮，電荷域累加方案的成本較大。

電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器由像素陣列、列并行ADC陣列、列并行數(shù)字域累加陣列、移位寄存器、時序控制模塊構(gòu)成。其中像素陣列大小為L列N行，像素陣列中N行像素分成K個子像素陣列，每個子像素陣列由M行像素和一個讀出電路組成；每個子像素陣列各級之間采用電荷累加方式，K個子陣列之間采用數(shù)字累加方式，其中N＝M×K。電荷在相鄰勢阱中轉(zhuǎn)移，數(shù)字累加先將像素輸出的信號由模數(shù)轉(zhuǎn)換器完成數(shù)字化，然后再由數(shù)字域累加器完成對相同曝光信號轉(zhuǎn)換結(jié)果的累加操作。具體是，從像素陣列輸出的模擬信號經(jīng)列并行ADC陣列處理轉(zhuǎn)成數(shù)字信號，列并行ADC陣列后連接數(shù)字域累加器，再由數(shù)字域累加器對相同曝光信號的數(shù)字碼進行累加操作，累加后的信號由移位寄存器輸出，時序控制模塊負(fù)責(zé)產(chǎn)生控制各個模塊的協(xié)調(diào)工作。N級電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器架構(gòu)如圖3所示。

子像素陣列由M行電荷累加型像素組成，渡越時間(T_L)定義為物體移動一個像素長度所需時間，圖像傳感器工作(M-1)個渡越時間后，第一次被拍攝物體運動到第一個子像素陣列中的第M個像素位置，第一次被拍攝物體被第一個子像素陣列捕捉M次，第一個子像素陣列的信號被讀出電路讀出，由ADC轉(zhuǎn)換成數(shù)字碼。再經(jīng)過M個渡越時間，此時第一次被拍攝的物體運動到第二個子像素陣列的第M個像素下，第一次被拍攝的物體已經(jīng)被曝光2×M次，曝光產(chǎn)生的電荷已經(jīng)被累加了2×M次。以相同的方式讀出K×M次，就完成對同一物體的N次捕捉，同時對產(chǎn)生的信號完成了N次累加，實現(xiàn)了N級TDI功能。如圖4所示，以6級為例，因為傳感器為列并行工作方式，每列工作情況相同，每列像素分為兩個子像素陣列，每個子像素陣列內(nèi)實現(xiàn)3級電荷傳輸，以字母表示像素收集到的信號，第一個T_L后，第一個子像素陣列像素1的曝光信號為A，第二個T_L后，像素1中信號經(jīng)電荷轉(zhuǎn)移到像素2中(假設(shè)轉(zhuǎn)移效率為1)，同時像素2收集到的信號為A，因此像素2中信號為2A，第三個T_L后，像素2中信號經(jīng)電荷轉(zhuǎn)移到像素3中(假設(shè)轉(zhuǎn)移效率為1)，同時像素3的曝光信號為A，因此像素3中信號為3A，實現(xiàn)了3次電荷累加的信號讀出后經(jīng)ADC量化。第四個T_L后，第二個子像素陣列像素3的曝光信號為A，第五個T_L后，像素3中信號經(jīng)電荷轉(zhuǎn)移到像素4中(假設(shè)轉(zhuǎn)移效率為1)，同時像素4收集到的信號為A，因此像素2中信號為2A，第六個T_L后，像素5中信號經(jīng)電荷轉(zhuǎn)移到像素6中(假設(shè)轉(zhuǎn)移效率為1)，同時像素6的曝光信號為A，因此像素6中信號為3A，實現(xiàn)了3次電荷累加的信號讀出后經(jīng)ADC量化，兩個子像素陣列讀出的數(shù)字碼相加，從而實現(xiàn)了6級累加。這種工作方式可以推廣到任意級數(shù)的電荷與數(shù)字混合累加型CMOS-TDI圖像傳感器中。

CTE(Charge Transfer Efficiency,電荷傳輸效率)定義為從一個勢阱轉(zhuǎn)移到下一個勢阱的電荷所占的比率。N級電荷與數(shù)字混合累加型CMOS-TDI以電荷形式累加M級，其電荷轉(zhuǎn)移效率如式1所示，ε表示殘留電荷所占的比率。

CTE＝(1-ε)^M (1)

從公式中可以看出，隨著累加級數(shù)的增加電荷傳輸效率在降低。對于N級電荷域累加型CMOS-TDI，其電荷傳輸效率為

CTE＝(1-ε)^N (2)

因此對于級數(shù)同為N的CMOS-TDI，電荷與數(shù)字混合累加的電荷轉(zhuǎn)移效率比電荷域累加型提高了(1-ε)^N-M倍。

在一個渡越時間內(nèi)，N級數(shù)字域累加型CMOS-TDI中ADC需量化N次，而N級電荷與數(shù)字混合累加型CMOS-TDI只需量化K次，ADC的速度降低了M倍，大大降低了ADC的設(shè)計難度。

將本發(fā)明應(yīng)用在256列256行CMOS-TDI圖像傳感器。電荷域累加16級，數(shù)字域累加16級。一個子像素陣列由16級像素和一個讀出電路組成。在圖像傳感器工作15個渡越時間后，第一次被拍攝的物體已經(jīng)運動到第二個子像素陣列的第16個像素下，第一個子像素陣列的信號被讀出電路讀出，由ADC轉(zhuǎn)換成數(shù)字碼。再經(jīng)過16個渡越時間，此時第一次被拍攝的物體運動到第二個子像素陣列的第16個像素下，第一次被拍攝的物體已經(jīng)被曝光2×16次，曝光產(chǎn)生的電荷已經(jīng)被累加了2×16次。以相同的方式讀出16×16次，就完成對同一物體的256次捕捉，同時對產(chǎn)生的信號完成了256次累加，實現(xiàn)了256級TDI功能。