1.一種新型降頻8B10B編碼電路結(jié)構(gòu)，包括：降頻單元、數(shù)據(jù)分組單元、8B/10B編碼單元、極性判斷單元、均衡控制輸出單元、數(shù)據(jù)合并單元及升頻單元。
2.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，降頻單元將高頻8bit輸入數(shù)據(jù)轉(zhuǎn)換成低頻32bit數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，數(shù)據(jù)分組單元用以將輸入的32bit數(shù)據(jù)分成4個(gè)8bit數(shù)據(jù)。
4.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，8B/10B編碼單元用以對(duì)8bit數(shù)據(jù)進(jìn)行編碼。
5.根據(jù)權(quán)利要求4所述，對(duì)8bit數(shù)據(jù)按正負(fù)列表進(jìn)行并行編碼得到兩個(gè)10bit數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述，如果8bit數(shù)據(jù)是特殊控制碼，則直接進(jìn)行編碼得到10bit數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述，如果8bit數(shù)據(jù)是數(shù)據(jù)碼，則把8bit數(shù)據(jù)分成高3位和低5位進(jìn)行3B/4B和5B/6B轉(zhuǎn)換得到10bit數(shù)據(jù)。
8.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，極性判斷單元用以判斷編碼得到10bit數(shù)據(jù)的極性?！?”表示10bit數(shù)據(jù)中1和0的個(gè)數(shù)不等，“0”表示1和0的個(gè)數(shù)相等。
9.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，均衡檢測(cè)控制輸出單元用以將編碼得到的數(shù)據(jù)根據(jù)極性進(jìn)行選擇輸出保證輸出代碼符合直流平衡特性。
10.根據(jù)權(quán)利要求9所述，如果當(dāng)前8bit編碼選擇輸出10bit數(shù)據(jù)的極性為0，則下一個(gè)8bit編碼選擇與當(dāng)前編碼列表方式相同的編碼方式得到的10bit數(shù)據(jù)輸出；如果當(dāng)前8bit編碼選擇輸出10bit數(shù)據(jù)的極性為1，則下一個(gè)8bit編碼選擇與當(dāng)前編碼列表方式相異的編碼方式得到的10bit數(shù)據(jù)輸出。
11.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu) ，其中，數(shù)據(jù)組合單元用以對(duì)編碼選擇輸出得到的4個(gè)10bit數(shù)據(jù)進(jìn)行合并成一個(gè)40bit數(shù)據(jù)，再輸出。
12.根據(jù)權(quán)利要求1所述的編碼電路結(jié)構(gòu)，其中，升頻單元用以對(duì)權(quán)利要求11所述的40bit數(shù)據(jù)轉(zhuǎn)換成高頻10bit數(shù)據(jù)。