1.一種用于加密解密的處理器，其特征在于，包括：秘鑰生成模塊和加密、解密模塊；
其中，所述秘鑰生成模塊，用于通過第一指令啟動(dòng)端口數(shù)據(jù)讀入操作，并設(shè)置數(shù)據(jù)存儲(chǔ)器ram的寫操作使能為1，并把輸入數(shù)據(jù)存放在數(shù)據(jù)存儲(chǔ)器ram的輸入數(shù)據(jù)寄存器中，以便下一時(shí)鐘周期把輸入數(shù)據(jù)讀入數(shù)據(jù)存儲(chǔ)器，所述第一指令用指令中的地址addr8域和變址寄存器addr1更新數(shù)據(jù)存儲(chǔ)地址：addr＝addr1+addr8；第二指令在循環(huán)計(jì)數(shù)器cnt2小于該指令中的循環(huán)計(jì)數(shù)cntv的條件下把變址寄存器addr1和循環(huán)計(jì)數(shù)器cnt2分別加一，然后轉(zhuǎn)移到addr8指定的指令地址，循環(huán)計(jì)數(shù)器cnt2置0，所述第一指令和所述第二指令相結(jié)合實(shí)現(xiàn)0到15范圍內(nèi)的循環(huán)操作；
所述加密、解密模塊，用于AES加密和解密過程中，在進(jìn)行寄存器寫操作的同時(shí)把該寄存器原有數(shù)據(jù)保留到另一個(gè)寄存器，把存儲(chǔ)器到寄存器的讀取操作和該寄存器到另一寄存器的寫操作組合在同一條指令中，以實(shí)現(xiàn)兩個(gè)并行的寄存器數(shù)據(jù)轉(zhuǎn)移操作；用6條指令實(shí)現(xiàn)一個(gè)16次循環(huán)的程序塊，該程序塊能夠完成數(shù)據(jù)存儲(chǔ)區(qū)中的待加密文本數(shù)據(jù)同密鑰做XOR操作并且把結(jié)果放回?cái)?shù)據(jù)存儲(chǔ)區(qū)，用以實(shí)現(xiàn)AES算法中的Add Roundkey操作，以上所涉及指令的結(jié)構(gòu)包括操作符op、循環(huán)計(jì)數(shù)cntv和地址addr8。
2.根據(jù)權(quán)利要求1所述的處理器，其特征在于，所述在進(jìn)行寄存器寫操作的同時(shí)把該寄存器原有數(shù)據(jù)保留到另一個(gè)寄存器為：第三指令在cntv＝0時(shí)把a(bǔ)ddr1同addr8相加，結(jié)果放入addr，用于把數(shù)據(jù)存儲(chǔ)器ram的數(shù)據(jù)ram[addr]讀入到輸出數(shù)據(jù)緩存寄存器mem_out中，同時(shí)，把輸出數(shù)據(jù)緩存寄存器mem_out中原先的數(shù)據(jù)存入通用數(shù)據(jù)寄存器reg8。
3.根據(jù)權(quán)利要求2所述的處理器，其特征在于，所述把存儲(chǔ)器到寄存器的讀取操作和該寄存器到另一寄存器的寫操作組合在同一條指令中為：在指令中實(shí)現(xiàn)reg8<-mem_out和addr<-addr1+addr8兩個(gè)操作：后一操作將把ram[addr]讀入到輸出數(shù)據(jù)緩存寄存器mem_out中，該指令的一個(gè)應(yīng)用是在密鑰擴(kuò)展中從數(shù)據(jù)存儲(chǔ)器中讀取前一次存放的密鑰數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的處理器，其特征在于，所述用6條指令實(shí)現(xiàn)一個(gè)16次循環(huán)的程序塊為：指令A(yù)和指令B進(jìn)行循環(huán)的初始化，循環(huán)終結(jié)指令9做循環(huán)結(jié)束判斷并且在未結(jié)束的情況下將控制跳轉(zhuǎn)到指令B的下一條指令，循環(huán)次數(shù)通過指令C的cntv域設(shè)定為16進(jìn)制的F，表示向后跳轉(zhuǎn)15次，循環(huán)體總計(jì)執(zhí)行16次，文本數(shù)據(jù)和密鑰數(shù)據(jù)通過指令D的兩次調(diào)用讀取，指令D的第一次調(diào)用讀取文本數(shù)據(jù)到輸出數(shù)據(jù)緩存寄存器mem_out，第二次調(diào)用讀取密鑰數(shù)據(jù)到輸出數(shù)據(jù)緩存寄存器mem_out，同時(shí)把原先輸出數(shù)據(jù)緩存寄存器mem_out中數(shù)據(jù)轉(zhuǎn)儲(chǔ)到通用數(shù)據(jù)寄存器reg8，指令E把輸出數(shù)據(jù)緩存寄存器mem_out和通用數(shù)據(jù)寄存器reg8兩個(gè)寄存器的內(nèi)容做XOR操作并保存在寫入數(shù)據(jù)緩存寄存器mem_in，同時(shí)把寫入地址保存在addr，下一個(gè)時(shí)鐘上升沿將把數(shù)據(jù)寫入數(shù)據(jù)存儲(chǔ)器，在這一過程中，指令D和指令E均同時(shí)執(zhí)行多項(xiàng)并行操作。
5.根據(jù)權(quán)利要求4所述的處理器，其特征在于，所述加密、解密模塊在Galois乘二操作的基礎(chǔ)上實(shí)現(xiàn)其他常數(shù)乘法時(shí)，通過自然數(shù)的二進(jìn)制表示方式把任意的常數(shù)乘法操作轉(zhuǎn)換為乘二操作和Galois加法操作。
6.一種用于加密解密的方法，其特征在于，包括以下步驟；
秘鑰生成模塊，通過第一指令啟動(dòng)端口數(shù)據(jù)讀入操作，并設(shè)置數(shù)據(jù)存儲(chǔ)器ram的寫操作使能為1，并把輸入數(shù)據(jù)存放在數(shù)據(jù)存儲(chǔ)器ram的輸入數(shù)據(jù)寄存器 中，以便下一時(shí)鐘周期把輸入數(shù)據(jù)讀入數(shù)據(jù)存儲(chǔ)器，所述第一指令用指令中的地址addr8域和變址寄存器addr1更新數(shù)據(jù)存儲(chǔ)地址：addr＝addr1+addr8；第二指令在計(jì)數(shù)器cnt2小于該指令中的循環(huán)計(jì)數(shù)cntv的條件下把變址寄存器addr1和循環(huán)計(jì)數(shù)器cnt2分別加一，然后轉(zhuǎn)移到addr8指定的指令地址，循環(huán)計(jì)數(shù)器cnt2置0，所述第一指令和所述第二指令同指令0相結(jié)合實(shí)現(xiàn)0到15范圍內(nèi)的循環(huán)操作；
加密、解密模塊在AES加密和解密過程中，在進(jìn)行寄存器寫操作的同時(shí)把該寄存器原有數(shù)據(jù)保留到另一個(gè)寄存器，把存儲(chǔ)器到寄存器的讀取操作和該寄存器到另一寄存器的寫操作組合在同一條指令中，以實(shí)現(xiàn)兩個(gè)并行的寄存器數(shù)據(jù)轉(zhuǎn)移操作；用6條指令實(shí)現(xiàn)一個(gè)16次循環(huán)的程序塊，該程序塊能夠完成數(shù)據(jù)存儲(chǔ)區(qū)中的待加密文本數(shù)據(jù)同密鑰做XOR操作并且把結(jié)果放回?cái)?shù)據(jù)存儲(chǔ)區(qū)，用以實(shí)現(xiàn)AES算法中的Add Roundkey操作。