一種e1誤碼儀系統(tǒng)的制作方法
【專利摘要】本發(fā)明介紹了一種E1誤碼儀系統(tǒng)。將實現(xiàn)E1誤碼儀功能的模塊和方法集成到E1設(shè)備中，通過web界面顯示測試結(jié)果，以及設(shè)置誤碼儀的工作參數(shù)等。其中，上行鏈路上，E1信號生成模塊主要是完成E1信號生成發(fā)送到E1信號接口。下行鏈路上，本地序列同步模塊接收E1信號后根據(jù)幀頭進行E1信號的同步檢測；序列比較及誤碼統(tǒng)計模塊將同步的E1信號與原來的E1信號進行誤碼和告警檢測，將檢測的誤碼和告警等信號通過CPU與web的處理顯示到網(wǎng)頁上。通過此方法實現(xiàn)的誤碼儀裝置，不需要使用外圍硬件電路，減少了設(shè)計的復雜度，同時可以使工程和批量生產(chǎn)提高工作效率，降低成本。
【專利說明】[0001] -種E1誤碼儀系統(tǒng)

【技術(shù)領(lǐng)域】
[0002] 本發(fā)明涉及一種E1誤碼儀系統(tǒng)，將實現(xiàn)E1誤碼儀功能的模塊和方法集成到E1設(shè) 備中，通過web界面顯示測試結(jié)果，以及設(shè)置誤碼儀的工作參數(shù)等。主要應(yīng)用于通信領(lǐng)域。

【背景技術(shù)】
[0003] 伴隨著Internet的迅速發(fā)展，在下一代網(wǎng)絡(luò)中，以數(shù)據(jù)包為基本單元進行網(wǎng)絡(luò) 數(shù)據(jù)傳輸和交換的方式將占據(jù)統(tǒng)治地位。但是現(xiàn)存的服務(wù)于PSTN公共語音通信業(yè)務(wù)的TOH 網(wǎng)絡(luò)提供的El電路還將會長期存在。
[0004] 在數(shù)字通信系統(tǒng)的性能測試中，通常使用E1誤碼分析儀對E1的誤碼性能進行測 量。它雖然具有簡單易用、測試內(nèi)容豐富、誤碼測試結(jié)果直觀、準確等優(yōu)點，但是，E1誤碼分 析儀價格昂貴，不易與某些系統(tǒng)接口適配，通常需要另加外部輔助長線驅(qū)動電路。在進行含 E1業(yè)務(wù)的設(shè)備大批量生產(chǎn)時，如果直接使用誤碼儀則需要消耗大量成本、浪費資源，而且在 工程使用時，長期攜帶誤碼儀也會十分不方便。目前通信系統(tǒng)中大量采用FPGA/ASIC作為 系統(tǒng)的核心控制器件，將物理層上的各種協(xié)議層的功能集中在FPGA/ASIC內(nèi)部實現(xiàn)，不僅 提高了通信系統(tǒng)的集成度，同時也減少了硬件和軟件的設(shè)計復雜度。


【發(fā)明內(nèi)容】

[0005] 為了解決上述問題，本發(fā)明將E1誤碼測試功能集成在E1設(shè)備中，通過web界面顯 示測試結(jié)果，以及設(shè)置誤碼儀的工作參數(shù)等，無需安裝軟件，方便查看測試結(jié)果，減少設(shè)備 投資成本，提高工作效率。
[0006] 本發(fā)明提出了一種E1誤碼儀系統(tǒng)。充分使用現(xiàn)有的E1設(shè)備硬件資源，實現(xiàn)E1的 告警類型(主要的告警類型有幀丟失，AIS，圖案失步，幀失步，誤碼及幀計數(shù)）及誤碼檢測， 提高批量生產(chǎn)和工程的工作效率，使工程開通和排查問題時更加方便。
[0007] 實現(xiàn)本發(fā)明的技術(shù)方案如下： 一種E1誤碼儀系統(tǒng)，包括FPGA、CPU、web及顯示模塊；web及顯示模塊包括連接在一起 的web模塊和顯示模塊；CPU分別與FPGA、web模塊雙向數(shù)據(jù)連接；所述FPGA包括E1信號 生成模塊、本地序列同步模塊、序列比較及誤碼統(tǒng)計模塊；E1信號生成模塊與本地序列同 步模塊通過E1信號接口連接，序列比較及誤碼統(tǒng)計模塊分別與本地序列同步模塊、CPU連 接；web模塊：發(fā)送控制命令到CPU，CPU接收到控制命令后，通過總線發(fā)送到FPGA，F(xiàn)PGA中 的各模塊根據(jù)接收到的控制命令執(zhí)行相應(yīng)的動作； E1信號生成模塊：生成256bitEl信號，前8bit作為E1幀頭，后面248bit由m序列產(chǎn) 生； 本地序列同步模塊：進行幀頭同步檢測，奇偶幀頭各連續(xù)檢測3幀；對同步和失步的幀 總數(shù)進行統(tǒng)計之后通過總線發(fā)送至CPU，同時將同步之后的E1信號輸出到序列比較及誤碼 統(tǒng)計模塊進行檢測； 序列比較及誤碼統(tǒng)計模塊：將本地序列同步模塊輸入的同步E1信號與原始E1信號進 行比較，判斷誤碼的個數(shù)以及告警類型；將檢測到的告警誤碼以及統(tǒng)計的幀數(shù)通過總線輸 出至CPU ;CPU通過總線接收到誤碼和告警數(shù)據(jù)，再將誤碼和告警組成消息幀的格式，通過 共享存儲將數(shù)據(jù)更新，供web及顯示模塊進行實時查詢； 顯示模塊：將查詢到的值顯示到網(wǎng)頁上，實現(xiàn)web顯示功能。
[0008] 所述E1信號生成模塊通過15級擾碼器隨機產(chǎn)生E1信號。
[0009] 所述的本地序列同步模塊，由于E1幀是奇偶幀交替?zhèn)鬏數(shù)?，所以在進行幀頭檢測 時，要連續(xù)進行6幀檢測一6種同步狀態(tài)監(jiān)測，直到6次都檢測到同步則認為接收到的E1幀 是幀同步的，否則為失步，對每幀進行幀頭同步檢測的具體過程為： 幀頭同步檢測分為6種狀態(tài)進行檢測；在進行檢測有無誤碼時都是對E1的幀頭進行檢 測，從而判斷是為失步還是同步； 在A同步狀態(tài)，檢測是否同步，如果檢測有誤碼則認為不同步，則進入到B同步保護狀 態(tài)，如果檢測無誤碼繼續(xù)在A同步狀態(tài)進行檢測； 在B同步保護狀態(tài)，如果檢測無誤碼則認為同步，則進入A同步狀態(tài)，繼續(xù)進行A同步 狀態(tài)檢測；在檢測到有誤碼則進入C同步保護狀態(tài)； 在C同步保護狀態(tài)，如果檢測無誤碼則認為同步，繼續(xù)進行A同步狀態(tài)檢測；如果檢測 到有誤碼則跳轉(zhuǎn)到D失步狀態(tài)； 在D失步狀態(tài)，進行檢測以及校驗，如有誤碼則認為是失步，此時判斷為幀失步；如果 在幀失步狀態(tài)檢測到幀無誤碼則跳到E搜索檢驗狀態(tài)； 在E搜索檢驗狀態(tài)，如果有誤碼則發(fā)送到D失步狀態(tài)，判定為幀失步； 如果檢測無誤碼則進入F搜索檢驗狀態(tài)； 在F搜索檢驗狀態(tài)，如果檢驗有誤碼則發(fā)送到D失步狀態(tài)，判定為幀失步； 如果檢驗無誤碼則為幀同步，則進入A同步狀態(tài)，判定為幀同步。
[0010] 所述E1信號生成模塊生成E1信號的具體過程為： 根據(jù)標準E1信號的要求，在復巾貞結(jié)構(gòu)中有奇偶之分，偶巾貞第一個時隙傳輸巾貞同步碼， 為" 10011011" ；奇巾貞第一個時隙傳輸對告碼，為" 11111111"，本模塊按照E1標準信號產(chǎn)生 奇偶幀的第一個時隙作為幀頭，之后的248bit數(shù)據(jù)部分由m序列產(chǎn)生； 利用m序列產(chǎn)生數(shù)據(jù)，取出奇偶部分的數(shù)據(jù)；使用的時鐘為鎖相環(huán)生成的2. 048M的時 鐘，在檢測到系統(tǒng)復位信號拉高時開始進行計數(shù)，在計數(shù)開始的時候產(chǎn)生偶幀的幀頭，之后 為生成E1信號的偶巾貞部分，同時產(chǎn)生偶巾貞的標志；發(fā)送完成偶巾貞之后產(chǎn)生奇巾貞的巾貞頭，接 著是利用m序列生成的數(shù)據(jù)作為E1信號的奇幀發(fā)送，同時產(chǎn)生奇幀的標志；然后通過奇偶 標志信號將數(shù)據(jù)以奇偶幀的形式交替發(fā)送到E1信號接口。
[0011] 所述本地序列同步模塊的具體工作過程包括： 接收E1信號接口發(fā)送的E1信號和時鐘，采用高倍時鐘對接口信號的時鐘進行采樣， 將E1信號寫入FIFO,在E1接口時鐘上升沿的時候產(chǎn)生FIFO的寫使能；FIFO的讀使能通過 FIFO中存儲的E1信號個數(shù)和讀空標志產(chǎn)生，將數(shù)據(jù)輸出之后進行串并轉(zhuǎn)換；將串并轉(zhuǎn)換之 后的數(shù)據(jù)通過狀態(tài)機對幀頭進行奇偶幀校驗同時產(chǎn)生奇偶標志，將檢測到的奇偶標志發(fā)送 到序列比較及誤碼統(tǒng)計模塊；同時對接收到的E1數(shù)據(jù)進行幀同步和失步校驗；對檢測到的 同步幀數(shù)進行統(tǒng)計將統(tǒng)計到的幀數(shù)發(fā)送到總線至CPU ;并記錄當前和歷史幀失步的標志發(fā) 送到總線至CPU ;將同步的E1信號發(fā)送至序列比較及誤碼統(tǒng)計模塊。
[0012] 所述序列比較及誤碼統(tǒng)計模塊的具體工作過程包括： 接收本地序列同步模塊已經(jīng)同步上的E1信號，根據(jù)奇偶標志將rom表中的地址分類然 后讀出數(shù)據(jù)；將rom表中讀出的數(shù)據(jù)與同步上的E1信號進行比較，通過比較判斷是否有誤 碼、AIS、信號丟失、圖案失步的告警，將當前的告警信號保存到歷史告警中，統(tǒng)計到歷史的 告警；然后將各種告警通過總線接口模塊輸出到CPU，CPU通過共享存儲與web及顯示模塊 通信，web及顯示模塊將告警以網(wǎng)頁的形式顯示出來，通過網(wǎng)頁查看告警和誤碼是歷史的還 是當前的。
[0013] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點和有益效： 1、 測試方面，不需要搭建復雜的測試平臺，只需要在開始測試時，從web界面上點擊誤 碼儀開關(guān)即可進行測試； 2、 生產(chǎn)成本方面，在進行批量生產(chǎn)時，不需要大量的傳統(tǒng)誤碼儀，在每臺設(shè)備上本身就 攜帶誤碼儀，從而可以節(jié)約成本，在進行誤碼測試時可以節(jié)約生產(chǎn)時間； 3、 工程方面，不需要攜帶笨重的誤碼儀，只需要在工程開通時從web界面上點擊誤碼 儀開關(guān)即可驗證工程是否開通成功；對于工程查找問題時，也不需要重新搭建平臺； 4、 價格方面，不需要重新開發(fā)硬件，只需要在原來的硬件平臺上面將軟件更新，而且軟 件邏輯代碼所占資源少，從開發(fā)成本上而大大節(jié)約了成本； 5、 開發(fā)技術(shù)方面，通過web進行結(jié)果的顯示以及命令下發(fā)，不需要復雜的操作，直接點 擊即可查看。

【專利附圖】

【附圖說明】
[0014] 圖1 (a)為使用常規(guī)E1誤碼測試儀的系統(tǒng)架構(gòu)圖；圖1 (b)為本發(fā)明的系統(tǒng)架構(gòu) 圖。
[0015] 圖2為本發(fā)明的系統(tǒng)架構(gòu)框圖。
[0016] 圖3為本發(fā)明功能實現(xiàn)的架構(gòu)。
[0017] 圖4為15級擾碼器原理圖。
[0018] 圖5為同步狀態(tài)幀頭檢測流程圖。
[0019] 圖6為E1信號生成模塊流程圖。
[0020] 圖7為本地序列同步模塊流程圖。
[0021] 圖8為序列比較及誤碼統(tǒng)計模塊流程圖。

【具體實施方式】
[0022] 下面結(jié)合附圖對本發(fā)明作進一步說明。
[0023] 附圖1是使用常規(guī)E1誤碼測試儀和本方案的系統(tǒng)連接框圖。以PTN微波(帶E1 盤）設(shè)備來進行舉例說明本方案對整個系統(tǒng)帶來的簡便性。
[0024] PTN微波的系統(tǒng)架構(gòu)主要是由IDU和0DU構(gòu)成，在IDU中調(diào)制解調(diào)盤通過中頻電纜 線與0DU進行相連；0DU和0DU是通過天線發(fā)射信號通信；然后另外一端0DU與IDU中調(diào)制 解調(diào)盤相連。
[0025] 在使用常規(guī)El誤碼測試儀進行測試中，除了需要基本的IDU和0DU設(shè)備之外，還 需要使用E1誤碼測試儀和E1轉(zhuǎn)接板。首先，需要將E1盤用E1轉(zhuǎn)接線連接到E1轉(zhuǎn)接板上， 然后將E1轉(zhuǎn)接板上的輸入和輸出用BNC連接線連接到E1誤碼測試儀上，在對端的IDU - 側(cè)的E1轉(zhuǎn)接板上進行環(huán)回，這樣才完成E1誤碼測試系統(tǒng)的搭建。
[0026] 而使用本方案進行測試時，只需要基本的IDU和0DU就可以完成整個測試了，在E1 盤上將E1誤碼裝置的開關(guān)打開即可進行E1誤碼測試。而在工程開通中如果出現(xiàn)問題需要 進行排查，不需要另外攜帶E1誤碼測試儀和BNC連接線，只需要將E1盤中自帶的E1誤碼 調(diào)測開關(guān)打開即可方便的進行測試和排查問題。從測試和工程使用中都可以發(fā)現(xiàn)本方案的 優(yōu)點。
[0027] 附圖2是本方案的系統(tǒng)架構(gòu)，主要是由FPGA/ASIC，CPU和web (網(wǎng)頁)組成。FPGA/ ASIC主要實現(xiàn)E1誤碼裝置的功能，將檢測到的誤碼和告警信號通過總線發(fā)送給CPU。CPU 在接收到誤碼和告警信號之后，通過共享存儲將誤碼和告警信號發(fā)送到web模塊的進程， 然后實時顯示到web頁面上。在web頁面上設(shè)置誤碼儀的參數(shù)時，web模塊通過web表單 獲取web界面信息，然后通過消息隊列下發(fā)命令到CPU，CPU通過消息隊列的標識將命令信 息通過總線發(fā)送到FPGA/ASIC。從而形成一個完整的誤碼儀裝置。
[0028] 附圖3說明了 E1誤碼儀功能實現(xiàn)的架構(gòu)。在上行鏈路上，E1信號生成模塊主要 是生成E1信號發(fā)送到E1信號接口，在此可以是通過E1芯片到E1接口然后到外部，也可以 是在E1單盤本身的FPGA/ASIC里面，不經(jīng)過E1芯片直接在FPGA/ASIC內(nèi)部發(fā)送到E1接口 模塊使用。在下行鏈路上，本地序列同步模塊，接收E1接口發(fā)送的E1信號，并進行幀同步 檢測，將檢測到的同步幀數(shù)和失步幀數(shù)統(tǒng)計通過SPI接口發(fā)送到CPU ;序列比較及誤碼統(tǒng)計 模塊，完成誤碼統(tǒng)計和告警檢測，同時將生成的誤碼和告警信息通過SPI接口由總線發(fā)送 到 CPU。
[0029] 附圖4為15級擾碼器原理圖，所謂擾碼，其實質(zhì)是在數(shù)字信號傳送到信道之前，對 數(shù)字信號在比特級上進行隨機化處理，從而可以減少抖動和碼間干擾，方便接收端的時鐘 提取。最常用的方法是在帶傳輸信號上疊加一個最長線性移位寄存器序列，使得信號的統(tǒng) 計特性適合于在相應(yīng)的信道中傳輸。而m序列可以由幾級線性反饋移位寄存器來簡單地 得到。15級擾碼器的本原多項式為X 15+X+l，狀態(tài)周期為215_1，由圖可見，寄存器的輸出為 bk=ak ? bn ? bk_15，其中，K代表兀數(shù)；bk代表輸出結(jié)果；ak代表輸入信號；? :代表異或。 由此來隨機產(chǎn)生E1信號。
[0030] 附圖5為接收E1信號的同步狀態(tài)幀頭檢測。在同步狀態(tài)幀頭檢測時分為6種狀 態(tài)進行檢測，在進行檢測有無誤碼的時候都是對E1的幀頭進行檢測，從而判斷是為失步還 是同步。在狀態(tài)A為同步狀態(tài)，檢測是否同步，如果檢測有誤碼則認為不同步到B同步保護 狀態(tài)，如果無誤碼則認為同步繼續(xù)進行A同步檢測，直到6次都檢測到同步則認為接收到的 E1幀是幀同步的；狀態(tài)B和C為同步保護狀態(tài)，在檢測到有誤碼則到同步保護狀態(tài)，如果經(jīng) 過兩次同步保護狀態(tài)檢測還是檢測到有誤碼跳轉(zhuǎn)到D失步狀態(tài)在失步狀態(tài)下檢測以及校 驗如有誤碼則認為是失步，此時判斷為幀失步，如果在幀失步狀態(tài)檢測到幀無誤碼則跳到 E搜索檢驗狀態(tài)，進行兩次搜索檢驗E，F(xiàn)狀態(tài)，如果兩次搜索檢驗都無誤碼則還是認為為幀 同步，如果有誤碼則發(fā)送到失步狀態(tài)，判定為幀失步。
[0031] 附圖6為E1信號生成模塊的流程。利用15級擾碼器產(chǎn)生的m序列數(shù)據(jù)，取出奇偶 部分的數(shù)據(jù)。在此使用的時鐘為鎖相環(huán)生成的2. 048M的時鐘。在檢測到系統(tǒng)復位信號拉 高時開始進行計數(shù)，在計數(shù)開始的時候產(chǎn)生偶幀的幀頭，之后為生成E1信號的偶幀部分， 同時產(chǎn)生偶幀的標志；發(fā)送完成偶幀之后產(chǎn)生奇幀的幀頭，接著是利用m序列生成的數(shù)據(jù) 作為E1信號的奇巾貞發(fā)送，同時產(chǎn)生奇巾貞的標志。然后通過奇偶標志信號將數(shù)據(jù)以奇偶巾貞的 形式交替發(fā)送到E1信號的接口模塊。
[0032] 附圖7為本地序列同步模塊流程圖，接收E1接口模塊發(fā)送的E1信號和時鐘，采用 高倍時鐘對E1接口信號的時鐘進行采樣，將E1信號寫入FIFO。在E1接口時鐘上升沿的時 候產(chǎn)生FIFO的寫使能；FIFO的讀使能通過FIFO中存儲的E1信號個數(shù)和讀空標志來產(chǎn)生， 將數(shù)據(jù)輸出之后進行串并轉(zhuǎn)換。將串并轉(zhuǎn)換之后的數(shù)據(jù)通過狀態(tài)機對幀頭進行奇偶幀校驗 同時產(chǎn)生奇偶標志，將檢測到的奇偶標志發(fā)送到序列比較及誤碼統(tǒng)計模塊；同時要對接收 到的E1數(shù)據(jù)進行幀同步和失步校驗。對檢測到的同步幀數(shù)進行統(tǒng)計將統(tǒng)計到的幀數(shù)發(fā)送 至IJ總線至CPU;并記錄當前和歷史幀失步的標志發(fā)送到總線至CPU。此時還需要將同步的E1 信號發(fā)送至序列比較及誤碼統(tǒng)計模塊。
[0033] 附圖8為序列比較及誤碼統(tǒng)計模塊流程圖，接收本地序列同步模塊已經(jīng)同步上的 E1信號，根據(jù)奇偶標志將rom表中的地址分類然后讀出數(shù)據(jù)。將rom表中讀出的數(shù)據(jù)與同 步上的E1信號進行比較，通過比較判斷是否有誤碼，AIS，信號丟失，圖案失步等告警，將當 前的告警信號保存到歷史告警中，則可以統(tǒng)計到歷史的告警。然后將各種告警通過總線接 口模塊輸出到CPU，CPU通過共享存儲與web模塊通信，web模塊將告警等顯示到網(wǎng)頁上面， 通過網(wǎng)頁即可查看告警和誤碼是歷史的還是當前的。
[〇〇34] 上述實例為本發(fā)明較佳的實施方式，但本發(fā)明的實施方式并不受上述實例的限 制，其它任何未違背本發(fā)明的精神實質(zhì)與原理下所作的改變、修飾、替代、組合、簡化均應(yīng)為 等效的置換方式，都包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1. 一種El誤碼儀系統(tǒng)，其特征在于：包括FPGA、CPU、web及顯示模塊；web及顯示模塊 包括web模塊和顯示模塊；CPU分別與FPGA、web模塊雙向數(shù)據(jù)連接；所述FPGA包括E1信 號生成模塊、本地序列同步模塊、序列比較及誤碼統(tǒng)計模塊；E1信號生成模塊與本地序列 同步模塊通過E1信號接口連接，序列比較及誤碼統(tǒng)計模塊分別與本地序列同步模塊、CPU 連接； web模塊：發(fā)送控制命令到CPU，CPU接收到控制命令后，通過總線發(fā)送到FPGA，F(xiàn)PGA中 的各模塊根據(jù)接收到的控制命令執(zhí)行相應(yīng)的動作； E1信號生成模塊：生成256bitEl信號，前8bit作為E1幀頭，后面248bit由m序列產(chǎn) 生； 本地序列同步模塊：進行幀頭同步檢測，奇偶幀頭各連續(xù)檢測3幀；對同步和失步的幀 總數(shù)進行統(tǒng)計之后通過總線發(fā)送至CPU，同時將同步之后的E1信號輸出到序列比較及誤碼 統(tǒng)計模塊進行檢測； 序列比較及誤碼統(tǒng)計模塊：將本地序列同步模塊輸入的同步E1信號與原始E1信號進 行比較，判斷誤碼的個數(shù)以及告警類型；將檢測到的告警誤碼以及統(tǒng)計的幀數(shù)通過總線輸 出至CPU ;CPU通過總線接收到誤碼和告警數(shù)據(jù)，再將誤碼和告警組成消息幀的格式，通過 共享存儲將數(shù)據(jù)更新，供web及顯示模塊進行實時查詢； 顯示模塊：將查詢到的值顯示到網(wǎng)頁上，實現(xiàn)web顯示功能。
2. 根據(jù)權(quán)利要求1所述的一種E1誤碼儀系統(tǒng)，其特征在于：所述E1信號生成模塊通 過15級擾碼器隨機產(chǎn)生E1信號。
3. 根據(jù)權(quán)利要求1所述的一種E1誤碼儀系統(tǒng)，其特征在于：所述的本地序列同步模 塊，由于E1幀是奇偶幀交替?zhèn)鬏數(shù)模栽谶M行幀頭檢測時，要連續(xù)進行6幀檢測一6種同 步狀態(tài)檢測，直到6次都檢測到同步則認為接收到的E1幀是幀同步的，否則為失步，對每幀 進行幀頭同步檢測的具體過程為： 幀頭同步檢測分為6種狀態(tài)進行檢測；在進行檢測有無誤碼時都是對E1的幀頭進行檢 測，從而判斷是為失步還是同步； 在A同步狀態(tài)，檢測是否同步，如果檢測有誤碼則認為不同步，則進入到B同步保護狀 態(tài)，如果檢測無誤碼繼續(xù)在A同步狀態(tài)進行檢測； 在B同步保護狀態(tài)，如果檢測無誤碼則認為同步，則進入A同步狀態(tài)，繼續(xù)進行A同步 狀態(tài)檢測；在檢測到有誤碼則進入C同步保護狀態(tài)； 在C同步保護狀態(tài)，如果檢測無誤碼則認為同步，繼續(xù)進行A同步狀態(tài)檢測；如果檢測 到有誤碼則跳轉(zhuǎn)到D失步狀態(tài)； 在D失步狀態(tài)，進行檢測以及校驗，如有誤碼則認為是失步，此時判斷為幀失步；如果 在幀失步狀態(tài)檢測到幀無誤碼則跳到E搜索檢驗狀態(tài)； 在E搜索檢驗狀態(tài)，如果有誤碼則發(fā)送到D失步狀態(tài)，判定為幀失步； 如果檢測無誤碼則進入F搜索檢驗狀態(tài)； 在F搜索檢驗狀態(tài)，如果檢驗有誤碼則發(fā)送到D失步狀態(tài)，判定為幀失步； 如果檢驗無誤碼則為幀同步，則進入A同步狀態(tài)，判定為幀同步。
4. 根據(jù)權(quán)利要求1所述的一種E1誤碼儀系統(tǒng)，其特征在于：所述E1信號生成模塊生 成E1信號的具體過程為： 根據(jù)標準El信號的要求，在復巾貞結(jié)構(gòu)中有奇偶之分，偶巾貞第一個時隙傳輸巾貞同步碼， 為"10011011" ;奇巾貞第一個時隙傳輸對告碼，為"11111111"，本模塊按照E1標準信號產(chǎn)生 奇偶幀的第一個時隙作為幀頭，之后的248bit數(shù)據(jù)部分由m序列產(chǎn)生； 利用m序列產(chǎn)生數(shù)據(jù)，取出奇偶部分的數(shù)據(jù)；使用的時鐘為鎖相環(huán)生成的2. 048M的時 鐘，在檢測到系統(tǒng)復位信號拉高時開始進行計數(shù)，在計數(shù)開始的時候產(chǎn)生偶幀的幀頭，之后 為生成E1信號的偶巾貞部分，同時產(chǎn)生偶巾貞的標志；發(fā)送完成偶巾貞之后產(chǎn)生奇巾貞的巾貞頭，接 著是利用m序列生成的數(shù)據(jù)作為E1信號的奇幀發(fā)送，同時產(chǎn)生奇幀的標志；然后通過奇偶 標志信號將數(shù)據(jù)以奇偶幀的形式交替發(fā)送到E1信號接口。
5. 根據(jù)權(quán)利要求1所述的一種E1誤碼儀系統(tǒng)，其特征在于：所述本地序列同步模塊的 具體工作過程包括： 接收E1信號接口發(fā)送的E1信號和時鐘，采用高倍時鐘對接口信號的時鐘進行采樣， 將E1信號寫入FIFO,在E1接口時鐘上升沿的時候產(chǎn)生FIFO的寫使能；FIFO的讀使能通過 FIFO中存儲的E1信號個數(shù)和讀空標志產(chǎn)生，將數(shù)據(jù)輸出之后進行串并轉(zhuǎn)換；將串并轉(zhuǎn)換之 后的數(shù)據(jù)通過狀態(tài)機對幀頭進行奇偶幀校驗同時產(chǎn)生奇偶標志，將檢測到的奇偶標志發(fā)送 到序列比較及誤碼統(tǒng)計模塊；同時對接收到的E1數(shù)據(jù)進行幀同步和失步校驗；對檢測到的 同步幀數(shù)進行統(tǒng)計將統(tǒng)計到的幀數(shù)發(fā)送到總線至CPU ;并記錄當前和歷史幀失步的標志發(fā) 送到總線至CPU ;將同步的E1信號發(fā)送至序列比較及誤碼統(tǒng)計模塊。
6. 根據(jù)權(quán)利要求1所述的一種E1誤碼儀系統(tǒng)，其特征在于：所述序列比較及誤碼統(tǒng)計 模塊的具體工作過程包括： 接收本地序列同步模塊已經(jīng)同步上的E1信號，根據(jù)奇偶標志將rom表中的地址分類然 后讀出數(shù)據(jù)；將rom表中讀出的數(shù)據(jù)與同步上的E1信號進行比較，通過比較判斷是否有誤 碼、AIS、信號丟失、圖案失步的告警，將當前的告警信號保存到歷史告警中，統(tǒng)計到歷史的 告警；然后將各種告警通過總線接口模塊輸出到CPU，CPU通過共享存儲與web及顯示模塊 通信，web及顯示模塊將告警以網(wǎng)頁的形式顯示出來，通過網(wǎng)頁查看告警和誤碼是歷史的還 是當前的。
【文檔編號】H04L12/26GK104104559SQ201410372920
【公開日】2014年10月15日 申請日期:2014年7月31日 優(yōu)先權(quán)日:2014年7月31日
【發(fā)明者】馮薇, 陳俊林, 艾鋒 申請人:武漢虹信通信技術(shù)有限責任公司