一種高速跳頻發(fā)射的制造方法
【專利摘要】一種高速跳頻發(fā)射機(jī) 屬于 發(fā)射機(jī)【技術(shù)領(lǐng)域】，尤其涉及一種高速跳頻發(fā)射機(jī)。本發(fā)明提供一種結(jié)構(gòu) 簡(jiǎn)單、使用靈活 的高速跳頻發(fā)射機(jī)。本發(fā)明包括DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)、發(fā)送頻率控制部分、跳頻控制部分、發(fā)送數(shù)據(jù)控制部分、AD9957控制部分、AD9957模塊、MSK基帶調(diào)制部分，其結(jié)構(gòu)要點(diǎn)DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)依次相連，數(shù)據(jù)存儲(chǔ)區(qū)分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連，發(fā)送頻率控制部分、AD9957控制部分、AD9957模塊依次相連，發(fā)送數(shù)據(jù)控制部分、MSK基帶調(diào)制部分、AD9957模塊依次相連，跳頻控制部分分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連。
【專利說(shuō)明】 一種高速跳頻發(fā)射機(jī)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于發(fā)射機(jī)【技術(shù)領(lǐng)域】，尤其涉及一種高速跳頻發(fā)射機(jī)。

【背景技術(shù)】
[0002]在電子技術(shù)日新月異并廣泛地應(yīng)用于軍事領(lǐng)域的今天，軍事電子裝備的種類繁多，電波信號(hào)高度密集，形成了極為復(fù)雜的電磁環(huán)境。無(wú)線電通信由于它的靈活性，常常被用作戰(zhàn)時(shí)通信。但是，傳統(tǒng)的無(wú)線電通信都是在某一固定頻率下工作的，很容易被敵方截獲或施加電磁干擾，不能實(shí)現(xiàn)安全可靠的通信。跳頻通信是在惡劣的電磁環(huán)境中保證正常通信的主要手段。提高跳頻通信系統(tǒng)的跳頻速率和跳頻帶寬可以有利于對(duì)抗單頻窄帶干擾，頻帶阻塞干擾以及跟蹤干擾，是提高跳頻通信系統(tǒng)抗干擾能力的主要手段。傳統(tǒng)高速跳頻系統(tǒng)普遍采用高速切換模擬本振的方式，由于模擬器件的特殊性，通常要采用至少兩個(gè)模擬本振的乒乓式結(jié)構(gòu)，這樣就大大增加了電路的復(fù)雜性、制作工藝以及成本等。


【發(fā)明內(nèi)容】

[0003]本發(fā)明就是針對(duì)上述問(wèn)題，提供一種結(jié)構(gòu)簡(jiǎn)單、使用靈活的高速跳頻發(fā)射機(jī)。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)、發(fā)送頻率控制部分、跳頻控制部分、發(fā)送數(shù)據(jù)控制部分、AD9957控制部分、AD9957模塊、MSK基帶調(diào)制部分，其結(jié)構(gòu)要點(diǎn)DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)依次相連，數(shù)據(jù)存儲(chǔ)區(qū)分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連，發(fā)送頻率控制部分、AD9957控制部分、AD9957模塊依次相連，發(fā)送數(shù)據(jù)控制部分、MSK基帶調(diào)制部分、AD9957模塊依次相連，跳頻控制部分分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連。
[0005]作為一種優(yōu)選方案，本發(fā)明所述DSP采用C674OTSP處理芯片。
[0006]作為另一種優(yōu)選方案，本發(fā)明所述接收模塊采用MCASP接收模塊。
[0007]另外，本發(fā)明所述跳頻控制部分采用TOD跳頻控制。
[0008]本發(fā)明有益效果。
[0009]本發(fā)明充分利用了 DA轉(zhuǎn)換芯片AD9957的可靈活操作配置的特性以及FPGA內(nèi)部靈活的可重構(gòu)性，只需要在切換頻率時(shí)加載不同的頻率值即可，相對(duì)于傳統(tǒng)模擬跳頻系統(tǒng)具有簡(jiǎn)單，靈活等優(yōu)點(diǎn)。

【專利附圖】

【附圖說(shuō)明】
[0010]為了使本發(fā)明所解決的技術(shù)問(wèn)題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及【具體實(shí)施方式】，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的【具體實(shí)施方式】?jī)H僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0011]圖1是本發(fā)明電路原理框圖。
[0012]圖2是本發(fā)明FPGA與AD9957并行接口控制框圖。

【具體實(shí)施方式】
[0013]如圖所示，本發(fā)明包括DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)、發(fā)送頻率控制部分、跳頻控制部分、發(fā)送數(shù)據(jù)控制部分、AD9957控制部分、AD9957模塊、MSK基帶調(diào)制部分，DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)依次相連，數(shù)據(jù)存儲(chǔ)區(qū)分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連，發(fā)送頻率控制部分、AD9957控制部分、AD9957模塊依次相連，發(fā)送數(shù)據(jù)控制部分、MSK基帶調(diào)制部分、AD9957模塊依次相連，跳頻控制部分分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連。
[0014]所述DSP采用C674OTSP處理芯片。
[0015]所述接收模塊采用MCASP接收模塊。
[0016]所述跳頻控制部分采用TOD跳頻控制。
[0017]系統(tǒng)待發(fā)送的消息是由DSP產(chǎn)生的，DSP對(duì)要發(fā)送的數(shù)據(jù)進(jìn)行信道編碼，軟擴(kuò)頻，添加同步頭等處理后，組成特定的幀結(jié)構(gòu)，經(jīng)過(guò)MCASP接口傳送給FPGA。此外高速跳頻所使用的頻點(diǎn)的頻率控制字，也是DSP根據(jù)跳頻圖案產(chǎn)生并傳送給FPGA的。DSP采用EDMA的方式進(jìn)行數(shù)據(jù)傳送，F(xiàn)PGA采用乒乓結(jié)構(gòu)對(duì)所傳輸?shù)臄?shù)據(jù)進(jìn)行存儲(chǔ)，DSP連續(xù)的經(jīng)過(guò)MCASP接口傳送2193個(gè)有用的32bit數(shù)據(jù)。
[0018]存儲(chǔ)器都有兩個(gè)可以在實(shí)際使用中進(jìn)行切換。其中控制寄存器中的數(shù)據(jù)包括:跳頻數(shù)(每一個(gè)時(shí)隙內(nèi)的頻點(diǎn)個(gè)數(shù))、跳時(shí)參數(shù)等信息。擴(kuò)頻碼存儲(chǔ)器存儲(chǔ)軟擴(kuò)頻的擴(kuò)頻碼，跳頻頻率存儲(chǔ)跳頻時(shí)所需要的32bit頻率控制字，數(shù)據(jù)存儲(chǔ)器存儲(chǔ)的是待發(fā)送的經(jīng)過(guò)DSP軟擴(kuò)頻的數(shù)據(jù)最小移頻鍵控(MSK)是移頻鍵控(FSK)的一種改進(jìn)型。在FSK方式中，相鄰碼元的頻率不變或者跳變一個(gè)固定值。在兩個(gè)相鄰的頻率跳變的碼元之間，其相位通常是不連續(xù)的。MSK是對(duì)FSK信號(hào)作某種改進(jìn)，使其相位始終保持連續(xù)不變的一種調(diào)制。MSK調(diào)制由于具有恒包絡(luò)，相位連續(xù)，頻譜率用率高等特點(diǎn)，在通信系統(tǒng)中得到了廣泛的應(yīng)用。
[0019]AD9957是美國(guó)模擬器件公司(Analog 140 Devices Inc)生產(chǎn)的內(nèi)置14位數(shù)模轉(zhuǎn)換器的直接數(shù)字頻率合成器(DDS)集成電路，它采用數(shù)字技術(shù)合成多種跳頻應(yīng)用所需要的模擬波形。其采樣速率達(dá)到lGS/s，同時(shí)消耗比其他直接頻率合成器減小50%以上，廣泛應(yīng)用于各種通信，儀表儀器和國(guó)防應(yīng)用。AD9957動(dòng)態(tài)性能提高到高達(dá)400MHZ輸出頻率，而且無(wú)雜散動(dòng)態(tài)范圍(SFDR)高達(dá)14580dB以上。應(yīng)用到無(wú)線和有線系統(tǒng)中時(shí)，利用AD9957調(diào)制器或正交數(shù)字上變頻器(QDUC)提供高達(dá)400MHZ中頻的實(shí)時(shí)輸出達(dá)到簡(jiǎn)化數(shù)據(jù)傳輸?shù)哪康摹?br> [0020]AD9957與FPGA的接口除了控制命令通過(guò)SPI接口外，還有一個(gè)并行的18bit接口，用于接收I/Q兩路MSK調(diào)制成形后的數(shù)據(jù)。在TxENABLE拉高有效后，每個(gè)I3DCLK的上升沿鎖存一個(gè)ISbit數(shù)據(jù)，這樣就要求I/Q兩路數(shù)據(jù)要交叉間隔排列好，并且由于I3DCLK是AD9957直接提供的與FPGA內(nèi)部產(chǎn)生MSK基帶調(diào)制信號(hào)的時(shí)鐘并不相同，因此要做好時(shí)鐘域的隔離工作，在FPGA內(nèi)部是通過(guò)一個(gè)FIFO實(shí)現(xiàn)的。
[0021]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明，對(duì)于本發(fā)明所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書(shū)確定的保護(hù)范圍。
【權(quán)利要求】
1.一種高速跳頻發(fā)射機(jī)，包括DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)、發(fā)送頻率控制部分、跳頻控制部分、發(fā)送數(shù)據(jù)控制部分、AD9957控制部分、AD9957模塊、MSK基帶調(diào)制部分，其特征在于DSP、接收模塊、數(shù)據(jù)存儲(chǔ)區(qū)依次相連，數(shù)據(jù)存儲(chǔ)區(qū)分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連，發(fā)送頻率控制部分、AD9957控制部分、AD9957模塊依次相連，發(fā)送數(shù)據(jù)控制部分、MSK基帶調(diào)制部分、AD9957模塊依次相連，跳頻控制部分分別與發(fā)送頻率控制部分、發(fā)送數(shù)據(jù)控制部分相連。
2.根據(jù)權(quán)利要求1所述一種高速跳頻發(fā)射機(jī)，其特征在于所述DSP采用C674OTSP處理-H-* I I心/T O
3.根據(jù)權(quán)利要求1所述一種高速跳頻發(fā)射機(jī)，其特征在于所述接收模塊采用MCASP接收模塊。
4.根據(jù)權(quán)利要求1所述一種高速跳頻發(fā)射機(jī)，其特征在于所述跳頻控制部分采用TOD跳頻控制。
【文檔編號(hào)】H04B1/02GK104426557SQ201310377784
【公開(kāi)日】2015年3月18日 申請(qǐng)日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】許亞夫 申請(qǐng)人:許亞夫