并行I/O總線接收器接口及用于校準(zhǔn)其接收器的方法相關(guān)申請本申請涉及并要求2012年6月26日提交的序號為61/664,266的美國臨時申請的申請日的優(yōu)先權(quán)，此臨時申請的所有公開內(nèi)容在此全部引入作為參考。技術(shù)領(lǐng)域本公開一般地涉及高速通信接口，例如用于集成電路的高速并行總線接口，更具體地說，涉及在并行接收器接口中實現(xiàn)接收器冗余以使能校準(zhǔn)并行接口中的所有接收器而不中斷數(shù)據(jù)處理。

背景技術(shù)：
高速串行I/O是計算系統(tǒng)的一個關(guān)鍵部分。在I/O數(shù)以千計的服務(wù)器應(yīng)用中，實現(xiàn)低功耗、低面積I/O電路極為重要。通常在啟動時校準(zhǔn)接收器（即，確定采樣時鐘相位、均衡器系數(shù)、偏移設(shè)置等）；但是，無法在正常接收器操作期間重新校準(zhǔn)會使鏈路易受溫度漂移的影響。可以采用冗余硬件實現(xiàn)連續(xù)鏈路重新校準(zhǔn)而不中斷數(shù)據(jù)傳輸。例如，在位接收器級別，可以包括額外并行路徑以實現(xiàn)眼監(jiān)視能力或邊界采樣以便計時恢復(fù)。所包括的這些路徑與數(shù)據(jù)采樣路徑并行，數(shù)據(jù)采樣路徑以不中斷的方式處理數(shù)據(jù)。該級別的冗余導(dǎo)致至少100%的硬件開銷。為了減少并行接口中的開銷，可以包括冗余通道。這種方法在N寬度并行接口中包括至少一個額外發(fā)送器、通道和接收器。可以包括N+1個通道以便N個通道可用于連續(xù)數(shù)據(jù)通信，而額外通道允許以“循環(huán)”方式重新校準(zhǔn)所有通道。每種方法都將導(dǎo)致較高的功耗，這是由于包含的額外電路導(dǎo)致。后一種方法還在并 行接口中需要額外C4引腳以使能額外通道。此外，需要協(xié)議開銷以便安排重新校準(zhǔn)哪個通道，以及N個通道中的哪些通道包含有關(guān)被傳送的數(shù)據(jù)的信息。非常希望僅在并行接口的接收器內(nèi)采用總線級別冗余，以便允許定期重新校準(zhǔn)所有接收器。這將避免與位接收器級別冗余關(guān)聯(lián)的100%開銷。此外，它將避免總線級別的與通道冗余關(guān)聯(lián)的傳輸和通道開銷。

技術(shù)實現(xiàn)要素：
在一個方面，提供了一種在總線級別采用接收器冗余（“接收器影子”）而不是使用額外冗余（“影子”）通道的系統(tǒng)和方法。這將消除發(fā)送器和協(xié)議層中的開銷，以及總線中的額外C4引腳，同時仍然使能定期重新校準(zhǔn)總線中的所有接收器。在一個方面，一種并行I/O總線接收器接口包括：輸入交換網(wǎng)絡(luò)，其被配置為接收N個并行數(shù)據(jù)信號并沿著相應(yīng)路徑將所述N個并行數(shù)據(jù)信號耦合到N+1個并行配置的位接收器器件的對應(yīng)接收器器件RX，并被配置為將一個所接收的數(shù)據(jù)信號耦合到兩個相鄰位接收器；校準(zhǔn)邏輯器件，其用于校準(zhǔn)所述兩個相鄰位接收器之一；限定（qualification）邏輯器件，其用于限定在由所述校準(zhǔn)邏輯器件執(zhí)行的校準(zhǔn)過程中做出的數(shù)據(jù)決策；以及輸出交換網(wǎng)絡(luò)，其被配置為將正在被校準(zhǔn)的位接收器的輸出路由到所述校準(zhǔn)邏輯塊，并同時路由所述N+1個并行配置的接收器的其余N個位接收器的輸出以作為N位寬度并行數(shù)據(jù)信號輸出，其中所述其余N個位接收器的一個輸出端的輸出被同時路由到所述限定邏輯塊。在另一方面，提供了一種用于校準(zhǔn)并行I/O總線接收器接口的接收器的方法，所述方法包括：配置輸入交換網(wǎng)絡(luò)以便接收N個并行數(shù)據(jù)信號并沿著相應(yīng)路徑將所述N個并行數(shù)據(jù)信號耦合到N+1個并行配置的位接收器器件的對應(yīng)接收器器件RX，其中所述交換網(wǎng)絡(luò)被配置為將一個所接收的數(shù)據(jù)信號耦合到兩個相鄰位接收器；使用校準(zhǔn)邏輯器件校準(zhǔn)所述兩個相鄰位接收器之一；使用限定邏輯器件限定在由所述校準(zhǔn)邏輯器件執(zhí)行的校 準(zhǔn)過程中做出的數(shù)據(jù)決策；以及配置輸出交換網(wǎng)絡(luò)以便將正在被校準(zhǔn)的位接收器的輸出路由到所述校準(zhǔn)邏輯塊，并同時路由所述N+1個并行配置的接收器的其余N個位接收器的輸出以作為N位寬度并行數(shù)據(jù)信號輸出，其中所述其余N個位接收器的一個輸出端的輸出被同時路由到所述限定邏輯塊。附圖說明鑒于以下結(jié)合附圖的詳細(xì)描述，本發(fā)明的目標(biāo)、特性以及優(yōu)點將對本領(lǐng)域的技術(shù)人員變得顯而易見，這些附圖是：圖1示出了使用接收器冗余的并行接收器架構(gòu)10的一個實施例；圖2示出了使用接收器冗余的并行接收器架構(gòu)10’的一個備選實施例；圖3示出了在源同步架構(gòu)中使用接收器冗余的并行接收器架構(gòu)10”的一個實施例；圖4示出了在源同步架構(gòu)中使用接收器冗余的并行接收器架構(gòu)10”’的一個備選實施例；以及圖5A-5D是示出一種用于在第一和第二方向每次一個地校準(zhǔn)并行接口中的所有接收器的方法的流程圖；圖6A-6D是示出另一種用于僅在第一方向每次一個地校準(zhǔn)并行接口中的所有接收器的方法的流程圖；圖7示出了運行和/或?qū)崿F(xiàn)所述實施例的總線接口方法的計算系統(tǒng)400的示例性硬件配置。具體實施方式圖1示出了實現(xiàn)接收器影子的高速（例如，多Gb/s的速度）通信并行總線接口10以及一種用于在不降低帶寬的情況下實現(xiàn)接收器校準(zhǔn)的方法。如圖1中所示，接口10是并行I/O總線接口10，其包括RX1、…、RXN+1位接收器55以便接收N位數(shù)據(jù)D1、…、DN。如本領(lǐng)域所公知的，每個接收器RX可以包括位分割器（bitslicer）（例如，鎖存器、觸發(fā)器 或比較器）和/或其它電路，例如模擬均衡器（例如，連續(xù)時間線性均衡器CTLE、前饋均衡器FFE或決策反饋均衡器DFE）、放大器、可變增益放大器，以及用于相對于時鐘調(diào)整數(shù)據(jù)的最佳采樣位置的電路（例如，延遲元件、延遲鎖定環(huán)路或相位插值器）。為了優(yōu)化鏈路性能，期望在位接收器中執(zhí)行一個或多個校準(zhǔn)操作，包括但不限于：自適應(yīng)位均衡、增益調(diào)整、時鐘去偏移或采樣時鐘相位調(diào)整以及偏移抵消。在圖1中示出的非限制性實例實施方式中，可以擴展所述接口以實現(xiàn)N=8、16或某一倍數(shù)的并行位實施方式。并行I/O總線接口10被配置為執(zhí)行連續(xù)定期校準(zhǔn)，如下面進一步詳細(xì)描述的那樣。如本領(lǐng)域所公知的，數(shù)據(jù)源器件（例如，諸如計算機或服務(wù)器之類的計算設(shè)備中的集成電路）包括N個發(fā)送器器件（未示出）的并行配置，這些發(fā)送器器件在N個導(dǎo)體（即，數(shù)據(jù)傳輸線路或鏈路15）上并行生成/驅(qū)動相應(yīng)的數(shù)據(jù)信號D1、…、DN，從而形成N位寬度并行通信總線12。盡管未示出，但理解，一組發(fā)送器經(jīng)由I/O端口驅(qū)動數(shù)據(jù)信號，每個I/O端口包括相應(yīng)的I/O引腳（未示出），所述I/O引腳將信號耦合到其連接的數(shù)據(jù)線路15。在接收器側(cè)，接口10包括包含高速數(shù)字通信接收器接口組件的集成電路，其中通過總線12的數(shù)據(jù)線路15將數(shù)據(jù)位信號D1、…、DN從相應(yīng)的發(fā)送器耦合到相應(yīng)的I/O引腳171、…、17N，這些I/O引腳具有相應(yīng)連接的阻抗匹配輸入連接器或終端201、…、20N（例如，50歐姆終端電阻器或100歐姆差分終端電阻器）。每個相應(yīng)的終端201、…、20N耦合到輸入交換網(wǎng)絡(luò)40，輸入交換網(wǎng)絡(luò)40包括多路復(fù)用器或選擇器（MUX）電路451、…、45N+1的配置，這些電路可運行以便將輸入數(shù)據(jù)信號傳送到并行配置的接收器器件551、…、55N+1的對應(yīng)接收器器件RX55，接收器器件551、…、55N+1從相應(yīng)的數(shù)據(jù)線路15接收（即，采樣）相應(yīng)的數(shù)據(jù)位信號D1、…、DN。在圖1的接口架構(gòu)中，配置所述并行接口中的每個位接收器RX552、…、55N+1的輸入端處的MUX或選擇器電路452、…、45N，以便允許將來自一個引腳的數(shù)據(jù)信號路由到兩個可能的位接收器。例如，分接或拆 分為MUX或選擇器電路451提供數(shù)據(jù)信號D1以便在接收器RX551處接收的導(dǎo)體25，以便MUX或選擇器電路452的一個輸入端也接收數(shù)據(jù)信號D1。因此，可以配置（即，通過邏輯編程或控制）所述并行接口，以便接收器RX551和RX552之一或兩者接收數(shù)據(jù)信號D1。同樣，分接或拆分為MUX或選擇器電路452提供數(shù)據(jù)信號D2以便在接收器RX552處接收的導(dǎo)體，以便MUX或選擇器電路453的一個輸入端也接收數(shù)據(jù)信號D2。因此，可以配置所述并行接口以便接收器RX552和RX553之一或兩者接收數(shù)據(jù)信號D2。將理解，在給定時刻，如果所述并行接口中的任何兩個接收器被配置為接收同一數(shù)據(jù)信號，則所有其它數(shù)據(jù)信號僅可由單個接收器接收以便允許所有N個數(shù)據(jù)信號的連續(xù)數(shù)據(jù)傳輸。通常，接口10架構(gòu)包括用于N個數(shù)據(jù)線路的N+1個接收器，其中所述并行接口中的每個位接收器的輸入端處的MUX或選擇器電路允許根據(jù)接收器配置控制信號65和輸入交換網(wǎng)絡(luò)控制信號75將來自一個引腳的數(shù)據(jù)信號路由到兩個位接收器之一，控制信號65和75根據(jù)編程后的接收器和校準(zhǔn)邏輯器件60生成，如下面詳細(xì)討論的那樣。由于在所述并行接口中引入冗余位接收器（即，N+1個位接收器處理N個數(shù)據(jù)信號），因此可以校準(zhǔn)一個位接收器（例如，更新有關(guān)最佳采樣位置、均衡器系數(shù)和/或偏移補償?shù)男畔ⅲ瑫r其余N個接收器可以正常運行，從而接收和恢復(fù)數(shù)據(jù)。使用輸出交換網(wǎng)絡(luò)50將適當(dāng)?shù)腘個位接收的輸出路由到N寬度輸出數(shù)據(jù)總線Q1至QN90。此外，由于下面描述的原因，輸出交換網(wǎng)絡(luò)經(jīng)由連接62將正在被校準(zhǔn)的位接收器的輸出耦合到校準(zhǔn)邏輯塊60，并且經(jīng)由連接82將第二接收器的輸出耦合到限定邏輯塊80。當(dāng)校準(zhǔn)位接收器時，輸出交換網(wǎng)絡(luò)50經(jīng)由連接62將該位接收器的輸出路由到校準(zhǔn)邏輯60。這使得校準(zhǔn)邏輯能夠讀出該位接收器對校準(zhǔn)算法的響應(yīng)，以便優(yōu)化該位接收器的性能。某些接收器校準(zhǔn)例程可能包括能夠損壞或破壞該接收器正在處理的數(shù)據(jù)的處理。例如，為了測量接收器眼幅度裕度，通常需要向位分割器的輸入端施加較大偏移以便折疊輸入數(shù)據(jù)眼。執(zhí)行該操作之后，通常測量所接收的數(shù)據(jù)的位錯誤率。但是，為了測量位 錯誤率，必須知道接收的數(shù)據(jù)模式。當(dāng)接收邏輯“1”位時折疊數(shù)據(jù)眼所需的偏移不同于當(dāng)接收邏輯“0”位時執(zhí)行相同功能所需的偏移（至少，施加的偏移符號不同，但符號和大小可能都不同）。因為在校準(zhǔn)該位接收器的過程中損壞了所接收的數(shù)據(jù)，并且因為未先驗地知道接收的數(shù)據(jù)模式，所以需要備用并行接收器檢測所述數(shù)據(jù)。然后可以使用來自該并行接收器的信息限定采取相鄰接收器和/或校準(zhǔn)邏輯在位接收器校準(zhǔn)過程中進行的數(shù)據(jù)決策。作為另一個實例，用于均衡器自適應(yīng)的符號-符號最小均方（SS-LMS）算法還需要從與包括進行自適應(yīng)的均衡器的路徑并行的路徑獲得的有效數(shù)據(jù)。在圖1的架構(gòu)中，輸入交換網(wǎng)絡(luò)40確保第二位接收器可以接收與正在被校準(zhǔn)的位接收器相同的輸入信號。此第二位接收器可用于提供未損壞的數(shù)據(jù)，以便可以根據(jù)校準(zhǔn)算法的需要適當(dāng)?shù)叵薅ɑ蜻^濾有關(guān)正在被校準(zhǔn)的位接收器的測量。輸出交換網(wǎng)絡(luò)（經(jīng)由連接82）將該并行接收器的輸出耦合到限定邏輯80，限定邏輯80用于限定或過濾校準(zhǔn)邏輯60可能在位接收器的正常校準(zhǔn)期間根據(jù)需要進行的假設(shè)。將理解，為限定邏輯提供數(shù)據(jù)的接收器同時還被耦合到Q1至QN輸出數(shù)據(jù)信號之一。圖2示出了并行I/O總線接口10’的一個備選實施例，并行I/O總線接口10’包括RX1、…、RXN+1位接收器55以便接收N位數(shù)據(jù)D1、…、DN。在該實施例中，在相應(yīng)輸入引腳171、…、17N/終端201、…、20N與輸入交換網(wǎng)絡(luò)40的對應(yīng)MUX之間連接對應(yīng)的放大器器件或電路301、…、30N。該放大器器件或電路301、…、30N可以用作緩沖器、可變增益放大器（VGA），并且在某些實施例中，包括諸如前饋均衡器（FFE）或連續(xù)時間線性均衡器（CTLE）之類的均衡器。圖1和圖2的實施例并不是源同步架構(gòu)，因為用于控制相應(yīng)RX接收器計時操作的時鐘在本地提供而不是源自源發(fā)送器。圖3示出了圖1的并行I/O總線接口的一個備選實施例，其中在源同步I/O架構(gòu)10”中提供電路以接收轉(zhuǎn)發(fā)的時鐘。在圖3的實施例中，數(shù)據(jù)源發(fā)送器（未示出）在與多位（總線數(shù)據(jù)）D1、…、DN并行的總線20上的單獨通道中廣播時鐘CLK信號。這種技術(shù)將緩解對高帶寬時鐘恢復(fù)環(huán) 路的需要，因為入站數(shù)據(jù)上的計時抖動與轉(zhuǎn)發(fā)的時鐘上的計時抖動關(guān)聯(lián)。在多Gb/s的數(shù)據(jù)速率下，接收的時鐘信號與每個數(shù)據(jù)位對齊，以便總線中的所有位接收器對入站數(shù)據(jù)進行最佳采樣。在源同步并行I/O總線接口10”中，通過總線12到相應(yīng)I/O引腳18的時鐘線路從相應(yīng)發(fā)送器接收時鐘（CLK）信號，相應(yīng)I/O引腳18具有相應(yīng)連接的阻抗匹配輸入連接器或終端21（例如，50歐姆連接器）。終端21耦合到時鐘接收器器件56（CLKRX）。用于調(diào)整或旋轉(zhuǎn)時鐘相位的機制或方法可以包括在時鐘接收器器件56中，以及/或者可以包含在位接收器551至55N+1的每一個中。此外，在另一個實施例中，源同步并行I/O總線接口10”實現(xiàn)全局相位插值器以便針對所有N+1個接收器設(shè)置采樣時鐘相位。在一個實例實施方式中，使用兩（2）個相位插值器，并且假設(shè)它們的操作可以包括類似的技術(shù)，如2011年6月10日提交的序號為13/157,968的共同擁有、共同未決的美國專利申請（所有公開內(nèi)容在此全部引入作為參考）中所述。圖4示出了如圖3的實施例中那樣使用接收器冗余的源同步并行接收器架構(gòu)10”’的一個備選實施例，但是該架構(gòu)被配置為包括在相應(yīng)輸入引腳171、…、17N/終端201、…、20N與輸入交換網(wǎng)絡(luò)40的對應(yīng)MUX之間連接的對應(yīng)放大器器件或電路301、…、30N，并且包括在相應(yīng)輸入引腳18/終端21與所述源同步實施例中的對應(yīng)時鐘接收器器件56（CLKRX）之間連接的另一放大器器件或電路31。在針對圖1-4描述的每個并行I/O總線接口實施例中，并且從下面描述的編程后的校準(zhǔn)邏輯，第二接收器RX可用于提供限定或過濾來自正在被校準(zhǔn)的相鄰RX的決策所必需的數(shù)據(jù)。在圖1-4中示出的接口配置中，確保另一個接收器接收與正在被校準(zhǔn)的接收器相同的數(shù)據(jù)，以便可以進行限定。此外，雖然使用N個引腳接收N個數(shù)據(jù)位，但圖1-4的實施例還備選地被配置為接收差分?jǐn)?shù)據(jù)，其中將需要2*N個引腳。此外，信號D1至DN中的數(shù)據(jù)可以在一個符號中包含多位信息，具體取決于采用的信令方案（例如，脈沖振幅調(diào)制）。此外，在圖1-4中示出的每個實施例中，每個位接收器RX為輸出交換網(wǎng)絡(luò)50提供鎖存數(shù)據(jù)信號，輸出交換網(wǎng)絡(luò)50可以包括多路復(fù)用器或交換機的配置，但它可以包括（先進先出）FIFO結(jié)構(gòu)，該結(jié)構(gòu)允許在兩個不同的時鐘域之間傳遞數(shù)據(jù)，并且通常在邏輯時鐘（用于校準(zhǔn)邏輯塊60和限定邏輯塊80的時鐘）不同于用于接收器的時鐘時需要此結(jié)構(gòu)。在上文描述的某些實施例中，輸出交換網(wǎng)絡(luò)50還可以包括字對準(zhǔn)器，以便補償位之間的偏斜并提供所提及的數(shù)據(jù)對齊。此外，在圖1-4中示出的實施例中，接收器校準(zhǔn)邏輯實現(xiàn)算法100，其由在下文描述的偽代碼表示并在圖5A-5D中示出。該算法允許定期重新校準(zhǔn)所有N+1個位接收器（每次一個），同時其它N個位接收器恢復(fù)數(shù)據(jù)。所述接收器的編程處理器器件或邏輯控制器以及校準(zhǔn)邏輯器件（CALLOGIC）60可以實現(xiàn)該算法，以便通過輸入交換控制信號75控制輸入交換網(wǎng)絡(luò)40并通過輸出交換控制信號70控制輸出網(wǎng)絡(luò)50，以使能定期重新校準(zhǔn)并行接口中的所有位接收器。所述算法配置輸入網(wǎng)絡(luò)40和輸出交換網(wǎng)絡(luò)50，以便根據(jù)校準(zhǔn)過程的需要，可以將單個位接收器的輸出耦合到校準(zhǔn)邏輯60，將相鄰位接收器的輸出耦合到限定邏輯80，并且可以將數(shù)據(jù)從輸入引腳（D1至DN）傳送到對應(yīng)的輸出引腳90（Q1至QN）。此外，接收器校準(zhǔn)邏輯器件60生成并提供接收器配置控制信號65，該信號在校準(zhǔn)過程中為接收器提供調(diào)諧參數(shù)（例如，增益設(shè)置、均衡器設(shè)置或采樣相位位置）。一旦完成位接收器校準(zhǔn)，這些調(diào)諧參數(shù)就可以被存儲在邏輯寄存器（位于校準(zhǔn)邏輯60中或相應(yīng)的位接收器551至55N+1中），并保持恒定直到重新校準(zhǔn)該接收器為止。將理解，F(xiàn)IFO或字對準(zhǔn)器的實施將取決于實施特定的情況，例如D1至DN之間的偏斜條件，以及邏輯運行所用的時鐘（未示出）和接收器運行所用的時鐘之間的任何頻率偏移（例如，對于源同步架構(gòu)的情況）。在一個備選實施例中，接收器RX器件55可以包括解序列化器（de-serializer）元件，以便涵蓋輸出交換網(wǎng)絡(luò)50被實現(xiàn)為低速綜合邏輯（而不是高速模擬或高速定制數(shù)字邏輯）的情況。將理解，包括解序列化 器將使并行輸出總線Q的寬度從N增加到M*N，其中M是解序列化因子。當(dāng)執(zhí)行時，下面的方法將向下步進通過接收器器件551、…、55N+1的并行配置（即，從頂部接收器“行進”到底部接收器），從而校準(zhǔn)每個接收器，同時確保數(shù)據(jù)仍在另一個接收器上處理并傳送到輸出端。向下步進之后，則需要向上步進（即，從底部行進到頂部）。校準(zhǔn)邏輯處理所有輸入/輸出交換網(wǎng)絡(luò)的配置，以及個體接收器的校準(zhǔn)。在下面的步驟2d）和3d）處執(zhí)行接收器的實際校準(zhǔn)；具有所有其它步驟以確保從輸入D到輸出90Q的不中斷的數(shù)據(jù)傳輸。此校準(zhǔn)可以包括但不限于：采樣相位或計時調(diào)整、偏移補償、均衡器自適應(yīng)或重新訓(xùn)練、鏈路診斷以及眼裕度測量。以下偽代碼表示圖1-4的實施例中的接口，這些接口使用N+1個接收器以便這些接收器中的一個可以被校準(zhǔn)，同時N個接收器始終可用于接收N位數(shù)據(jù)。即，所述算法遍歷N+1個接收器以便允許定期重新校準(zhǔn)每個接收器（每次一個），同時連續(xù)且不中斷地處理N個輸入。圖5A-5D是示出根據(jù)一個實施例的用于在第一和第二方向每次一個地校準(zhǔn)并行接口中的所有接收器的方法100的流程圖。在第二方向的校準(zhǔn)結(jié)束時，配置輸入和輸出交換網(wǎng)絡(luò)的狀態(tài)，以便使用該算法的校準(zhǔn)可以在稍后的時間繼續(xù)。1.在步驟102（圖5A），總線校準(zhǔn)包括：a.在105（圖5A），首先配置輸入交換網(wǎng)絡(luò)以便將所有數(shù)據(jù)Dj耦合到對應(yīng)的接收器RXj+1。這可以包括執(zhí)行以下操作：進入循環(huán)，其中對于j=1到N，校準(zhǔn)邏輯（CALLOGIC）塊60配置輸入交換網(wǎng)絡(luò)40以便將Dj耦合到RXj+1。b.然后在107（圖5A），執(zhí)行配置輸出交換網(wǎng)絡(luò)以便將所有接收器RXj+1耦合到對應(yīng)的輸出數(shù)據(jù)Qj。這可以包括執(zhí)行以下操作：進入循環(huán)，其中對于i=1到N，使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RXj+1耦合到Qj。2.啟動接收器校準(zhǔn)邏輯，包括“向下遍歷”接收器，同時在過程中校 準(zhǔn)每個接收器：即，進入循環(huán)，其中對于j=1到N，執(zhí)行：a.在109（圖5A），校準(zhǔn)邏輯塊60使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便將Dj耦合到RXj和RXj+1；b.在112（圖5A），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RXj的輸出62耦合到校準(zhǔn)邏輯（CALLOGIC）塊60；c.在115（圖5A），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RXj+1的輸出82耦合到校準(zhǔn)限定邏輯（QUALLOGIC）塊80；d.在120（圖5A），校準(zhǔn)邏輯使用控制信號65配置RX控制，以便根據(jù)任何以及所有校準(zhǔn)算法的需要，使用來自RXj的數(shù)據(jù)和來自RXj+1的數(shù)據(jù)限定來校準(zhǔn)RXj。將理解，雖然偽代碼沒有聲明如何校準(zhǔn)接收器或者校準(zhǔn)接收器中的何種參數(shù)，但所述參數(shù)可以是均衡器設(shè)置或偏移補償或增益設(shè)置，或者可能是采樣時鐘相位調(diào)整，這取決于特定的RX塊配置。e.完成120處的RXj校準(zhǔn)，以便RXj的輸出是有效數(shù)據(jù)Dj。將RXj的適當(dāng)設(shè)置存儲在寄存器（未示出）中。f.在125（圖5B）繼續(xù)，校準(zhǔn)邏輯使用控制信號70配置輸出交換以便將RXj的輸出耦合到輸出Qj；g.在128（圖5B），校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)以便僅將Dj耦合到RXj；h.在130，遞增接收器索引“j”，并且在135判定是否已經(jīng)校準(zhǔn)最后一個接收器（即，j=N+1，其中N是被校準(zhǔn)的接收器數(shù)量）；i.在135，如果判定尚未處理最后一個接收器，則所述過程返回到步驟109（圖5A），并且針對下一個接收器重復(fù)過程 步驟109-135。否則，所述過程繼續(xù)到步驟140（圖5B），其中啟動接收器校準(zhǔn)邏輯，包括“向上遍歷”接收器，同時在所述過程中校準(zhǔn)每個接收器：3.“向上遍歷”校準(zhǔn)過程在步驟140（圖5B）繼續(xù)，其中對于j=N+1到2：a.在140（圖5B），校準(zhǔn)邏輯使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便將Dj-1耦合到RXj和RXj-1；b.在143（圖5B），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RXj的輸出耦合到校準(zhǔn)邏輯（CALLOGIC）塊60；c.繼續(xù)到145（圖5C），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)以便將RXj-1的輸出耦合到校準(zhǔn)限定邏輯（QUALLOGIC）；d.繼續(xù)到150（圖5C），校準(zhǔn)邏輯使用控制信號65配置RX控制，以便根據(jù)任何以及所有校準(zhǔn)算法的需要，使用來自RXj的數(shù)據(jù)和來自RXj-1的數(shù)據(jù)限定來校準(zhǔn)RXj。將理解，校準(zhǔn)接收器或接收器中的參數(shù)，所述參數(shù)例如包括但不限于均衡器設(shè)置或偏移補償或增益設(shè)置或采樣時鐘相位調(diào)整，這取決于特定的RX塊配置。e.在完整的RXj校準(zhǔn)結(jié)束時，RXj的輸出是來自輸入Dj-1的有效數(shù)據(jù)。將RXj的適當(dāng)設(shè)置存儲在寄存器中。f.繼續(xù)到153（圖5C），校準(zhǔn)邏輯配置輸出交換以便將RXj的輸出耦合到輸出Qj-1；g.繼續(xù)到155（圖5C），校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)以便僅將Dj-1耦合到RXj；h.在160，遞減接收器索引“j”，并且在165判定是否已經(jīng)校準(zhǔn)最后一個接收器（在向上遍歷中）（即，當(dāng)j=1時）；i.在165（圖5C），如果判定尚未處理最后一個接收器，則 所述過程返回到步驟140（圖5B），并且針對下一個接收器重復(fù)過程步驟140-165。否則，所述過程繼續(xù)到步驟170（圖5C），其中執(zhí)行校準(zhǔn)恢復(fù)。4.完成校準(zhǔn)之后，所述過程通過以下操作判定是否對RX1執(zhí)行接收器重新校準(zhǔn)：a.在170，判定是否繼續(xù)所有接收器重新校準(zhǔn)；如果判定不執(zhí)行重新校準(zhǔn)，則所述過程直接繼續(xù)到175（圖5D）。否則，如果執(zhí)行重新校準(zhǔn)，則所述過程返回到步驟109（圖5A），并且再次執(zhí)行接收器校準(zhǔn)步驟。b.如果不執(zhí)行接收器重新校準(zhǔn)，則在175（圖5D），校準(zhǔn)邏輯使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便將D1耦合到RX1和RX2；c.在180（圖5D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX1的輸出耦合到校準(zhǔn)邏輯（CALLOGIC）塊60；d.在183（圖5D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX2的輸出耦合到校準(zhǔn)限定邏輯（QUALLOGIC）塊80；e.在185（圖5D），校準(zhǔn)邏輯使用控制信號65配置RX控制，以便根據(jù)任何以及所有校準(zhǔn)算法的需要，使用來自RX1的數(shù)據(jù)和來自RX2的數(shù)據(jù)限定來校準(zhǔn)RX1。f.完成RX1的校準(zhǔn)以便RX1的輸出是從輸入D1獲得的有效數(shù)據(jù)。將RX1的適當(dāng)設(shè)置存儲在寄存器中。g.然后在190（圖5D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX2的輸出耦合到輸出Q1；h.然后在194（圖5D），校準(zhǔn)邏輯使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便僅將D1耦合到RX2。i.然后所述過程終止。在圖5A中示出的算法100中，步驟2a）至2i）中的接收器校準(zhǔn)“循環(huán)”執(zhí)行“向下遍歷”，從而校準(zhǔn)RX1，然后是RX2、RX3，一直向下到RXN。步驟3a）至3i）中的下一個接收器校準(zhǔn)“循環(huán)”然后校準(zhǔn)RX(N+1)，并且向上遍歷所有接收器，以便校準(zhǔn)RXN、RX(N-1)等…向上回到RX2。一旦重復(fù)校準(zhǔn)，所述過程就可以返回到步驟2的“向下遍歷”過程中的“循環(huán)”，該循環(huán)然后接管RX1的下一次校準(zhǔn)。在一個備選實施例中，為了遍歷N+1個接收器以便允許定期重新校準(zhǔn)每個接收器（每次一個），同時連續(xù)且不中斷地處理N個輸入，在步驟3中的“向上遍歷”過程中不校準(zhǔn)接收器。圖6A-6D中示出了對應(yīng)的流程圖，其是示出根據(jù)一個備選實施例的用于校準(zhǔn)并行接口中的所有接收器的方法200的流程圖。1.在步驟202（圖6A），N+1個接收器的總線校準(zhǔn)包括：a.在205（圖6A），首先配置輸入交換網(wǎng)絡(luò)以便將所有數(shù)據(jù)Dj耦合到對應(yīng)的接收器RXj+1。這可以包括執(zhí)行以下操作：對于j=1到N，校準(zhǔn)邏輯（CALLOGIC）配置輸入交換網(wǎng)絡(luò)以便將Dj耦合到RXj+1；b.然后在207（圖6A），執(zhí)行配置，對于j=1到N，配置輸出交換網(wǎng)絡(luò)以便將RXj+1耦合到Qj；2.啟動接收器校準(zhǔn)邏輯，方法是“向下遍歷”接收器，同時在向下遍歷過程中校準(zhǔn)每個接收器：即，進入循環(huán)，其中對于j=1到N：a.在209（圖6A），校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)40以便將Dj耦合到RXj和RXj+1；b.在212（圖6A），校準(zhǔn)邏輯配置輸出交換網(wǎng)絡(luò)50以便將RXj的輸出耦合到校準(zhǔn)邏輯（CALLOGIC）塊60；c.在215（圖6B），校準(zhǔn)邏輯配置輸出交換網(wǎng)絡(luò)50以便將RXj+1的輸出耦合到校準(zhǔn)限定邏輯（QUALLOGIC）塊80；d.在220（圖6B），校準(zhǔn)邏輯使用控制信號65配置RX控制， 以便根據(jù)任何以及所有校準(zhǔn)算法的需要，使用來自RXj的數(shù)據(jù)和來自RXj+1的數(shù)據(jù)限定來校準(zhǔn)RXj；e.完成220處的RXj校準(zhǔn)，以便RXj的輸出是從輸入Dj獲得的有效數(shù)據(jù)。然后將RXj的適當(dāng)設(shè)置存儲在寄存器中；f.在225（圖6B）繼續(xù)，校準(zhǔn)邏輯60配置輸出交換網(wǎng)絡(luò)50以便將RXj的輸出耦合到輸出Qj；g.在230（圖6B）繼續(xù)，校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)以便僅將Dj耦合到RXj；h.在235繼續(xù)，遞增接收器索引“j”，并且在240判定是否已經(jīng)校準(zhǔn)最后一個接收器（即，j=N+1，其中N是被校準(zhǔn)的接收器數(shù)量）；i.在238，如果判定尚未處理最后一個接收器，則所述過程返回到步驟209（圖6A），并且針對下一個接收器重復(fù)過程步驟209-238。否則，所述過程繼續(xù)到步驟240（圖6C），其中所述方法“向上遍歷”接收器，而不校準(zhǔn)每個接收器，以確保輸入/輸出交換處于適當(dāng)?shù)臓顟B(tài)以便可以重復(fù)步驟2。3.不校準(zhǔn)接收器的“向上遍歷”過程在步驟240（圖6B）繼續(xù)，其中對于j=N+1到2：a.在240（圖6C），校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)40以便將Dj-1耦合到RXj和RXj-1；b.在243（圖6C），校準(zhǔn)邏輯配置輸出交換網(wǎng)絡(luò)50以便將RXj的輸出耦合到校準(zhǔn)邏輯塊60，并且在245，配置輸出交換網(wǎng)絡(luò)50以便將RXj-1的輸出耦合到校準(zhǔn)限定邏輯塊80；c.在248（圖6C），經(jīng)由輸出交換網(wǎng)絡(luò)將接收器RXj的輸出耦合到輸出Qj-1；以及d.在250，校準(zhǔn)邏輯配置輸入交換網(wǎng)絡(luò)40以便僅將Dj-1耦合到RXj。e.在260，遞減接收器索引“j”，并且在265判定是否已經(jīng) 配置最后一個接收器（在向上遍歷中）（即，當(dāng)j=1時）；f.在265（圖6C），如果判定尚未處理最后一個接收器，則所述過程返回到步驟240（圖6C），并且針對下一個接收器重復(fù)過程步驟240-265。否則，所述過程繼續(xù)到步驟270（圖6D），其中判定是否繼續(xù)執(zhí)行所有接收器重新校準(zhǔn)。g.在270，判定是否繼續(xù)所有接收器重新校準(zhǔn)；如果判定不執(zhí)行重新校準(zhǔn)，則所述過程直接繼續(xù)到274（圖6D）。否則，如果執(zhí)行重新校準(zhǔn)，則所述過程返回到步驟209（圖6A），并且根據(jù)需要對所有位接收器執(zhí)行重復(fù)的定期重新校準(zhǔn)。h.在274（圖6D），如果不執(zhí)行接收器重新校準(zhǔn)，則校準(zhǔn)邏輯使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便將D1耦合到RX1和RX2；i.在276（圖6D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX1的輸出耦合到校準(zhǔn)邏輯（CALLOGIC）塊60；j.在278（圖6D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX2的輸出耦合到校準(zhǔn)限定邏輯（QUALLOGIC）塊80；k.然后在280（圖6D），校準(zhǔn)邏輯使用控制信號70配置輸出交換網(wǎng)絡(luò)50以便將RX2的輸出耦合到輸出Q1；l.然后在288（圖6D），校準(zhǔn)邏輯使用控制信號75配置輸入交換網(wǎng)絡(luò)40以便僅將D1耦合到RX2。m.然后所述過程終止。圖7示出了運行和/或?qū)崿F(xiàn)在此針對圖1-4描述的并行總線接口和操作方法的計算系統(tǒng)400的示例性硬件配置。所述硬件配置優(yōu)選地具有至少一個處理器或中央處理單元（CPU）411。CPU411通過系統(tǒng)總線412與以下各項互連：隨機存取存儲器（RAM）414、只讀存儲器（ROM）416、輸入/輸出（I/O）適配器418（用于將諸如磁盤機421和磁帶驅(qū)動器440 之類的外圍設(shè)備連接到總線412）、用戶接口適配器422（用于將鍵盤424、鼠標(biāo)426、揚聲器428、麥克風(fēng)432和/或其它用戶接口設(shè)備連接到總線412）、通信適配器434（用于將系統(tǒng)400連接到數(shù)據(jù)處理網(wǎng)絡(luò)、因特網(wǎng)、內(nèi)聯(lián)網(wǎng)、局域網(wǎng)（LAN）等），以及顯示適配器436（用于將總線412連接到顯示設(shè)備438和/或打印機439（例如，數(shù)字打印機等））。如本領(lǐng)域的技術(shù)人員將理解的，本發(fā)明的各方面可以體現(xiàn)為系統(tǒng)、方法或計算機程序產(chǎn)品。因此，本發(fā)明的各方面可以采取完全硬件實施例、完全軟件實施例（包括固件、駐留軟件、微代碼等）或組合了在此通?？梢员环Q為“電路”、“模塊”或“系統(tǒng)”的軟件和硬件方面的實施例的形式。此外，本發(fā)明的各方面可以采取體現(xiàn)在一個或多個計算機可讀介質(zhì)（在介質(zhì)中包含計算機可讀程序代碼）中的計算機程序產(chǎn)品的形式?？梢允褂靡粋€或多個計算機可讀介質(zhì)的任意組合。所述計算機可讀介質(zhì)可以是計算機可讀信號介質(zhì)或計算機可讀存儲介質(zhì)。計算機可讀存儲介質(zhì)例如可以是（但不限于）電、磁、光、電磁、紅外線或半導(dǎo)體系統(tǒng)、裝置或設(shè)備或上述任意適合的組合。所述計算機可讀存儲介質(zhì)的更具體的實例（非窮舉列表）將包括以下項：具有一條或多條線的電連接、便攜式計算機軟盤、硬盤、隨機存取存儲器（RAM）、只讀存儲器（ROM）、可擦寫可編程只讀存儲器（EPROM或閃存）、光纖、便攜式光盤只讀存儲器（CD-ROM）、光存儲設(shè)備、磁存儲設(shè)備或上述任意適合的組合。在本文檔的上下文中，計算機可讀存儲介質(zhì)可以是任何能夠包含或存儲由指令執(zhí)行系統(tǒng)、裝置或設(shè)備使用或與指令執(zhí)行系統(tǒng)、裝置或設(shè)備結(jié)合的程序的有形介質(zhì)。計算機可讀信號介質(zhì)可以包括其中包含計算機可讀程序代碼（例如，在基帶中或作為載波的一部分）的傳播數(shù)據(jù)信號。此類傳播信號可以采取各種形式中的任一種，包括但不限于電磁、光或其中任意適合的組合。計算機可讀信號介質(zhì)可以是任何不屬于計算機可讀存儲介質(zhì)并且能夠傳送、傳播或傳輸由指令執(zhí)行系統(tǒng)、裝置或設(shè)備使用或與指令執(zhí)行系統(tǒng)、裝置或設(shè)備結(jié)合的程序的計算機可讀介質(zhì)?？梢允褂萌魏芜m當(dāng)?shù)慕橘|(zhì)（包括但不 限于無線、線纜、光纜、RF等或上述任意適合的組合）來傳輸包含在計算機可讀介質(zhì)中的程序代碼。用于執(zhí)行本發(fā)明的各方面的操作的計算機程序代碼可以使用包含一種或多種編程語言的任意組合來編寫，所述編程語言包括諸如Java、Smalltalk、C++之類的面向?qū)ο蟮木幊陶Z言以及諸如“C”編程語言或類似的編程語言之類的常規(guī)過程編程語言。所述程序代碼可以完全地在用戶計算機上執(zhí)行、部分地在用戶計算機上執(zhí)行、作為獨立的軟件包、部分地在用戶計算機上并部分地在遠(yuǎn)程計算機上執(zhí)行，或者完全地在遠(yuǎn)程計算機或服務(wù)器上執(zhí)行。在后者的情況中，所述遠(yuǎn)程計算機可以通過包括局域網(wǎng)（LAN）或廣域網(wǎng)（WAN）的任何類型網(wǎng)絡(luò)與用戶的計算機相連，或者可以與外部計算機進行連接（例如，使用因特網(wǎng)服務(wù)提供商通過因特網(wǎng)連接）。下面將參考根據(jù)本發(fā)明的實施例的方法、裝置（系統(tǒng)）和計算機程序產(chǎn)品的流程圖和/或方塊圖對本發(fā)明的各方面進行描述。將理解，所述流程圖和/或方塊圖的每個方塊以及所述流程圖和/或方塊圖中的方塊的組合可以由計算機程序指令來實現(xiàn)。這些計算機程序指令可以被提供給通用計算機、專用計算機或其它可編程數(shù)據(jù)處理裝置的處理器以產(chǎn)生機器，以便通過所述計算機或其它可編程數(shù)據(jù)處理裝置的處理器執(zhí)行的所述指令產(chǎn)生用于實現(xiàn)在一個或多個流程圖和/或方塊圖方塊中指定的功能/操作的裝置。這些計算機程序指令也可以被存儲在能夠引導(dǎo)計算機、其它可編程數(shù)據(jù)處理裝置或其它設(shè)備以特定方式執(zhí)行功能的計算機可讀介質(zhì)中，以便存儲在所述計算機可讀介質(zhì)中的所述指令產(chǎn)生一件包括實現(xiàn)在一個或多個流程圖和/或方塊圖方塊中指定的功能/操作的指令的制品。所述計算機程序指令還可被加載到計算機、其它可編程數(shù)據(jù)處理裝置或其它設(shè)備，以導(dǎo)致在所述計算機、其它可編程裝置或其它設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計算機實現(xiàn)的過程，從而在所述計算機或其它可編程裝置上執(zhí)行的所述指令提供用于實現(xiàn)在一個或多個流程圖和/或方塊圖方塊中指定的功能/操作的過程。附圖中的流程圖和方塊圖示出了根據(jù)本發(fā)明的各種實施例的系統(tǒng)、方 法和計算機程序產(chǎn)品的可能實施方式的架構(gòu)、功能和操作。在此方面，所述流程圖或方塊圖中的每個方塊都可以表示代碼的模塊、段或部分，所述代碼包括用于實現(xiàn)指定的邏輯功能（多個）的一個或多個可執(zhí)行指令。還應(yīng)指出，在某些備選實施方式中，在方塊中說明的功能可以不按圖中說明的順序發(fā)生。例如，示為連續(xù)的兩個方塊可以實際上被基本同時地執(zhí)行，或者某些時候，取決于所涉及的功能，可以以相反的順序執(zhí)行所述方塊。還將指出，所述方塊圖和/或流程圖的每個方塊以及所述方塊圖和/或流程圖中的方塊的組合可以由執(zhí)行指定功能或操作的基于專用硬件的系統(tǒng)或?qū)Ｓ糜布陀嬎銠C指令的組合來實現(xiàn)。雖然示出和描述了被視為本發(fā)明的優(yōu)選實施例的內(nèi)容，但是當(dāng)然理解，可以很容易地進行各種形式或細(xì)節(jié)上的修改和更改而不偏離本發(fā)明的精神。因此，本發(fā)明的范圍并非旨在限于描述和示出的精確形式，而是應(yīng)該被解釋為包含可以落入所附權(quán)利要求的范圍內(nèi)的所有修改。