專利名稱：一種調(diào)整場可編程門陣列fpga幀結(jié)構(gòu)的方法及裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種調(diào)整FPGA幀結(jié)構(gòu)的方法及裝置
背景技術(shù)：
目前，用戶和運維人員通過網(wǎng)元布配進(jìn)行網(wǎng)元配置，網(wǎng)元布配模塊與用戶使用聯(lián)系緊密，因此，具有可操作性和很高的擴(kuò)展性。在通信領(lǐng)域中，隨著共模制式(TD-SCDMA/TD-LTE，TD-SCDMA: TimeDi vis ionSynchronized Code Division Multiple Acces,時分同步碼分多址；TD-LTE:TD_SCDMALong Term Evolution,時分同步碼分多址一長期演進(jìn))基站的開發(fā)和引入,在網(wǎng)元布配過程中，會面臨著RRU (Remote Radio Unit,遠(yuǎn)端射頻裝置)和BBU (Base Band Unit,基帶裝置)FPGA (Field 一 ProgrammableGate Array,現(xiàn)場可編程門陣列)巾貞結(jié)構(gòu)不一致的情況,例如，在TD-LTE的基站上使用TD-SCDMA制式的RRU，其中，TD-SCDMA制式的RRU使用的TDRI的FPGA幀結(jié)構(gòu)，而在TD-LTE的基站側(cè)的FPGA使用LTE制式的FPGA幀結(jié)構(gòu)，這樣就會面臨著BBU和與BBU直接相連的第一級RRU的FPGA幀結(jié)構(gòu)不一致的情況，從而影響第一級RRU接入和使用，其中，包含BBU與RRU的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)如圖1A所示，BBU和與BBU直接相連的第一級RRU的FPGA巾貞結(jié)構(gòu)不一致的示意圖如圖1B所示?，F(xiàn)有技術(shù)中，為了避免BBU和與BBU直接相連的第一級RRU的FPGA幀結(jié)構(gòu)不一致，而導(dǎo)致第一級RRU無法接入的情況，主要通過人為手動升級的方式，更新RRU的版本，使得更新版本后的RRU支持的FPGA幀結(jié)構(gòu)與BBU的FPGA幀結(jié)構(gòu)相一致，從而可以接入到BBU中。使用人為手動升級的方法，如果RRU為庫存的RRU，要求運維人員在產(chǎn)品出場的時候，進(jìn)行手動升級；如果RRU為外場已經(jīng)使用的RRU，必須到機(jī)房，直連連接到RRU，進(jìn)行近端在線升級，才可以連接到BBU上使用。上述人為手動升級的方法具有以下缺點:a、由于操作復(fù)雜，運維人員不能批量操作，只能對每一個RRU分別進(jìn)行升級，因此，消耗時間較長，效率較低；b、由于后續(xù)維護(hù)費用高，因此，需要很多人力成本。

發(fā)明內(nèi)容
本發(fā)明實施例提供一種調(diào)整FPGA幀結(jié)構(gòu)的方法及裝置，用以解決現(xiàn)有技術(shù)中在調(diào)整RRU的FPGA幀結(jié)構(gòu)以便接入BBU的過程中存在消耗時間長、效率較低以及成本較高的問題。一種調(diào)整FPGA幀結(jié)構(gòu)的方法，包括:BBU根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)；在每個設(shè)定BBU時間點，所述BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。一種調(diào)整FPGA幀結(jié)構(gòu)的裝置BBU，包括:確定單元，用于根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)；調(diào)整單元，用于在每個設(shè)定BBU時間點，若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。本發(fā)明實施例中，BBU先進(jìn)行網(wǎng)元布配，再根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，在每個設(shè)定BBU時間點，BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，這樣，當(dāng)與BBU直接相連的任意一個支持多幀結(jié)構(gòu)的第一級RRU的FPGA幀結(jié)構(gòu)與BBU的FPGA幀結(jié)構(gòu)不一致時，不需要人為干預(yù)，BBU自動進(jìn)行調(diào)節(jié)自身的FPGA幀結(jié)構(gòu)，將由于FPGA幀結(jié)構(gòu)不一致無法接入的第一級RRU接入，因此，降低了消耗時間，提高了效率，同時，還節(jié)省了人力成本，提高了設(shè)備的可運維性。


圖1A為包含BBU與RRU的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)示意圖；圖1B為BBU和與BBU直接相連的第一級RRU的FPGA幀結(jié)構(gòu)不一致的示意圖；圖2A為本發(fā)明實施例中BBU調(diào)整本身的FPGA幀結(jié)構(gòu)的流程圖；圖2B為本發(fā)明實施例中BBU調(diào)整本身的FPGA幀結(jié)構(gòu)的詳細(xì)流程圖；圖3為本發(fā)明實施例中BBU與RRU非級聯(lián)的示意圖；圖4A為本發(fā)明實施例中BBU調(diào)整RRU的FPGA幀結(jié)構(gòu)的流程圖；圖4B為本發(fā)明實施例中BBU調(diào)整RRU的FPGA幀結(jié)構(gòu)的詳細(xì)流程圖；圖5為本發(fā)明實施例中BBU的功能結(jié)構(gòu)示意圖。
具體實施例方式為了避免現(xiàn)有技術(shù)中在調(diào)整RRU的FPGA幀結(jié)構(gòu)以便接入BBU的過程中存在消耗時間長、效率較低以及成本較高的問題，本發(fā)明實施例中，BBU先進(jìn)行網(wǎng)元布配，再根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，在每個設(shè)定BBU時間點，BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，這樣，當(dāng)與BBU直接相連的任意一個支持多幀結(jié)構(gòu)的第一級RRU的FPGA幀結(jié)構(gòu)與BBU的FPGA幀結(jié)構(gòu)不一致時，不需要人為干預(yù)，BBU自動進(jìn)行調(diào)節(jié)自身的FPGA幀結(jié)構(gòu)，將由于與BBU的FPGA幀結(jié)構(gòu)不一致而無法接入的第一級RRU接入，因此，降低了消耗時間，提高了效率，同時，還節(jié)省了人力成本。
下面結(jié)合附圖對本發(fā)明優(yōu)選的實施方式進(jìn)行詳細(xì)說明。在本發(fā)明實施例中，具體實施流程為:參閱圖2A所示，本發(fā)明實施例中，調(diào)整FPGA幀結(jié)構(gòu)的詳細(xì)流程如下:步驟200:BBU根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)。本發(fā)明實施例中，BBU先進(jìn)行網(wǎng)元布配，再根據(jù)網(wǎng)元布配的結(jié)果判斷是否存在至少一個待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，若是，執(zhí)行步驟210，否則，不作任何操作。進(jìn)一步的，BBU在進(jìn)行網(wǎng)元布配之前，要先建立RRU信息庫，較佳的，RRU信息庫至少包括:RRU器件的物理屬性信息和RRU器件的能力屬性信息，其中，RRU信息庫中的RRU器件的物理屬性信息至少包括=RRU器件的廠家、硬件類型、產(chǎn)品名稱、支持的天線數(shù)量、最大發(fā)射功率以及支持的工作模式；RRU器件的能力屬性信息至少包括:RRU器件支持的頻帶總寬度、支持建立小區(qū)的類型、射頻通道支持的頻段和帶寬，以及支持的FPGA幀結(jié)構(gòu)。步驟210:在每個設(shè)定BBU時間點，BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。本發(fā)明實施例中，BBU根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)之后，不是立即將支持多個FPGA幀結(jié)構(gòu)的第一級RRU接入，而是，先對BBU中待接入的第一級RRU為支持多個FPGA幀結(jié)構(gòu)的光口的FPGA幀結(jié)構(gòu)進(jìn)行初始化配置，較佳的，根據(jù)網(wǎng)元布配結(jié)果進(jìn)行初始化配置。例如，BBU有5個光口:光口1、光口 2、光口 3、光口 4與光口 5，BBU根據(jù)網(wǎng)元布配結(jié)果確定光口 I與光口 4對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，則BBU先將光口 I與光口 4的FPGA幀結(jié)構(gòu)進(jìn)行初始化配置，再將各自對應(yīng)的第一級RRU進(jìn)行接入。在對每一個待接入的第一級RRU為支持多個FPGA幀結(jié)構(gòu)的光口進(jìn)行初始化配置時，較佳的，將第一級RRU常用的FPGA幀結(jié)構(gòu)作為初始值。本發(fā)明實施例中，BBU確定光口存在待接入的第一級RRU時有多種方式，較佳的，根據(jù)光口是否存在物理光信號來確定光口是否存在待接入的第一級RRU，若光口存在物理光信號，則該光口存在待接入的第一級RRU，否則，該光口不存在待接入的第一級RRU。本發(fā)明實施例中，BBU在支持多個FPGA幀結(jié)構(gòu)的第一級RRU未全部接入之前，在每個設(shè)定的BBU時間點到達(dá)時，BBU都會將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，也就是說，若支持多個FPGA幀結(jié)構(gòu)的第一級RRU已經(jīng)全部接入BBU，則在設(shè)定的BBU時間點到達(dá)時，BBU也不調(diào)整本身的FPGA幀結(jié)構(gòu)。本發(fā)明實施例中，BBU在調(diào)整自身光口的FPGA幀結(jié)構(gòu)時，在該光口對應(yīng)的第一級RRU在RRU信息庫規(guī)定的范圍內(nèi)進(jìn)行調(diào)整。本發(fā)明實施例中，BBU采用的任意兩個相鄰的設(shè)定時間點之間的間隔時長相同或不相同，若采用的任意兩個相鄰的設(shè)定時間點之間的間隔時長相同時，較佳的，相鄰兩個設(shè)定時間點之間的時長為IOmin—15min。
本發(fā)明實施例中，在BBU調(diào)整自身光口的FPGA幀結(jié)構(gòu)時，有多種開啟調(diào)整功能的方式，較佳的，通過打開開關(guān)來開啟調(diào)整自身光口的FPGA幀結(jié)構(gòu)。下面結(jié)合具體場景，對BBU調(diào)整本身的FPGA幀結(jié)構(gòu)的詳細(xì)流程進(jìn)行說明，具體參閱圖2B所示。實施例一:BBU有5個光口:光口1、光口 2、光口 3、光口 4、光口 5，其中，光口1、光口 2、光口 3、光口 4對應(yīng)的第一級RRU均支持多個FPGA幀結(jié)構(gòu)，光口 5對應(yīng)的第一級RRU支持單一 FPGA幀結(jié)構(gòu)。 步驟2000 =BBU建立RRU信息庫。本發(fā)明實施例中，RRU信息庫至少包括:RRU器件的物理屬性信息和RRU器件的能力屬性信息，其中，RRU器件的物理屬性信息至少包括:RRU器件的生產(chǎn)廠家、硬件類型、產(chǎn)品名稱、支持的天線數(shù)量、最大發(fā)射功率以及支持的工作模式-MU器件的能力屬性信息至少包括:RRU器件支持的頻帶總寬度、支持建立小區(qū)的類型、射頻通道支持的頻段和帶寬，以及支持的FPGA幀結(jié)構(gòu)。步驟2100 =BBU進(jìn)行網(wǎng)元布配。步驟2200 =BBU根據(jù)網(wǎng)元布配結(jié)果判斷是否存在至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，若是，執(zhí)行步驟2300，否則，執(zhí)行步驟2600。步驟2300 =BBU對相對應(yīng)的第一級RRU為支持多個FPGA幀結(jié)構(gòu)的光口的幀結(jié)構(gòu)進(jìn)行初始化配置。步驟2400:在每一個設(shè)定BBU時間點到達(dá)時，BBU判斷是否存在未接入相應(yīng)光口的至少一個支持多個FPGA幀結(jié)構(gòu)的第一級RRU，若是，執(zhí)行步驟2500，否則，執(zhí)行步驟2600。步驟2500:將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。步驟2600:結(jié)束流程。上述過程為BBU與第一級RRU的FPGA幀結(jié)構(gòu)不一致時，調(diào)整BBU的FPGA幀結(jié)構(gòu)的過程，在實際應(yīng)用中，BBU與RRU之間的連接關(guān)系可以是非級聯(lián)方式(參閱圖1B所示)，也可以是級聯(lián)方式(參閱圖3所示)，在級聯(lián)的情況下，前一級的RRU與后一級的RRU的FPGA幀結(jié)構(gòu)可能相同，也可能不同，現(xiàn)有技術(shù)中，為了解決由于前一級的RRU與后一級的RRU之間的FPGA幀結(jié)構(gòu)不一致，而導(dǎo)致后一級的RRU無法接入的問題，采用人工手動升級RRU的版本的方式，但是，人工手動升級RRU的版本的方式耗費時間較長，效率較低。為了解決現(xiàn)有技術(shù)中在調(diào)整第N級的RRU的FPGA幀結(jié)構(gòu)以便接入第N+1級的RRU的過程中，存在的消耗時間長、效率較低以及成本較高的問題，其中，N為大于I的正整數(shù)，本發(fā)明實施例，BBU還可以對第N級RRU的FPGA幀結(jié)構(gòu)進(jìn)行調(diào)整，具體過程參閱圖4A所示:步驟400:確定任意一光口的支持多個FPGA幀結(jié)構(gòu)的第N級RRU接入后，判斷支持多個FPGA幀結(jié)構(gòu)的第N+1級RRU是否接入，若是，不執(zhí)行任何操作，否則，執(zhí)行步驟410。步驟410:根據(jù)網(wǎng)元布配結(jié)果向第N級RRU發(fā)送通知消息，其中，通知消息至少攜帶第N+1級RRU支持的FPGA幀結(jié)構(gòu)的信息。步驟420:第N級RRU在每個設(shè)定RRU時間點，根據(jù)通知消息將第N級RRU的FPGA幀結(jié)構(gòu)，調(diào)整為與第N級的RRU曾使用的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入第N+1級RRU，直至第N+1級RRU接入。下面結(jié)合具體場景，對BBU調(diào)整RRU的FPGA幀結(jié)構(gòu)的詳細(xì)流程進(jìn)行說明，具體參閱圖4B所示。實施例二:BBU有5個光口:光口1、光口 2、光口 3，其中，光口1、光口 2對應(yīng)的每一級RRU均支持多個FPGA幀結(jié)構(gòu)，光口 3對應(yīng)的第一級RRU支持單一 FPGA幀結(jié)構(gòu)，且光口I連接了 3個RRU:第一級RRU、第二級RRU與第三級RRU，第三級RRU與第二級RRU的FPGA幀結(jié)構(gòu)不同而未接入。步驟4000 =BBU確定光口 I的第二級RRU接入第一級RRU，第三級RRU未接入第二級 RRU。步驟4100 =BBU根據(jù)網(wǎng)元布配結(jié)果向第二級RRU發(fā)送通知消息，其中，通知消息至少攜帶第三級RRU支持的FPGA幀結(jié)構(gòu)的信息。步驟4200:第二級RRU在每一個設(shè)定RRU時間點，根據(jù)通知消息將第二級RRU的FPGA幀結(jié)構(gòu)，調(diào)整為與第二級的RRU曾使用的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入第三級RRU，直至第三級RRU接入?；谏鲜黾夹g(shù)方案,參閱圖5所示,本發(fā)明實施例中,BBU包括確定單元50及調(diào)整單元51，其中，確定單元50，用于根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)； 調(diào)整單元51，用于在每個設(shè)定BBU時間點，若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。本發(fā)明實施例中，BBU還包括建立單元52，建立單元52具體用于，在進(jìn)行網(wǎng)元布配之前，建立RRU信息庫，其中，RRU信息庫至少包括:RRU器件的物理屬性信息和RRU器件的能力屬性信息，且RRU器件的物理屬性信息至少包括:RRU器件的生產(chǎn)廠家、硬件類型、產(chǎn)品名稱、支持的天線數(shù)量、最大發(fā)射功率以及支持的工作模式；RRU器件的能力屬性信息至少包括:RRU器件支持的頻帶總寬度、支持建立小區(qū)的類型、射頻通道支持的頻段和帶寬，以及支持的FPGA幀結(jié)構(gòu)。本發(fā)明實施例中，確定單元50還用于，在確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)之后，在接入待接入的第一級RRU之前，根據(jù)網(wǎng)元布配結(jié)果，對至少一個光口的FPGA幀結(jié)構(gòu)進(jìn)行初始化配置。本發(fā)明實施例中，調(diào)整單元51所采用的任意兩個相鄰的設(shè)定時間點之間的間隔時長相同或不相同。本發(fā)明實施例中，調(diào)整單元51還用于，在將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)之前，開啟調(diào)整光口的FPGA幀結(jié)構(gòu)的開關(guān)。本發(fā)明實施例中，調(diào)整單元51還用于，確定任意一光口對應(yīng)的支持多個FPA幀結(jié)構(gòu)的第N級RRU接入、支持多個FPGA幀結(jié)構(gòu)的第N+1級RRU未接入時，根據(jù)網(wǎng)元布配結(jié)果向第N級RRU發(fā)送通知消息，令第N級RRU在每個設(shè)定RRU時間點，根據(jù)通知消息將第N級RRU的FPGA幀結(jié)構(gòu)，調(diào)整為與第N級RRU當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入第N+1級RRU，直至第N+1級RRU接入，其中，通知消息至少攜帶第N+1級RRU支持的FPGA幀結(jié)構(gòu)的信息。綜上所述，本發(fā)明實施例中，BBU先進(jìn)行網(wǎng)元布配，再根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，在每個設(shè)定BBU時間點，BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，這樣，當(dāng)與BBU直接相連的任意一個支持多幀結(jié)構(gòu)的第一級RRU的FPGA幀結(jié)構(gòu)與BBU的FPGA幀結(jié)構(gòu)不一致時，不需要人為干預(yù)，BBU自動進(jìn)行調(diào)節(jié)自身的FPGA幀結(jié)構(gòu)，將由于FPGA幀結(jié)構(gòu)不一致無法接入的第一級RRU接入，因此，降低了消耗時間，提高了效率，同時，還節(jié)省了人力成本，提高了設(shè)備的可運維性。進(jìn)一步的，由于BBU可以對RRU的FPGA幀結(jié)構(gòu)進(jìn)行調(diào)整，因此，避免了人工對RRU的FPGA幀結(jié)構(gòu)進(jìn)行調(diào)整時的效率較低的問題，同時，還降低了成本。本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本發(fā)明的實施例可提供為方法、系統(tǒng)、或計算機(jī)程序產(chǎn)品。因此，本發(fā)明可采用完全硬件實施例、完全軟件實施例、或結(jié)合軟件和硬件方面的實施例的形式。而且，本發(fā)明可采用在一個或多個其中包含有計算機(jī)可用程序代碼的計算機(jī)可用存儲介質(zhì)(包括但不限于磁盤存儲器、CD-ROM、光學(xué)存儲器等)上實施的計算機(jī)程序產(chǎn)品的形式。本發(fā)明是參照根據(jù)本發(fā)明實施例的方法、設(shè)備(系統(tǒng))、和計算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計算機(jī)程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合。可提供這些計算機(jī)程序指令到通用計算機(jī)、專用計算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個機(jī)器，使得通過計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中的功能的裝置。這些計算機(jī)程序指令也可存儲在能引導(dǎo)計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計算機(jī)可讀存儲器中，使得存儲在該計算機(jī)可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中的功能。這些計算機(jī)程序指令也可裝載到計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計算機(jī)實現(xiàn)的處理，從而在計算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中的功能的步驟。盡管已描述了本發(fā)明的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明實施例進(jìn)行各種改動和變型而不脫離本發(fā)明實施例的精神和范圍。這樣，倘若本發(fā)明實施例的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種調(diào)整場可編程門陣列FPGA幀結(jié)構(gòu)的方法，其特征在于，包括: 基帶裝置BBU根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級遠(yuǎn)端射頻裝置RRU支持多個FPGA幀結(jié)構(gòu)； 在每個設(shè)定BBU時間點，所述BBU若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。
2.如權(quán)利要求1所述的方法，其特征在于，在進(jìn)行網(wǎng)元布配之前，建立RRU信息庫，其中，所述RRU信息庫至少包括:RRU器件的物理屬性信息和RRU器件的能力屬性信息，且所述RRU器件的物理屬性信息至少包括:RRU器件的生產(chǎn)廠家、硬件類型、產(chǎn)品名稱、支持的天線數(shù)量、最大發(fā)射功率以及支持的工作模式；所述RRU器件的能力屬性信息至少包括:RRU器件支持的頻帶總寬度、支持建立小區(qū)的類型、射頻通道支持的頻段和帶寬，以及支持的FPGA幀結(jié)構(gòu)。
3.如權(quán)利要求1所述的方法，其特征在于，在確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)之后，在接入所述待接入的第一級RRU之前，進(jìn)一步包括: 根據(jù)所述網(wǎng)元布配結(jié)果，對所述至少一個光口的FPGA幀結(jié)構(gòu)進(jìn)行初始化配置。
4.如權(quán)利要求1、2或3所述的方法，其特征在于，采用的任意兩個相鄰的設(shè)定時間點之間的間隔時長相同或不相同。
5.如權(quán)利要求1、2或3所述的方法，其特征在于，在將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)之前，開啟調(diào)整光口的FPGA幀結(jié)構(gòu)的開關(guān)。
6.如權(quán)利要求1所述的方法，其特征在于，該方法還包括: 確定任意一光口對應(yīng)的支持多個FPA幀結(jié)構(gòu)的第N級RRU接入、支持多個FPGA幀結(jié)構(gòu)的第N+1級RRU未接入時，根據(jù)網(wǎng)元布配結(jié)果向所述第N級RRU發(fā)送通知消息，令所述第N級RRU在每個設(shè)定RRU時間點，根據(jù)所述通知消息將所述第N級RRU的FPGA幀結(jié)構(gòu)，調(diào)整為與所述第N級RRU曾使用的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入所述第N+1級RRU,直至所述第N+1級RRU接入，其中，所述通知消息至少攜帶所述第N+1級RRU支持的FPGA幀結(jié)構(gòu)的信息。
7.—種調(diào)整場可編程門陣列FPGA幀結(jié)構(gòu)的裝置，其特征在于，包括: 確定單元，用于根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級遠(yuǎn)端射頻裝置RRU支持多個FPGA幀結(jié)構(gòu)； 調(diào)整單元，用于在每個設(shè)定BBU時間點，若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU。
8.如權(quán)利要求7所述的裝置，其特征在于，還包括建立單元，所述建立單元具體用于: 在進(jìn)行網(wǎng)元布配之前，建立RRU信息庫，其中，所述RRU信息庫至少包括:RRU器件的物理屬性信息和RRU器件的能力屬性信息，且所述RRU器件的物理屬性信息至少包括:RRU器件的生產(chǎn)廠家、硬件類型、產(chǎn)品名稱、支持的天線數(shù)量、最大發(fā)射功率以及支持的工作模式；所述RRU器件的能力屬性信息至少包括:RRU器件支持的頻帶總寬度、支持建立小區(qū)的類型、射頻通道支持的頻段和帶寬，以及支持的FPGA幀結(jié)構(gòu)。
9.如權(quán)利要求7所述的裝置，其特征在于，所述確定單元還用于: 在確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)之后，在接入所述待接入的第一級RRU之前，根據(jù)所述網(wǎng)元布配結(jié)果，對所述至少一個光口的FPGA幀結(jié)構(gòu)進(jìn)行初始化配置。
10.如權(quán)利要求7、8或9所述的裝置，其特征在于，所述調(diào)整單元采用的任意兩個相鄰的設(shè)定時間點之間的間隔時長相同或不相同。
11.如權(quán)利要求7、8或9所述的裝置，其特征在于，所述調(diào)整單元還用于: 在將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)之前，開啟調(diào)整光口的FPGA幀結(jié)構(gòu)的開關(guān)。
12.如權(quán)利要求7所述的裝置，其特征在于，所述調(diào)整單元還用于: 確定任意一光口對應(yīng)的支持多個FPA幀結(jié)構(gòu)的第N級RRU接入、支持多個FPGA幀結(jié)構(gòu)的第N+1級RRU未接入時，根據(jù)網(wǎng)元布配結(jié)果向所述第N級RRU發(fā)送通知消息，令所述第N級RRU在每個設(shè)定RRU時間點，根據(jù)所述通知消息將所述第N級RRU的FPGA幀結(jié)構(gòu)，調(diào)整為與所述第N級RRU曾使用的FPGA幀結(jié)構(gòu)不同的FPGA幀結(jié)構(gòu)，并嘗試接入所述第N+1級RRU,直至所述第N+1級RRU接入，其中，所述通知消息至少攜帶所述第N+1級RRU支持的FPGA幀結(jié)構(gòu)的信息。
全文摘要
本發(fā)明涉及通信技術(shù)領(lǐng)域，公開了一種調(diào)整FPGA幀結(jié)構(gòu)的方法及裝置，用以解決現(xiàn)有技術(shù)中調(diào)整RRU的FPGA幀結(jié)構(gòu)以便接入與其FPGA幀結(jié)構(gòu)不同的BBU時存在的消耗時間長、效率較低的問題。該方法為BBU根據(jù)網(wǎng)元布配結(jié)果確定至少一個光口對應(yīng)的待接入的第一級RRU支持多個FPGA幀結(jié)構(gòu)，在每個設(shè)定BBU時間點，若確定存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，則將未接入對應(yīng)的第一級RRU的光口的FPGA幀結(jié)構(gòu)，調(diào)整為與該光口當(dāng)前不同的FPGA幀結(jié)構(gòu)，并嘗試接入對應(yīng)的第一級RRU，直至不存在未接入相應(yīng)光口的支持多個FPGA幀結(jié)構(gòu)的第一級RRU，這樣，就降低了消耗時間，提高了效率。
文檔編號H04B7/26GK103078674SQ20131001606
公開日2013年5月1日 申請日期2013年1月16日 優(yōu)先權(quán)日2013年1月16日
發(fā)明者湯金輝, 劉彬, 米燈, 徐黎, 張嶸, 王婷 申請人:大唐移動通信設(shè)備有限公司