專利名稱：可編程開關(guān)矩陣結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)。
技術(shù)背景目前的集成電路采用的可編程開關(guān)矩陣結(jié)構(gòu)中，以FPGA為例， 開關(guān)節(jié)點都為對角線排列，存在大量的相互之間無連接的引線，對此 類引線，只能在外圍電路中建立連接關(guān)系。這樣的方式不僅會造成整 體電路的體積龐大，而且，很難實現(xiàn)可編程和高速切換，從整體上， 無形中降低了 FPGA的工作效率。 發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是，提供一種用于集成電路的可編程 開關(guān)矩陣結(jié)構(gòu)，能夠同時滿足高效率和微體積的要求。本發(fā)明解決所述技術(shù)問題采用的技術(shù)方案是，其結(jié)構(gòu)中含有多個 引線和以對角線排列的開關(guān)節(jié)點，其特征在于，包括至少一根引線a， 分別和其他至少兩根同時滿足條件一和條件二的引線通過開關(guān)連接；條件一與引線a不在同一開關(guān)節(jié)點；條件二與引線a無交叉關(guān)系。進(jìn)一步的，所述引線a和其他每一根同時滿足條件一和條件二且 與引線a方向平行的弓I線通過開關(guān)連接。或者，所述引線a和其他每一根同時滿足條件一和條件二且與引 線a方向垂直的引線通過開關(guān)連接。
更進(jìn)一步的，所述引線a和其他每一根同時滿足條件一和條件二的引線通過開關(guān)連接。更進(jìn)一步，任意一根引線都作為引線a，和其他的所有同時滿足 條件一和條件二的引線通過開關(guān)連接。本發(fā)明的有益效果是，相對于現(xiàn)有技術(shù)，本發(fā)明的各根引線之間 的信號傳遞具有最小的時間延遲，因此，從整體上，本發(fā)明有效的提 高了開關(guān)矩陣的處理速度。以下結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步的說明。


圖1是現(xiàn)有技術(shù)的開關(guān)矩陣示意圖。 圖2是本發(fā)明的示意圖。 圖3是本發(fā)明實施例2示意圖。 圖4是本發(fā)明實施例3示意圖。
具體實施方式
如圖l所示的現(xiàn)有技術(shù)中，只有對角線上有開關(guān)節(jié)點。每個開關(guān) 節(jié)點由六個晶體管構(gòu)成。因此，每條引腳僅能與所在開關(guān)節(jié)點上的另 外三條引腳相連，開關(guān)節(jié)點控制范圍之外的引線就只能通過片外電路 加以控制，而片外電路的時延及可控性都不如片內(nèi)。本發(fā)明的開關(guān)矩陣結(jié)構(gòu)中有一根引線a，分別和其他至少兩根同 時滿足條件一和條件二的引線通過開關(guān)連接；條件一與引線a不在同一開關(guān)節(jié)點；條件二與引線a無交叉關(guān)系。
所述的交叉關(guān)系是指在矩陣示意圖中無交叉的引線。例如圖2中 的W1和W2平行，無交叉；W1和S3亦無交叉。此處特別說明，開關(guān) 矩陣中，處于同一直線上的、開關(guān)節(jié)點兩端的引線并未直接連接，而是通過開關(guān)節(jié)點連接，例如W2和E2并未連接，但同屬于一個開關(guān)節(jié) 點。亦即對于W2而言，當(dāng)W2作為引線a時，E2是不滿足條件一的。 圖2中的開關(guān)節(jié)點以黑點表示。 實施例1:參見圖2。本實施例為nXn型開關(guān)矩陣， 一條引線N1作為引線 a，與不屬于該引線a所在開關(guān)節(jié)點且與之無交叉關(guān)系的的其他所有 引線之間各新增一個晶體管開關(guān)連接(以斜線表示晶體管開關(guān))。時 間延遲性能上，假定同一條導(dǎo)線上的延時為O，每個晶體管開關(guān)的延時為^，則開關(guān)矩陣上兩個經(jīng)本發(fā)明增設(shè)的開關(guān)連接的引腳之間的延時均為^。實施例2:參見圖3。本實施例中引線a和其他每一根同時滿足條件一和條 件二且與引線a方向垂直的引線通過開關(guān)連接。 實施例3:參見圖4。引線a和其他每一根同時滿足條件一和條件二且與引 線a方向平行的引線通過開關(guān)連接。 實施例4:任意一根引線都作為引線a，和其他的所有同時滿足條件一和條 件二的引線通過開關(guān)連接。
權(quán)利要求
1、可編程開關(guān)矩陣結(jié)構(gòu)，其結(jié)構(gòu)中含有多個引線和以對角線排列的開關(guān)節(jié)點，其特征在于，包括至少一根引線a，分別和其他至少兩根同時滿足條件一和條件二的引線通過開關(guān)連接；條件一與引線a不在同一開關(guān)節(jié)點；條件二與引線a無交叉關(guān)系。
2、 如權(quán)利要求1所述的可編程開關(guān)矩陣結(jié)構(gòu)，其特征在于，所 述引線a和其他每一根同時滿足條件一和條件二且與引線a方向平行 的引線通過開關(guān)連接。
3、 如權(quán)利要求1所述的可編程開關(guān)矩陣結(jié)構(gòu)，其特征在于，所 述引線a和其他每一根同時滿足條件一和條件二且與引線a方向垂直的引線通過開關(guān)連接。
4、 如權(quán)利要求1所述的可編程開關(guān)矩陣結(jié)構(gòu)，其特征在于，所 述引線a和其他每一根同時滿足條件一和條件二的引線通過開關(guān)連 接。
5、 如權(quán)利要求1所述的可編程開關(guān)矩陣結(jié)構(gòu)，其特征在于，任 意一根引線都作為引線a，和其他的所有同時滿足條件一和條件二的 引線通過開關(guān)連接。
6、 如權(quán)利要求l、 2、 3、 4或5所述的可編程開關(guān)矩陣結(jié)構(gòu)，其 特征在于，所述的開關(guān)為晶體管開關(guān)。
全文摘要
可編程開關(guān)矩陣結(jié)構(gòu)，涉及集成電路技術(shù)。其結(jié)構(gòu)中含有多個引線和以對角線排列的開關(guān)節(jié)點，包括至少一根引線a，分別和其他至少兩根同時滿足條件一和條件二的引線通過開關(guān)連接；條件一與引線a不在同一開關(guān)節(jié)點；條件二與引線a無交叉關(guān)系。本發(fā)明的有益效果是，相對于現(xiàn)有技術(shù)，本發(fā)明的各根引線之間的信號傳遞具有最小的時間延遲，因此，從整體上，本發(fā)明有效的提高了開關(guān)矩陣的處理速度。
文檔編號H03K19/177GK101212224SQ20071005096
公開日2008年7月2日 申請日期2007年12月25日 優(yōu)先權(quán)日2007年12月25日
發(fā)明者廖永波, 威 李, 平 李, 李文昌 申請人:成都華微電子系統(tǒng)有限公司