一種示波器數(shù)字熒光低成本顯示控制裝置的制造方法
【專利摘要】本實用新型公開了一種示波器數(shù)字熒光低成本顯示控制裝置，包括一FPGA、一SRAM、一ARM芯片及一LCD顯示單元，其中，所述FPGA分別連接至SRAM與ARM芯片，該SRAM與ARM芯片相連接，該ARM芯片連接至LCD顯示單元；所述示波器數(shù)字熒光低成本顯示控制裝置還包括通過高速數(shù)據(jù)通道進行數(shù)據(jù)通信的第一數(shù)字處理模塊與第一顯控模塊，該第一數(shù)字處理模塊包括依次連接的第一A/D轉(zhuǎn)換單元、多路器、數(shù)字下變頻器與FFT處理單元，該FFT處理單元與ARM芯片相連接。示波器數(shù)字熒光顯示的實現(xiàn)只需要1片SRAM，F(xiàn)PGA只用于波形數(shù)據(jù)的采集和生成繪圖數(shù)據(jù)，從而成本大大降低；更新顏色亮度顯示時無需和FPGA通信，減小改變顏色亮度時的交互操作，提高更新顏色亮度的速度，從而提高示波器數(shù)字熒光顯示的效率。
【專利說明】
一種示波器數(shù)字熒光低成本顯示控制裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及示波器數(shù)據(jù)顯示領(lǐng)域，尤其涉及一種示波器數(shù)字熒光低成本顯示控制裝置。
【背景技術(shù)】
[0002]數(shù)字熒光(DPX)技術(shù)是近年來應(yīng)用于實時頻譜分析中的一項創(chuàng)新性技術(shù)，它大大提高了信號的捕獲和觀察能力，非常適合在示波器中應(yīng)用。
[0003]近年來，數(shù)字熒光示波器在技術(shù)上有了新的突破，能夠?qū)崟r顯示、存儲和分析復雜信號，利用三維信息(振幅、時間性及多層次輝度，用不同的輝度顯示幅度分量出現(xiàn)的頻率)充分展現(xiàn)信號的特征，尤其采用了數(shù)字熒光技術(shù)后，通過多層次輝度或彩色能夠顯示長時間內(nèi)信號的變化情況。
[0004]然而，傳統(tǒng)的示波器數(shù)字熒光實現(xiàn)方式均為由FPGA(現(xiàn)場可編程邏輯門陣列)直接映射到LCD緩存，直接顯示，如圖1所示。這種實現(xiàn)方式需要在FPGA外圍配置多片SRAM(靜態(tài)隨機存取存儲器)用于存放顯示緩存及各個通道的顏色表，并且需要對應(yīng)的很多管腳控制這些SRAM，從而對FPGA的性能要求很高，管腳浪費嚴重，高性能的FPGA價格會大大增加，最終導致成本明顯增加，由于成本的增加，將大大制約數(shù)字熒光示波器的不斷發(fā)展。
[0005]因此，開發(fā)出一種低成本的示波器數(shù)字熒光顯示方法，顯得較為迫切。
【實用新型內(nèi)容】
[0006]針對上述不足，本實用新型的目的在于提供一種示波器數(shù)字熒光顯示方法及其控制裝置，以解決現(xiàn)有示波器數(shù)字熒光實現(xiàn)方式采用的元器件價格高，導致整體成本提高的問題。本實用新型提供的示波器數(shù)字熒光顯示方法及其控制裝置，只需要I片SRAM即可，且對FPGA性能要求不高，從而成本大大降低。
[0007]本實用新型為達到上述目的所采用的技術(shù)方案是:
[0008]—種示波器數(shù)字熒光低成本顯示控制裝置，其特征在于，包括一 FPGA、一 SRAM、一ARM芯片及一IXD顯示單元，其中，所述FPGA分別連接至SRAM與ARM芯片，該SRAM與ARM芯片相連接，該ARM芯片連接至LCD顯示單元；
[0009]所述示波器數(shù)字熒光低成本顯示控制裝置還包括通過高速數(shù)據(jù)通道進行數(shù)據(jù)通信的第一數(shù)字處理模塊與第一顯控模塊，該第一數(shù)字處理模塊包括依次連接的第一 A/D轉(zhuǎn)換單元、多路器、數(shù)字下變頻器與FFT處理單元，該FFT處理單元與ARM芯片相連接。
[0010]所述的示波器數(shù)字熒光低成本顯示控制裝置，還包括第二數(shù)字處理模塊與第二顯控模塊，該第二數(shù)字處理模塊包括第二 A/D轉(zhuǎn)換單元、數(shù)據(jù)同步圖形轉(zhuǎn)換單元、常規(guī)波形儲存單元、預(yù)觸發(fā)波形存儲單元、采樣時基單元、觸發(fā)單元、采樣單元、波形存儲單元、轉(zhuǎn)存單元與掃描單元，其中，所述第二顯控模塊分別連接至轉(zhuǎn)存單元與掃描單元，所述預(yù)觸發(fā)波形存儲單元、采樣單元與掃描單元分別連接至ARM芯片。
[0011 ]所述ARM芯片中預(yù)存有本地各通道的顏色索引表，該顏色索引表包括若干個橫向基本單元與若干個縱向基本單元，該橫向基本單元與縱向基本單元分別包括顯示點位置、通道號與顏色索引值，每一顏色索引值對應(yīng)一 24位顏色信息。
[0012]本實用新型的有益效果為:示波器數(shù)字熒光顯示的實現(xiàn)只需要I片SRAM即可，且對FPGA管腳需求不高，從而成本大大降低;ARM芯片不但作為數(shù)據(jù)緩存的存儲器，輔助LCD顯示單元顯示，而且用于存儲本地各通道的顏色索引表，最大限度的合理利用了 ARM芯片的功能作用，增加了 ARM芯片的使用率;FPGA只用于波形數(shù)據(jù)的采集和生成繪圖數(shù)據(jù)，無需存儲顏色表，從而對FPGA的性能要求不高，降低了 FPGA的價格，從而降低成本;更新顏色亮度顯示時無需和FPGA通信，減小改變顏色亮度時的交互操作，提高更新顏色亮度的速度，從而提高示波器數(shù)字熒光顯示的效率。
[0013]上述是實用新型技術(shù)方案的概述，以下結(jié)合附圖與【具體實施方式】，對本實用新型做進一步說明。
【附圖說明】
[0014]圖1為現(xiàn)有技術(shù)的結(jié)構(gòu)框圖；
[0015]圖2為本實用新型實施例一控制裝置的結(jié)構(gòu)框圖；
[0016]圖3為本實用新型實施例二控制裝置的結(jié)構(gòu)框圖；
[0017]圖4為本實用新型實施例三控制裝置的結(jié)構(gòu)框圖。
【具體實施方式】
[0018]為更進一步闡述本實用新型為達到預(yù)定目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對本實用新型的【具體實施方式】詳細說明。
[0019]實施例一:
[0020]請參照圖2，本實施例提供了示波器數(shù)字熒光低成本顯示控制裝置，其包括一FPGA、一SRAM、一ARM芯片及一IXD顯示單元，其中，所述FPGA分別連接至SRAM與ARM芯片，該SRAM與ARM芯片相連接，該ARM芯片連接至LCD顯示單元;所述ARM芯片中預(yù)存有本地各通道的顏色索引表，該顏色索引表包括若干個橫向基本單元與若干個縱向基本單元，該橫向基本單元與縱向基本單元分別包括顯示點位置(X，Y)、通道號與顏色索引值，每一顏色索引值對應(yīng)一 24位顏色信息。
[0021]本實用新型通過FPGA高速采集電信號，并根據(jù)電信號出現(xiàn)的概率以不同的輝度或顏色顯示出亮度漸次變化的熒光效果。同時，當需要更新顏色亮度時，只需直接更新ARM芯片中本地各通道的顏色索引表中的顏色亮度即可，而不需要與FPGA通信，減小改變亮度時的交互操作。
[0022]本實施例僅采用I片SRAM配合FPGA、ARM芯片與LCD顯示單元構(gòu)成示波器數(shù)字熒光低成本顯示控制裝置，在實現(xiàn)示波器數(shù)字熒光顯示的前提下，大大的減少了 SRAM的使用數(shù)量，降低了對FPGA的要求，從而降低FPGA價格，而且SRAM的數(shù)量不多，從而可以達到降低成本的目的。
[0023]本實施例還提供一種示波器數(shù)字熒光顯示方法，包括以下步驟:
[0024](I)在示波器中預(yù)設(shè)一控制裝置，該控制裝置包括一 FPGA(現(xiàn)場可編程邏輯門陣列)、一SRAM(靜態(tài)隨機存取存儲器)、一ARM芯片及一IXD顯示單元；
[0025](2)在所述ARM芯片中預(yù)存本地各通道的顏色索引表，該顏色索引表包括若干個橫向基本單元與若干個縱向基本單元，該橫向基本單元與縱向基本單元分別包括顯示點位置(X，Y)、通道號與顏色索引值，每一顏色索引值對應(yīng)一 24位顏色信息；
[0026](3)所述FPGA不斷高速采集電信號，接收數(shù)據(jù)并生成繪圖數(shù)據(jù)，然后FPGA將繪圖數(shù)據(jù)傳至SRAM，該SRAM接收繪圖數(shù)據(jù)，生成并存放繪圖數(shù)據(jù)索引表后，所述FPGA向ARM芯片發(fā)送中斷信號；
[0027](4)所述ARM芯片接收到中斷信號后，讀取SRAM中存放的繪圖數(shù)據(jù)索引表，并根據(jù)繪圖數(shù)據(jù)索引表的內(nèi)容，對存儲在ARM芯片中的顏色索引表進行解析，首先解析顏色索引表的顯示點位置(X，Y)，然后解析通道號，最后根據(jù)該通道號對應(yīng)的顏色索引值找到對應(yīng)的24位顏色信息，并將該24位顏色信息直接傳遞至IXD顯示單元；
[0028](5)所述LCD顯示單元直接顯示該24位顏色信息，并將顯示數(shù)據(jù)緩存映射至ARM芯片的內(nèi)存中，重復步驟(3)-(5)。
[0029]實施例二:
[0030]請參照圖3，本實施例與實施例一的主要區(qū)別在于:
[0031 ]在所述步驟(I)中，所述控制裝置還包括第一數(shù)字處理模塊與第一顯控模塊，該第一數(shù)字處理模塊包括第一 A/D轉(zhuǎn)換單元、多路器、數(shù)字下變頻器與FFT處理單元。
[0032]所述步驟(3)還包括以下步驟:
[0033](3.1)將采集到的電信號通過第一A/D轉(zhuǎn)換單元進行A/D變換，得到電信號的數(shù)字采樣值，然后通過多路器與數(shù)字下變頻器進行數(shù)字下變頻，得到I/Q兩路正交的數(shù)據(jù);I/Q兩路正交的數(shù)據(jù)共同進入FFT處理單元作實時流水的FFT計算，得到連續(xù)的以幀為單位的信號頻譜圖；
[0034](3.2)將得到的信號頻譜圖數(shù)據(jù)保存于ARM芯片中的一個二維矩陣位圖中，該二維矩陣位圖的行列位置分別代表頻率和頻譜幅度，該二維矩陣位圖中的存儲值則是對應(yīng)的多幀積累后的命中次數(shù)；
[0035](3.4)根據(jù)LCD顯示單元的顯示刷新速率，第一數(shù)字處理模塊定時將ARM芯片的信號頻譜圖數(shù)據(jù)通過高速數(shù)據(jù)通道傳給第一顯控模塊。
[0036]所述步驟(5)還包括以下步驟:所述第一顯控模塊接收信號頻譜圖數(shù)據(jù)，并結(jié)合ARM芯片解析到的24位顏色信息，對積累得到的信號頻譜圖數(shù)據(jù)進行配色處理，然后傳至IXD顯示單元顯示配色處理后的信號頻譜圖。
[0037]本實施例示波器數(shù)字熒光低成本顯示控制裝置還包括通過高速數(shù)據(jù)通道進行數(shù)據(jù)通信的第一數(shù)字處理模塊與第一顯控模塊，該第一數(shù)字處理模塊包括依次連接的第一 A/D轉(zhuǎn)換單元、多路器、數(shù)字下變頻器與FFT處理單元，該FFT處理單元與ARM芯片相連接。
[0038]其他內(nèi)容與實施例一相同，在此不再贅述。
[0039]數(shù)字熒光技術(shù)能夠?qū)崟r存儲、顯示信號，利用三維信息(頻率、頻譜幅度、頻點幅度的命中次數(shù))充分展現(xiàn)信號的特征，能夠顯示長時間內(nèi)信號的變化趨勢，具體實現(xiàn)過程為“信號數(shù)字化—圖形化—顯示”。
[0040]利用數(shù)字熒光技術(shù)在示波器上顯示信號頻譜圖是示波器使用的重點，本實施例通過第一數(shù)字處理模塊與第一顯控模塊對電信號進行處理，并結(jié)合ARM芯片解析到的24位顏色信息，對積累得到的信號頻譜圖數(shù)據(jù)進行配色處理，然后傳至LCD顯示單元顯示配色處理后的信號頻譜圖，最終實現(xiàn)信號頻譜圖的顯示，速度快，效率高。
[0041]實施例三:
[0042]請參照圖4，本實施例與實施例一的主要區(qū)別在于:
[0043]在所述步驟(I)中，所述控制裝置還包括第二數(shù)字處理模塊與第二顯控模塊，該第二數(shù)字處理模塊包括第二 A/D轉(zhuǎn)換單元、數(shù)據(jù)同步圖形轉(zhuǎn)換單元、常規(guī)波形儲存單元、預(yù)觸發(fā)波形存儲單元、采樣時基單元、觸發(fā)單元、采樣單元、波形存儲單元、轉(zhuǎn)存單元與掃描單
J L ο
[0044]所述步驟(3)還包括以下步驟:
[0045](3.1)將采集到的電信號通過第二 A/D轉(zhuǎn)換單元進行A/D變換，得到lOOMS/s的高速數(shù)據(jù)流，該高速數(shù)據(jù)流通過數(shù)據(jù)同步圖形轉(zhuǎn)換單元轉(zhuǎn)化為位寬200的數(shù)據(jù)輸出，同時儲存于常規(guī)波形儲存單元中；
[0046](3.2)當預(yù)觸發(fā)波形存儲單元采集到一個數(shù)據(jù)后，由ARM芯片讀取分析處理，并由采樣時基單元控制，以“重置”或者“邏輯或”方式存入預(yù)觸發(fā)波形存儲單元中，直到存夠預(yù)觸發(fā)波形存儲單元長度指定的數(shù)據(jù)；
[0047](3.3)啟動觸發(fā)單元，波形數(shù)據(jù)仍然存入預(yù)觸發(fā)波形存儲單元，直到觸發(fā)單元捕獲到觸發(fā)條件；
[0048](3.4)采樣單元控制波形數(shù)據(jù)從預(yù)觸發(fā)波形存儲單元存入波形存儲單元，若波形存儲單元已被轉(zhuǎn)存單元訪問，則以“重置”方式存入，否則以“邏輯或”方式存入，不斷的重復步驟(3.4)，直到波形存儲單元中所需數(shù)據(jù)存足，完成波形捕獲，不斷循環(huán)波形捕獲過程。
[0049]所述步驟(5)還包括以下步驟:捕獲得的波形由轉(zhuǎn)存單元傳送至第二顯控模塊，由第二顯控模塊作頻度累計及衰減，再由掃描單元以固定的時序讀出，并結(jié)合ARM芯片解析到的24位顏色信息，對獲得的波形進行配色處理，然后傳至IXD顯示單元顯示配色處理后的波形。
[0050]本實施例示波器數(shù)字熒光低成本顯示控制裝置還包括第二數(shù)字處理模塊與第二顯控模塊，該第二數(shù)字處理模塊包括第二 A/D轉(zhuǎn)換單元、數(shù)據(jù)同步圖形轉(zhuǎn)換單元、常規(guī)波形儲存單元、預(yù)觸發(fā)波形存儲單元、采樣時基單元、觸發(fā)單元、采樣單元、波形存儲單元、轉(zhuǎn)存單元與掃描單元，其中，所述第二顯控模塊分別連接至轉(zhuǎn)存單元與掃描單元，所述預(yù)觸發(fā)波形存儲單元、采樣單元與掃描單元分別連接至ARM芯片。
[0051 ]其他內(nèi)容與實施例一相同，在此不再贅述。
[0052]利用數(shù)字熒光技術(shù)在示波器上顯示波形圖也是示波器使用的重點，本實施例通過第二數(shù)字處理模塊與第二顯控模塊對電信號進行處理，并結(jié)合ARM芯片解析到的24位顏色信息，對獲得的波形進行配色處理，然后傳至LCD顯示單元顯示配色處理后的波形，最終實現(xiàn)波形的顯示。在本實施例中，波形的捕獲及顯示過程，無需處理器參與，而由硬件電路直接完成，相比于常規(guī)數(shù)字儲存示波器的結(jié)構(gòu)處理過程，采用數(shù)字熒光技術(shù)結(jié)構(gòu)的數(shù)字示波器使波形捕獲率得到了極大地提升，提高波形捕獲及顯示的速度。
[0053]本實用新型的重點主要在于，示波器數(shù)字熒光顯示的實現(xiàn)只需要I片SRAM即可，且對FPGA管腳需求不高，從而成本大大降低;ARM芯片不但作為數(shù)據(jù)緩存的存儲器，輔助LCD顯示單元顯示，而且用于存儲本地各通道的顏色索引表，最大限度的合理利用了 ARM芯片的功能作用，增加了ARM芯片的使用率;FPGA只用于波形數(shù)據(jù)的采集和生成繪圖數(shù)據(jù)，無需存儲顏色表，從而對FPGA的性能要求不高，降低了 FPGA的價格，從而降低成本;更新顏色亮度顯示時無需和FPGA通信，減小改變顏色亮度時的交互操作，提高更新顏色亮度的速度，從而提高示波器數(shù)字熒光顯示的效率。
[0054]以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型的技術(shù)范圍作任何限制，故采用與本實用新型上述實施例相同或近似的技術(shù)特征，均在本實用新型的保護范圍之內(nèi)。
【主權(quán)項】
1.一種示波器數(shù)字熒光低成本顯示控制裝置，其特征在于，包括一FPGA、一SRAM、一ARM芯片及一IXD顯示單元，其中，所述FPGA分別連接至SRAM與ARM芯片，該SRAM與ARM芯片相連接，該ARM芯片連接至LCD顯示單元； 所述示波器數(shù)字熒光低成本顯示控制裝置還包括通過高速數(shù)據(jù)通道進行數(shù)據(jù)通信的第一數(shù)字處理模塊與第一顯控模塊，該第一數(shù)字處理模塊包括依次連接的第一 A/D轉(zhuǎn)換單元、多路器、數(shù)字下變頻器與FFT處理單元，該FFT處理單元與ARM芯片相連接。2.根據(jù)權(quán)利要求1所述的示波器數(shù)字熒光低成本顯示控制裝置，其特征在于，還包括第二數(shù)字處理模塊與第二顯控模塊，該第二數(shù)字處理模塊包括第二 A/D轉(zhuǎn)換單元、數(shù)據(jù)同步圖形轉(zhuǎn)換單元、常規(guī)波形儲存單元、預(yù)觸發(fā)波形存儲單元、采樣時基單元、觸發(fā)單元、采樣單元、波形存儲單元、轉(zhuǎn)存單元與掃描單元，其中，所述第二顯控模塊分別連接至轉(zhuǎn)存單元與掃描單元，所述預(yù)觸發(fā)波形存儲單元、采樣單元與掃描單元分別連接至ARM芯片。3.根據(jù)權(quán)利要求1所述的示波器數(shù)字熒光低成本顯示控制裝置，其特征在于，所述ARM芯片中預(yù)存有本地各通道的顏色索引表，該顏色索引表包括若干個橫向基本單元與若干個縱向基本單元，該橫向基本單元與縱向基本單元分別包括顯示點位置、通道號與顏色索引值，每一顏色索引值對應(yīng)一 24位顏色信息。
【文檔編號】G01R13/02GK205643464SQ201620418324
【公開日】2016年10月12日
【申請日】2016年5月9日
【發(fā)明人】李志海, 何順杰, 吳忠良
【申請人】優(yōu)利德科技(中國)有限公司