用于對(duì)有源檢測(cè)矩陣的控制電路的線尋址的設(shè)備的制作方法
【專利摘要】一種用于對(duì)通過電離輻射進(jìn)行成像的有源檢測(cè)矩陣的行進(jìn)行尋址的設(shè)備，包括多個(gè)N個(gè)像素行n，所述尋址設(shè)備在襯底上制成，矩陣也在襯底上制成并且主要包括單個(gè)N或P型的薄膜晶體管TFT。行尋址設(shè)備可以包括多個(gè)級(jí)，所述多個(gè)級(jí)適合于在它們各自的輸出端處傳送開關(guān)信號(hào)（Sn），用以在施加到所述矩陣的相應(yīng)行上的所述輸出端處的開關(guān)設(shè)備的信號(hào)的高電平與低電平之間進(jìn)行切換，并且其特征在于，每一級(jí)包括輸入級(jí)（50）和輸出級(jí)（51），輸入級(jí)（50）對(duì)輸出級(jí)（51）傳送啟動(dòng)信號(hào)（SAn），輸出級(jí)（51）在啟動(dòng)的情況下對(duì)相應(yīng)的行n傳送所述開關(guān)信號(hào)（Sn）。
【專利說明】用于對(duì)有源檢測(cè)矩陣的控制電路的線尋址的設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及控制電路的行尋址設(shè)備，該控制電路用于控制有源檢測(cè)矩陣的行。其特別應(yīng)用于有源矩陣，例如用于在諸如TFT (薄膜晶體管)型板的例如使用X射線的電離輻射成像設(shè)備中的檢測(cè)目的。
【背景技術(shù)】
[0002]有源檢測(cè)矩陣，例如可以獲得表示在檢測(cè)器組件上的入射輻射的圖像的TFT型板，包括布置為行和列的多個(gè)電光單元。在離子輻射成像應(yīng)用中，檢測(cè)器組件可以包括這樣的檢測(cè)矩陣，于是可以獲得表示在檢測(cè)器組件上的入射輻射的圖像。該裝置的每一個(gè)單元都可以由開關(guān)設(shè)備來控制，例如，可以由經(jīng)由夾住該單元的兩個(gè)電極施加的電場(chǎng)的施加來控制。由開關(guān)設(shè)備、電極和單元組成的組件通常指定為“像素”。開關(guān)設(shè)備例如可以由開關(guān)晶體管構(gòu)成。例如，矩陣的每一行都可以連接到一行像素的開關(guān)晶體管的柵極。這樣，對(duì)于每一幀，在對(duì)應(yīng)于一小段幀持續(xù)期間的行選擇時(shí)間期間，可以順序選擇行，在矩陣的行掃描方向上一行接著另一行，允許將適當(dāng)?shù)男盘?hào)施加到行的像素，例如電極上的電壓。這樣，在相應(yīng)的行選擇時(shí)間期間，行的選擇就對(duì)應(yīng)于高電平信號(hào)的施加，該高電平信號(hào)控制相應(yīng)的像素行的開關(guān)設(shè)備的導(dǎo)通(passing)狀態(tài)。在行選擇時(shí)間以外，經(jīng)由適當(dāng)?shù)牡碗娖叫盘?hào)的施加，將開關(guān)設(shè)備保持在截止(blocked)狀態(tài)。例如，當(dāng)開關(guān)設(shè)備是晶體管時(shí)，于是要施加的信號(hào)是電壓，實(shí)踐中經(jīng)常使用VGon來標(biāo)明對(duì)應(yīng)于高電平的電壓，并從而標(biāo)明開關(guān)晶體管的導(dǎo)通狀態(tài)，使用VGoff來標(biāo)明對(duì)應(yīng)于低電平的信號(hào)，并從而標(biāo)明開關(guān)晶體管的截止?fàn)顟B(tài)。
[0003]以現(xiàn)有技術(shù)本來已知的方式，行可以由控制電路來控制，控制電路包括一個(gè)或多個(gè)串聯(lián)的移位寄存器，每一個(gè)移位寄存器都包括多個(gè)級(jí)聯(lián)的級(jí)，每一級(jí)都適合于按照行的選擇順序，例如按照垂直掃描，切換信號(hào)的高和低電平，該信號(hào)施加到在矩陣的相應(yīng)行的輸出端的開關(guān)設(shè)備。可以在集成電路中實(shí)現(xiàn)控制電路，同一個(gè)集成電路例如能夠包括多個(gè)控制電路，用于矩陣的多行。集成電路例如可以在矩陣以外，并以有線方式連接到其，例如由柔性帶狀電纜連接。集成電路例如可以直接安裝在柔性帶狀電纜上，后者不僅將它們連接到矩陣，而且連接到控制與電源電路。然而，這樣的系統(tǒng)存在需要復(fù)雜的生產(chǎn)方法的缺點(diǎn)，在制造過程中涉及大量的檢查。以及由于與生產(chǎn)方法的所有步驟相關(guān)聯(lián)的潛在缺陷的數(shù)量造成的大量修正。下文中參考圖1來詳細(xì)說明包括布置在柔性帶狀電纜上的集成控制電路的現(xiàn)有系統(tǒng)的示例。
[0004]已知尋址系統(tǒng)的另一缺點(diǎn)是后者需要一個(gè)接一個(gè)地尋址行，不允許不尋址一行；這樣，一個(gè)接一個(gè)地尋址行，在兩個(gè)連續(xù)行的尋址之間沒有停頓，這在矩陣用于檢測(cè)目的時(shí)潛在地特別不利，因?yàn)楸匦柙试S用于源自板的像素的電荷的累積時(shí)間。而且，這些系統(tǒng)需要按照固定尋址機(jī)制尋址全部矩陣；現(xiàn)在，實(shí)踐中可以證明尋址全部板是無意義的，甚至是不利的，例如在板用于檢測(cè)目的的典型使用中，特別是在X射線成像應(yīng)用的環(huán)境中，其中，操作者或?qū)I(yè)人員經(jīng)常借助所謂的“縮放”操作，以成像場(chǎng)景的增強(qiáng)精度的細(xì)節(jié)部分來仔細(xì)觀察。[0005]專利US 5，536，932說明了一種用于二維圖像檢測(cè)矩陣的多晶硅多路復(fù)用器。
[0006]以GB 2，317，742公布的專利申請(qǐng)描述了一種成像設(shè)備。
[0007]專利申請(qǐng)US 2002/172327描述了一種用于掃描x射線發(fā)生器的放射學(xué)圖像檢測(cè)系統(tǒng)。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的一個(gè)目的是通過提出一種控制電路來至少減輕上述缺點(diǎn)，其用于諸如TFT板的電離輻射成像的有源檢測(cè)矩陣，具有緊湊且魯棒的結(jié)構(gòu)，主要包括單個(gè)N或P型的TFT晶體管。
[0009]根據(jù)本發(fā)明的一個(gè)具體特征，允許在兩個(gè)級(jí)中尋址矩陣的行，從而在兩個(gè)連續(xù)行的尋址之間提供時(shí)間窗口。
[0010]本發(fā)明的一個(gè)優(yōu)點(diǎn)在于根據(jù)下文所述的本發(fā)明的一個(gè)實(shí)施例的尋址設(shè)備提供了不尋址特定行的可能性，從而增大了系統(tǒng)的總體速度和效率。
[0011]本發(fā)明的另一個(gè)優(yōu)點(diǎn)在于根據(jù)本發(fā)明的一個(gè)實(shí)施例的行尋址設(shè)備提供了繼續(xù)進(jìn)行有利的行復(fù)位的可能性。
[0012]為此，本發(fā)明的主題是一種用于對(duì)通過電離輻射進(jìn)行成像的檢測(cè)矩陣的行進(jìn)行尋址的設(shè)備，所述檢測(cè)矩陣包括多個(gè)N個(gè)像素行η并且在襯底上制成，所述尋址設(shè)備的特征在于其也在所述襯底上主要由單個(gè)N或P型的薄膜晶體管制成，尋址設(shè)備包括多個(gè)級(jí)，所述多個(gè)級(jí)適合于在它們各自的輸出端處傳送開關(guān)信號(hào)，用以在施加到所述檢測(cè)矩陣的相應(yīng)行上的開關(guān)設(shè)備的信號(hào)的高電平與低電平之間進(jìn)行切換，并且包括多個(gè)級(jí)，所述多個(gè)級(jí)適合于在它們各自的輸出端處傳送開關(guān)信號(hào)，用以在施加到所述矩陣的相應(yīng)行上的所述輸出端處的開關(guān)設(shè)備的信號(hào)的高電平與低電平之間進(jìn)行切換，并且其特征在于，每一級(jí)包括輸入級(jí)和輸出級(jí)，所述輸入級(jí)對(duì)所述輸出級(jí)傳送啟動(dòng)信號(hào)，所述輸出級(jí)在啟動(dòng)的情況下對(duì)相應(yīng)的行η傳送所述開關(guān)信號(hào)。
[0013]在本發(fā)明的一個(gè)實(shí)施例中，行η的每一個(gè)輸入級(jí)包括恢復(fù)所述啟動(dòng)信號(hào)的輸出端；所述輸入級(jí)的輸出晶體管，其在啟動(dòng)輸出端處發(fā)送時(shí)鐘信號(hào)的脈沖，其柵極連接到所述輸入級(jí)的內(nèi)部節(jié)點(diǎn)，其源極連接到啟動(dòng)輸出行，以及其漏極接收第一時(shí)鐘的信號(hào)；所述輸入級(jí)的第一控制晶體管，其適合于對(duì)所述輸入級(jí)的所述輸出晶體管的柵極預(yù)充電，其源極連接到所述輸入級(jí)的所述輸出晶體管的柵極，其柵極及其漏極連接到前一行的級(jí)的啟動(dòng)輸出端；所述輸入級(jí)的第二控制晶體管，其適合于對(duì)所述輸入級(jí)的所述輸出晶體管的柵極放電，其漏極連接到所述輸入級(jí)的所述輸出晶體管的柵極。
[0014]在本發(fā)明的一個(gè)實(shí)施例中，行η的每一個(gè)輸出級(jí)包括恢復(fù)行η的開關(guān)信號(hào)的輸出端；所述輸出級(jí)的輸出晶體管，其在所述輸出端處發(fā)送時(shí)鐘信號(hào)的脈沖，其柵極連接到所述輸出級(jí)的內(nèi)部節(jié)點(diǎn)，源極連接到所述輸出級(jí)的所述輸出端，以及漏極接收第三時(shí)鐘的信號(hào)；所述輸出級(jí)的第一控制晶體管，其適合于對(duì)所述輸出級(jí)的所述輸出晶體管的柵極預(yù)充電，其源極連接到所述輸出級(jí)的所述輸出晶體管的柵極，其柵極及其漏極連接到所述輸入級(jí)的所述啟動(dòng)輸出端；所述輸出級(jí)的第二控制晶體管，其適合于對(duì)所述輸出級(jí)的所述輸出晶體管的柵極放電，其漏極連接到所述輸出級(jí)的所述輸出晶體管的柵極。
[0015]在本發(fā)明的一個(gè)實(shí)施例中，輸入級(jí)的補(bǔ)償電容器可以布置在與所述第一時(shí)鐘的信號(hào)反相的第二時(shí)鐘的信號(hào)之間。
[0016]在本發(fā)明的一個(gè)實(shí)施例中，輸入級(jí)的升壓電容器可以連接在輸入級(jí)的輸出晶體管的柵極與源極之間。
[0017]在本發(fā)明的一個(gè)實(shí)施例中，輸入級(jí)的放電晶體管可以在輸入級(jí)的輸出端處連接到啟動(dòng)輸出端，其柵極連接到輸入級(jí)的第二控制晶體管的柵極和下一級(jí)n+1的啟動(dòng)輸出信號(hào)。
[0018]在本發(fā)明的一個(gè)實(shí)施例中，輸出級(jí)的補(bǔ)償電容器可以布置在與所述第三時(shí)鐘的信號(hào)反相的第四時(shí)鐘的信號(hào)之間。
[0019]在本發(fā)明的一個(gè)實(shí)施例中，輸出級(jí)的升壓電容器可以連接在輸出級(jí)的輸出晶體管的柵極與源極之間。
[0020]在本發(fā)明的一個(gè)實(shí)施例中，輸出級(jí)的放電晶體管可以連接到輸出級(jí)的輸出端，其柵極連接到輸出級(jí)的第二控制晶體管的柵極和下一級(jí)的啟動(dòng)輸出信號(hào)。
[0021 ] 在本發(fā)明的一個(gè)實(shí)施例中，行η的每一個(gè)輸入級(jí)和輸出級(jí)可以包括配置為將全部晶體管設(shè)置于其截止?fàn)顟B(tài)的復(fù)位開關(guān)。
[0022]在本發(fā)明的一個(gè)實(shí)施例中，復(fù)位開關(guān)可以由復(fù)位晶體管構(gòu)成，輸入級(jí)的復(fù)位晶體管具有由復(fù)位信號(hào)的脈沖控制的柵極，其源極連接到輸入級(jí)的第二控制晶體管的源極，其漏極連接到輸入級(jí)的第二控制晶體管的漏極。
[0023]在本發(fā)明的一個(gè)實(shí)施例中，復(fù)位開關(guān)由復(fù)位晶體管構(gòu)成，輸出級(jí)的復(fù)位晶體管具有由復(fù)位信號(hào)的脈沖控制的柵極，其源極連接到輸出級(jí)的第二控制晶體管的源極，其漏極連接到輸出級(jí)的第二控制晶體管的漏極。
[0024]在本發(fā)明的一個(gè)實(shí)施例中，行η的每一個(gè)輸出級(jí)可以包括行復(fù)位開關(guān)，被配置為在開關(guān)信號(hào)上強(qiáng)加低電平。
[0025]在本發(fā)明的一個(gè)實(shí)施例中，行復(fù)位開關(guān)可以由行復(fù)位晶體管構(gòu)成，由其行復(fù)位信號(hào)經(jīng)由其柵極控制，其漏極連接到輸出級(jí)的輸出晶體管的源極，其源極連接到輸入級(jí)的第二控制晶體管的源極、輸入級(jí)的放電晶體管的源極、輸出級(jí)的第二控制晶體管的源極和輸出級(jí)的放電晶體管的源極。
[0026]在本發(fā)明的一個(gè)實(shí)施例中，行η的每一個(gè)輸出級(jí)可以包括矩陣復(fù)位開關(guān)，被配置為在檢測(cè)矩陣上強(qiáng)加高或低電平。
[0027]在本發(fā)明的一個(gè)實(shí)施例中，矩陣復(fù)位開關(guān)可以由矩陣復(fù)位晶體管構(gòu)成，其由矩陣復(fù)位信號(hào)經(jīng)由其柵極及其漏極控制，其源極連接到輸出級(jí)的輸出晶體管的源極。
[0028]本發(fā)明的另一個(gè)主題是一種集成電路，包括布置為多個(gè)η行的像素的矩陣，行由根據(jù)所述實(shí)施例中任一個(gè)的行尋址設(shè)備的η個(gè)輸出級(jí)來尋址并且也在該集成電路中制成。
【專利附圖】

【附圖說明】
[0029]在按照附圖閱讀了作為示例給出的說明書后，本發(fā)明的其他特征和優(yōu)點(diǎn)會(huì)變得明顯，附圖表示:
[0030]圖1是示出根據(jù)已知實(shí)施例的包括有源顯示矩陣及相關(guān)的控制電路的現(xiàn)有系統(tǒng)的總體結(jié)構(gòu)的圖；
[0031]圖2是示出根據(jù)已知實(shí)施例的包括有源顯示矩陣及相關(guān)的控制電路的集成結(jié)構(gòu)的現(xiàn)有系統(tǒng)的總體結(jié)構(gòu)的圖；
[0032]圖3是根據(jù)已知實(shí)施例的形成顯示矩陣的行尋址設(shè)備的一級(jí)的寄存器的結(jié)構(gòu)的電路圖；
[0033]圖4是示出圖3所示的行尋址設(shè)備的操作的時(shí)序圖；
[0034]圖5是示出根據(jù)本發(fā)明實(shí)施例的行尋址設(shè)備的一級(jí)的結(jié)構(gòu)的電路圖；
[0035]圖6是示出根據(jù)本發(fā)明實(shí)施例的行尋址設(shè)備的操作的時(shí)序圖。
【具體實(shí)施方式】
[0036]圖1示出說明根據(jù)已知實(shí)施例的包括有源顯示矩陣及相關(guān)的控制電路的現(xiàn)有系統(tǒng)的總體結(jié)構(gòu)的圖。
[0037]根據(jù)已知的技術(shù)，矩陣10可以連接到控制矩陣10的列的多個(gè)列控制電路或電荷累積電路或列尋址器11，并連接到多個(gè)行尋址器12。尋址器11、12可以一方面經(jīng)由柔性帶狀電纜14連接到一個(gè)或多個(gè)電路板13，另一方面同樣經(jīng)由柔性帶狀電纜14連接到矩陣
10。同一個(gè)列尋址器11可以控制矩陣10的一列或多列；類似地，同一個(gè)行控制電路12可以控制一行或多行。在已知實(shí)施例中，尋址器11、12例如可以直接安裝在單條柔性帶狀電纜上，將它們?cè)趦蓚?cè)分別連接到電路板13和矩陣10。
[0038]圖2示出說明根據(jù)已知實(shí)施例的包括有源顯示矩陣及相關(guān)的控制電路的集成結(jié)構(gòu)的現(xiàn)有系統(tǒng)的總體結(jié)構(gòu)的圖。
[0039]顯示矩陣20例如可以包含集成在其結(jié)構(gòu)中的行尋址器22。在圖2所示的實(shí)施例中，列尋址器21可以是矩陣20以外的集成電路，并且通過柔性帶狀電纜24以類似于在前參考圖1所述的示例性實(shí)施例的方式連接到矩陣。列尋址器21也可以集成在矩陣20的結(jié)構(gòu)中。柔性帶狀電纜25也可以將行尋址器22電連接到電路板23。為了集成考慮，在示例性實(shí)施例中，行尋址器22可以布置在矩陣20的任一側(cè)。
[0040]本發(fā)明提出了利用集成結(jié)構(gòu)，其按照可以借助在襯底上沉積層來生產(chǎn)半導(dǎo)體電子器件的技術(shù)來生產(chǎn)，例如，非晶硅(a-Si)、TFT、多晶硅、有機(jī)半導(dǎo)體、非晶銦鎵鋅氧化物(Ga2O3-1n2O3-ZnO)型，半導(dǎo)體器件主要是單一類型的TFT晶體管，就是說是P型或N型的，構(gòu)成尋址檢測(cè)矩陣的行的設(shè)備的集成結(jié)構(gòu)，例如用于成像設(shè)備中，例如X射線成像設(shè)備。這個(gè)實(shí)現(xiàn)方式在緊湊性和制造成本方面提供了改進(jìn)。它還實(shí)現(xiàn)效率方面的改進(jìn)，實(shí)際上，如果切割或部分切割一行，在任一側(cè)上具有行尋址器的事實(shí)使得無論如何都可以對(duì)全部的行進(jìn)行尋址。
[0041]本發(fā)明獲得的另一個(gè)優(yōu)點(diǎn)在于以下事實(shí):后者使得可以尋址特定行，而無需對(duì)于該目的的大量命令，而已知的行尋址設(shè)備不允許尋址特定行，或者需要與所使用的行的數(shù)量有關(guān)的大量命令。
[0042]圖3示出說明根據(jù)已知實(shí)施例的構(gòu)成顯示矩陣的行尋址設(shè)備的一級(jí)的寄存器的結(jié)構(gòu)的電路圖。這個(gè)結(jié)構(gòu)例如在上述的法國專利申請(qǐng)F(tuán)R2，743，662中有所說明。
[0043]構(gòu)成行尋址設(shè)備的一級(jí)的移位寄存器可以包括恢復(fù)輸出信號(hào)Sn的輸出線；例如，如果矩陣包括N行，每一行η都與級(jí)η相關(guān)聯(lián)，N個(gè)級(jí)I到N經(jīng)由其各自的輸出端SI到SN傳遞由行掃描觸發(fā)信號(hào)IN構(gòu)成的輸入脈沖，行掃描觸發(fā)信號(hào)IN為每一個(gè)新幀傳送時(shí)鐘脈沖。以此方式，可以一個(gè)接一個(gè)地選擇行I到N。尋址設(shè)備的級(jí)η可以包括輸出晶體管Τ3，在輸出端Sn處傳送時(shí)鐘信號(hào)的脈沖。輸出晶體管T3例如是通常以縮寫MOSFET來指代類型的場(chǎng)效應(yīng)晶體管。更具體地，輸出晶體管T3可以是所謂的η型MOSFET晶體管，通常以縮寫N-MOS來標(biāo)明。輸出晶體管Τ3的柵極可以連接到尋址設(shè)備的級(jí)的內(nèi)部節(jié)點(diǎn)，其源極可以連接到輸出端Sn，其漏極可以接收第一時(shí)鐘Ck的信號(hào)。升壓(step-up)電容器C2可以連接在輸出晶體管T3的柵極和源極之間。第一控制晶體管Tl適合于為輸出晶體管T3的柵極預(yù)充電。第一控制晶體管Tl的源極從而連接到輸出晶體管T3的柵極。第一控制晶體管Tl的柵極由前一行η-1尋址設(shè)備的級(jí)η-1的輸出端Sn-1來控制。對(duì)應(yīng)于矩陣的第一行的尋址設(shè)備的第一級(jí)的第一控制晶體管Tl的柵極可以由行掃描觸發(fā)信號(hào)IN來控制。第一控制晶體管Tl的漏極可以連接到獨(dú)立電壓，或者連接到第一控制晶體管Tl的柵極，如圖2所示的示例 。
[0044]第二控制晶體管T2適合于為輸出晶體管T3的柵極放電。第二控制晶體管T2的漏極從而連接到輸出晶體管T3的柵極。第二控制晶體管T2的柵極連接到對(duì)應(yīng)于下一行n+1的尋址設(shè)備的級(jí)n+1的輸出信號(hào)Sn+Ι。對(duì)應(yīng)于最后一行N的尋址設(shè)備的級(jí)N的控制晶體管T2的柵極可以由特定信號(hào)來控制。第二控制晶體管T2的源極例如可以偏置到電壓VGoff。補(bǔ)償電容器Cl可以有利地布置在與第一時(shí)鐘Ck的信號(hào)反相的第二時(shí)鐘Ckl的信號(hào)之間。補(bǔ)償電容器Cl可以在施加到輸出晶體管T3的漏極的第一時(shí)鐘Ck的信號(hào)的切換過程中補(bǔ)償輸出晶體管T3的柵極與漏極之間的寄生電容的影響。
[0045]有利地，放電晶體管T4可以連接到行尋址設(shè)備的級(jí)η的輸出端Sn，以便有利于行選擇階段結(jié)束時(shí)的輸出端Sn的放電。放電晶體管Τ4的柵極連接到第二控制晶體管Τ2的柵極。
[0046]圖4示出說明圖3所示的行尋址設(shè)備的操作的時(shí)序圖。
[0047]第一時(shí)序圖41表不在對(duì)應(yīng)于幀發(fā)送的時(shí)間段期間的行掃描觸發(fā)信號(hào)IN。
[0048]第二時(shí)序圖42表不相同時(shí)間段的第一時(shí)鐘Ck的信號(hào)；第三時(shí)序圖43表不第二時(shí)鐘Ckl的信號(hào)。
[0049]第四時(shí)序圖44表示相同時(shí)間段的行尋址設(shè)備的第一級(jí)的輸出端SI的信號(hào)；第五時(shí)序圖45表示行尋址設(shè)備的第二級(jí)的輸出端S2的信號(hào)；第六時(shí)序圖46表示行尋址設(shè)備的級(jí)N的輸出信號(hào)SN。
[0050]由不同時(shí)序圖41到46表不的邏輯信號(hào)例如表現(xiàn)出對(duì)應(yīng)于電平VGoff的低電平和對(duì)應(yīng)于電平VGon的高電平，這些電平使得可以分別控制晶體管的截止?fàn)顟B(tài)和導(dǎo)通狀態(tài)。
[0051]幀的掃描由信號(hào)IN觸發(fā),其為每一個(gè)新行發(fā)送脈沖。
[0052]信號(hào)IN的這個(gè)脈沖將在第一級(jí)的輸出端S1 “傳播”，隨后從行到行，在級(jí)I到N的輸出端S2，S3, -,Sn,-,Sn,以使得在相應(yīng)的行選擇階段At1, At2,…Atn,…八、期間可以以時(shí)鐘信號(hào)的速率一次一幀地、一個(gè)接一個(gè)地選擇矩陣的行。
[0053]從一級(jí)到下一級(jí)，交換時(shí)鐘信號(hào)Ck與Ckl的作用:例如，在級(jí)η-1與n+1中，是接收第一時(shí)鐘Ck的信號(hào)的輸出晶體管T3和接收第二時(shí)鐘Ckl的信號(hào)的補(bǔ)償電容器Cl。
[0054]時(shí)鐘Ck和Ckl的信號(hào)是互補(bǔ)的。定義時(shí)鐘脈沖的高電平Vgon，以使得矩陣的開關(guān)晶體管能夠無損耗地充電，例如施加到像素電極的視頻電壓電平，并且允許轉(zhuǎn)換的通過，及行尋址設(shè)備的級(jí)的輸出晶體管T3的狀態(tài)充分可導(dǎo)。
[0055]行η-1的選擇階段Λ 在時(shí)刻V1開始，并在時(shí)刻tn結(jié)束。行η的選擇階段Λ tn在時(shí)刻tn開始，并在時(shí)刻tn+1結(jié)束，諸如此類.......[0056]因此，參考圖3和4所述的行尋址設(shè)備的操作需要一個(gè)接一個(gè)地尋址行，在兩個(gè)連續(xù)行之間不能進(jìn)行任何停頓。而且，這個(gè)設(shè)備的操作強(qiáng)制尋址矩陣的所有行，并且不允許不尋址某些行。
[0057]圖5示出說明根據(jù)本發(fā)明實(shí)施例的用于檢測(cè)矩陣的行尋址設(shè)備的結(jié)構(gòu)的電路圖。
[0058]本發(fā)明提出了一種集成結(jié)構(gòu)，如以前參考圖1到4所述的，示出應(yīng)用于顯示矩陣的行尋址設(shè)備，應(yīng)用于用于檢測(cè)矩陣的行尋址設(shè)備，用以進(jìn)行電離輻射成像，例如X射線成像。根據(jù)本發(fā)明的構(gòu)成行尋址設(shè)備的集成結(jié)構(gòu)主要包括單一類型的TFT晶體管，就是說P型或N型，N型由于其更好的性能水平是優(yōu)選的。因此，下文所述的所有晶體管可以是單一N或P型的薄膜晶體管(TFT )。
[0059]圖5所示的結(jié)構(gòu)對(duì)應(yīng)于有利的實(shí)施例，其中行尋址設(shè)備的每一級(jí)η包括輸入級(jí)50和輸出級(jí)51。對(duì)于行尋址設(shè)備的級(jí)η，每一個(gè)輸入級(jí)和輸出級(jí)50、51例如包括在前參考圖3所述的行尋址級(jí)η中所包括的大多數(shù)元件。應(yīng)注意,在所述的示例性實(shí)施例中,矩陣的每一行η都與尋址設(shè)備的一級(jí)η相關(guān)聯(lián)。然而，在圖中沒有描述的可替換實(shí)施例中，也可以設(shè)想行尋址設(shè)備的結(jié)構(gòu)是給定級(jí)控制多行，或者某些行不受級(jí)控制。
[0060]因此，行尋址設(shè)備的級(jí)η的輸入級(jí)50可以由移位寄存器構(gòu)成，移位寄存器包括在輸出端恢復(fù)啟動(dòng)(activation)信號(hào)SAn的輸出線。輸入級(jí)50可以包括輸入級(jí)的輸出晶體管T30，在啟動(dòng)輸出端SAn發(fā)送時(shí)鐘信號(hào)的脈沖。輸入級(jí)的輸出晶體管T30的柵極可以連接到尋址設(shè)備的輸入級(jí)的內(nèi)部節(jié)點(diǎn)，其源極可以連接到啟動(dòng)輸出端SAn，其漏極可以接收第一時(shí)鐘Ck的信號(hào)。輸入級(jí)的升壓電容器C20可以連接在輸入級(jí)的輸出晶體管T30的柵極與源極之間。輸入級(jí)的第一控制晶體管TlO適合于對(duì)輸入級(jí)的輸出晶體管T30的柵極進(jìn)行預(yù)充電。輸入級(jí)的第一控制晶體管TlO的源極因此連接到輸入級(jí)的輸出晶體管T30的柵極。輸入級(jí)的第一控制晶體管TlO的柵極和漏極由前一行η-1的尋址設(shè)備的級(jí)n-1的啟動(dòng)輸出SAn-1控制。
[0061]輸入級(jí)的第二控制晶體管T20適合于對(duì)輸入級(jí)的輸出晶體管T30的柵極進(jìn)行放電。輸入級(jí)的第二控制晶體管T20的漏極從而連接到輸入級(jí)的輸出晶體管T30的柵極。輸入級(jí)的補(bǔ)償電容器ClO有利地布置在與第一時(shí)鐘Ck的信號(hào)反相的第二時(shí)鐘Ckl的信號(hào)之間。
[0062]有利地，輸入級(jí)的放電晶體管T40可以連接到行尋址設(shè)備的級(jí)η的輸入級(jí)50的啟動(dòng)輸出端SAn。輸入級(jí)的放電晶體管T40的柵極連接到輸入級(jí)的第二控制晶體管T20的柵極；它還連接到下一級(jí)n+1的啟動(dòng)輸出信號(hào)SAn+1。
[0063]類似地，行尋址設(shè)備的級(jí)η的輸出級(jí)51可以由移位寄存器構(gòu)成，移位寄存器包括在輸出端處恢復(fù)信號(hào)Sn的輸出線。輸出級(jí)51可以包括輸出級(jí)的輸出晶體管Τ31,在輸出端Sn處發(fā)送時(shí)鐘信號(hào)的脈沖。輸出級(jí)的輸出晶體管Τ31的柵極可以連接到尋址設(shè)備的輸出級(jí)的內(nèi)部節(jié)點(diǎn)，其源極可以連接到輸出端Sn，其漏極可以接收第三時(shí)鐘Ck2的信號(hào)。輸出級(jí)的升壓電容器C21可以連接在輸出級(jí)的輸出晶體管T31的柵極與源極之間。輸出級(jí)的第一控制晶體管Tll適合于對(duì)輸出級(jí)的輸出晶體管T31的柵極進(jìn)行預(yù)充電。輸出級(jí)的第一控制晶體管Tll的源極從而連接到輸出級(jí)的輸出晶體管T31的柵極。輸出級(jí)的第一控制晶體管Tll的柵極和漏極由尋址設(shè)備的級(jí)η的輸入級(jí)50的啟動(dòng)輸出SAn控制。[0064]輸出級(jí)的第二控制晶體管T21適合于對(duì)輸出級(jí)的輸出晶體管T31的柵極進(jìn)行放電。輸出級(jí)的第二控制晶體管T21的漏極從而連接到輸出級(jí)的輸出晶體管T31的柵極。輸出級(jí)的補(bǔ)償電容器Cll可以有利地布置在與第三時(shí)鐘Ck2的信號(hào)反相的第四時(shí)鐘Ck3的信號(hào)之間。第三和第四時(shí)鐘的具體特征在于它們的占空周期可以不同，并且它們?cè)谄涓唠娖綍r(shí)的各自時(shí)間段的總和對(duì)應(yīng)于第一和第二時(shí)鐘Ck、Ckl的時(shí)間段。
[0065]有利地，輸出級(jí)的放電晶體管T41可以連接到行尋址設(shè)備的級(jí)η的輸出級(jí)51的輸出Sn，傳送行η的啟動(dòng)信號(hào)。輸出級(jí)的放電晶體管Τ41的柵極連接到輸出級(jí)的第二控制晶體管Τ21的柵極；它還連接到下一級(jí)n+1的啟動(dòng)輸出SAn+1。
[0066]根據(jù)本發(fā)明的另一個(gè)具體特征，輸入級(jí)50還包括輸入級(jí)的復(fù)位晶體管TR，其柵極由復(fù)位信號(hào)的脈沖控制。輸入級(jí)的復(fù)位晶體管TR的源極可以連接到輸入級(jí)的第二控制晶體管T20的源極。輸入級(jí)的復(fù)位晶體管TR的漏極可以連接到輸入級(jí)的第二控制晶體管T20的漏極。
[0067]類似地，輸出級(jí)51還包括輸出級(jí)的復(fù)位晶體管TR，其柵極類似于輸入級(jí)的復(fù)位晶體管的柵極，由復(fù)位信號(hào)的脈沖控制。輸出級(jí)的復(fù)位晶體管TR的源極可以分別連接到輸出級(jí)的第二控制晶體管T21的源極，和輸出級(jí)的放電晶體管T41的源極，并分別連接到輸入級(jí)的第二控制晶體管T20的源極和輸入級(jí)的放電晶體管T40的源極。輸出級(jí)的復(fù)位晶體管TR的漏極可以連接到輸出級(jí)的第二控制晶體管T21的漏極。
[0068]因此，復(fù)位脈沖可以對(duì)包含于輸入級(jí)50和輸出級(jí)51中的不同晶體管強(qiáng)加其截止?fàn)顟B(tài)。
[0069]而且，輸出級(jí)51可以包括行復(fù)位晶體管TL。行復(fù)位晶體管TL經(jīng)由其柵極受特定信號(hào)控制。行復(fù)位晶體管TL的漏極連接到輸出級(jí)的輸出晶體管T31的源極。行復(fù)位晶體管TL的源極可以連接到晶體管T20、T40、T21和T41的源極。級(jí)η的行復(fù)位晶體管TL可以迫使行η上的電壓為低狀態(tài)。行復(fù)位晶體管TL可以控制行上的電壓，就是說，在級(jí)的輸出級(jí)的輸出處的電壓，并向此施加低阻抗電壓，特別是在“死(dead)時(shí)間”期間。實(shí)際上，通常X射線檢測(cè)器的驅(qū)動(dòng)例如包括復(fù)位階段，之后是X射線的施加階段，或“X窗口 ”，隨后是讀取階段。在X窗口期間，X射線在光電二極管中轉(zhuǎn)換為電子；X窗口的持續(xù)時(shí)間相對(duì)較長，通常達(dá)到3.2秒，所以行復(fù)位晶體管TL可以避免矩陣的任何漂移。
[0070]同樣有利地，每一個(gè)輸出級(jí)51都可以包括例如由矩陣復(fù)位晶體管TLm構(gòu)成的矩陣復(fù)位開關(guān)，可以產(chǎn)生矩陣的完全復(fù)位。矩陣復(fù)位晶體管TLm可以由施加到其柵極和其漏極的矩陣復(fù)位信號(hào)控制。矩陣復(fù)位晶體管TLm的源極可以連接到輸出級(jí)的輸出晶體管T31的源極?？刂凭仃噺?fù)位晶體管TLm的矩陣復(fù)位信號(hào)可以是電壓VGoff或啟動(dòng)電壓VGon。當(dāng)矩陣復(fù)位晶體管TLm啟動(dòng)時(shí),就是說當(dāng)施加啟動(dòng)電壓VGon時(shí),啟動(dòng)電壓施加到全部矩陣。
[0071]實(shí)際上，按照由矩陣復(fù)位晶體管TLm在足夠的持續(xù)時(shí)間內(nèi)的啟動(dòng)而定義的順序來產(chǎn)生矩陣的完全復(fù)位，之后是行復(fù)位晶體管TL的啟動(dòng)，使得可以將行返回到電壓VGoff。
[0072]以上參考圖5所述的行尋址設(shè)備所獲得一個(gè)優(yōu)點(diǎn)在于，通過在兩個(gè)連續(xù)行的尋址之間提供停頓，可以對(duì)兩個(gè)級(jí)中的行尋址。這個(gè)優(yōu)點(diǎn)是主要的優(yōu)點(diǎn)，特別是當(dāng)行尋址設(shè)備插入到必須累積源自矩陣的像素的電荷的系統(tǒng)中時(shí)，例如，當(dāng)矩陣的像素用作傳感器時(shí)，例如用于諸如醫(yī)學(xué)成像應(yīng)用的成像應(yīng)用。在此情況下，板的靈敏度隨著電荷累積時(shí)間增大反而更好。而且，在兩個(gè)連續(xù)行的尋址之間的停頓實(shí)現(xiàn)了對(duì)任何矩陣缺陷更魯棒的驅(qū)動(dòng)。[0073]行尋址設(shè)備獲得的另一個(gè)優(yōu)點(diǎn)在于，可以按照所需不對(duì)所選的行尋址。這個(gè)優(yōu)點(diǎn)由于其可以不尋址某些行，而可以增大包含行尋址設(shè)備的系統(tǒng)的總體速度。例如可以通過對(duì)所需行增大第一和第二時(shí)鐘信號(hào)Ck、Ckl的頻率，非常迅速地尋址輸入級(jí)50，當(dāng)?shù)竭_(dá)所述所需行時(shí)重新恢復(fù)第三和第四時(shí)鐘信號(hào)Ck2、Ck3。這個(gè)操作模式證明對(duì)于以下應(yīng)用特別有利:例如在上述由X射線產(chǎn)生成像的環(huán)境中的使用者需要在場(chǎng)景的特定區(qū)域上產(chǎn)生“縮放”。
[0074]行尋址設(shè)備獲得的另一個(gè)優(yōu)點(diǎn)在于，可以產(chǎn)生分組的矩陣的多行的同時(shí)復(fù)位，矩陣的所有行由不同組的行的連續(xù)復(fù)位來復(fù)位。這個(gè)實(shí)施例在由用作傳感器的板構(gòu)成矩陣的應(yīng)用中證明特別有利，例如用于X射線成像，尤其可以減小在矩陣的列導(dǎo)體上感應(yīng)的電荷。在專利申請(qǐng)F(tuán)R2，861，242中特別說明了這個(gè)實(shí)施例。
[0075]包括用于每一行的輸入級(jí)和輸出級(jí)的行尋址設(shè)備獲得的另一個(gè)優(yōu)點(diǎn)在于，所述設(shè)備特別適于驅(qū)動(dòng)大規(guī)模的矩陣。實(shí)際上，每一行的級(jí)的數(shù)量仍限制為兩個(gè)，給定級(jí)的電路圖與矩陣的規(guī)模無關(guān)。這個(gè)特征尤其有利于行的數(shù)量可以是數(shù)千數(shù)量級(jí)的醫(yī)學(xué)成像應(yīng)用。通常，對(duì)于符合當(dāng)前需要的規(guī)模，行的數(shù)量可以是3000。
[0076]圖6示出說明根據(jù)本發(fā)明實(shí)施例的行尋址設(shè)備的操作的時(shí)序圖。
[0077]第一時(shí)序圖61表不在對(duì)應(yīng)于巾貞發(fā)送的時(shí)間段期間的行掃描觸發(fā)信號(hào)IN。
[0078]第二時(shí)序圖62表不相同時(shí)間段中的第一時(shí)鐘Ck的信號(hào)；第三時(shí)序圖63表不第二時(shí)鐘Ckl的信號(hào)；第四時(shí)序圖64表不第四時(shí)鐘Ck3的信號(hào)；第五時(shí)序圖65表不第三時(shí)鐘Ck2的信號(hào)。
[0079]啟動(dòng)輸出661、662、66100、66101的四個(gè)時(shí)序圖表不相同時(shí)間段的分別對(duì)應(yīng)于行
1、2、100和101的輸入級(jí)的啟動(dòng)輸出SA1、SA2、SA100和SAlOl上的信號(hào)。
[0080]輸出級(jí)的輸出671、672、67100、67101的四個(gè)時(shí)序圖表示相同時(shí)間段的分別對(duì)應(yīng)于行1、2、100和101的輸出級(jí)的輸出S1、S2、SlOO和SlOl上的信號(hào)。
[0081]第11時(shí)序圖68表不行尋址設(shè)備的最后輸出級(jí)N的輸出SN的信號(hào)。
[0082]第12時(shí)序圖69表示輸入級(jí)和輸出級(jí)的復(fù)位信號(hào)TR。
[0083]第13時(shí)序圖70表示行復(fù)位信號(hào)TL。
[0084]當(dāng)必須尋址行時(shí)，如在圖6所示的示例中，對(duì)于行100、101和N，借助行尋址設(shè)備的相應(yīng)輸出級(jí)的輸出Sn來尋址。
[0085]在圖6所不的不例中，行掃描觸發(fā)信號(hào)IN觸發(fā)第一和第二時(shí)鐘Ck和Ckl。這些時(shí)鐘如前所述地可替換地引起在尋址設(shè)備的輸入級(jí)η的輸出端處啟動(dòng)信號(hào)SAn轉(zhuǎn)變?yōu)楦郀顟B(tài)。在圖6所示的示例中，因此啟動(dòng)對(duì)應(yīng)于所有行I到N的啟動(dòng)輸出SAn。對(duì)行I到N的尋址采取的這一方式，“選擇”有時(shí)稱為“令牌”。
[0086]所選行的實(shí)際尋址于是借助第三和第四時(shí)鐘Ck2和Ck3來執(zhí)行，實(shí)現(xiàn)對(duì)應(yīng)于所選行的行尋址設(shè)備的輸出級(jí)的輸出Sn轉(zhuǎn)變?yōu)楦郀顟B(tài)。在圖6所示的示例中，其中所選行是行100以及下列等等，第三和第四時(shí)鐘Ck2、Ck3僅由對(duì)應(yīng)于行100的時(shí)刻觸發(fā)，就是說，在第一時(shí)鐘Ck或第二時(shí)鐘Ckl的100個(gè)脈沖之后。在圖6所示的示例中，第四時(shí)鐘Ck3的上升沿與啟動(dòng)輸出SA100的上升沿一致，第四時(shí)鐘Ck3的下降沿與第三時(shí)鐘Ck2的上升沿一致，第三時(shí)鐘Ck2的下降沿與啟動(dòng)輸出SA100的下降沿一致，等等。
[0087]包括用于每一行的輸入級(jí)和輸出級(jí)的行尋址設(shè)備獲得的另一個(gè)優(yōu)點(diǎn)在于后者本質(zhì)上可抵御與電容耦合有關(guān)的干擾現(xiàn)象。行表現(xiàn)出等效電容量，其值取決于其包含的像素的數(shù)量。這個(gè)行于是在隨后行n+1、n+2等的讀取過程中受到電容耦合的干擾，因?yàn)闀r(shí)鐘繼續(xù)施加到所有級(jí)，這些干擾在電壓上直接取決于行的等效電容量。通過構(gòu)造，根據(jù)本發(fā)明的行尋址設(shè)備在由時(shí)鐘控制的持續(xù)時(shí)間沒在行η上強(qiáng)加對(duì)應(yīng)于低電平的電壓，隨后使同一行保持在高阻抗。這樣，行的電容越大，這些行上對(duì)應(yīng)于低電平的電壓越穩(wěn)定。而且，在對(duì)應(yīng)于低電平的電壓上的干擾與時(shí)鐘和行之間的耦合有關(guān)。當(dāng)為每一行提供單一級(jí)時(shí)，耦合是顯著的，這是因?yàn)槠鹨蛴谠谝患?jí)到另一級(jí)的第一和第二時(shí)鐘Ck與Ckl之間的反轉(zhuǎn)造成的對(duì)等性。增加在第三和第四時(shí)鐘Ck2、Ck3之間不表現(xiàn)出任何反轉(zhuǎn)的輸出級(jí)的事實(shí)意味著在時(shí)鐘與行之間的耦合不再受這一對(duì)等性的影響，并且行因此被一致地干擾。這樣，當(dāng)矩陣是檢測(cè)矩陣時(shí)，在列上通常呈現(xiàn)信號(hào)的讀取，在列上同樣發(fā)現(xiàn)行的干擾，并因此增加到信號(hào)讀取。由于對(duì)每一行使用輸入級(jí)和輸出級(jí)導(dǎo)致的干擾的一致性使得可以獲得更好質(zhì)量的圖像，不會(huì)受到如對(duì)每一行使用單一級(jí)的情況的空間可視性的影響。
【權(quán)利要求】
1.一種用于對(duì)通過電離輻射進(jìn)行成像的檢測(cè)矩陣的行進(jìn)行尋址的設(shè)備，所述檢測(cè)矩陣包括多個(gè)N個(gè)像素行η并且在襯底上制成，所述尋址設(shè)備也在所述襯底上主要由單一 N或P型的薄膜晶體管TFT制成，并且包括多個(gè)級(jí)，所述多個(gè)級(jí)適合于在它們各自的輸出端處傳送開關(guān)信號(hào)，用以在施加到所述檢測(cè)矩陣的相應(yīng)行上的開關(guān)設(shè)備的信號(hào)的高電平與低電平之間進(jìn)行切換，所述尋址設(shè)備的特征在于，其包括多個(gè)級(jí)，所述多個(gè)級(jí)適合于在它們各自的輸出端處傳送開關(guān)信號(hào)(Sn)，用以在施加到所述矩陣的相應(yīng)行上的所述輸出端處的開關(guān)設(shè)備的信號(hào)的高電平與低電平之間進(jìn)行切換，并且其特征在于，每一級(jí)包括輸入級(jí)(50)和輸出級(jí)(51)，所述輸入級(jí)(50 )對(duì)所述輸出級(jí)(51)傳送啟動(dòng)信號(hào)(SAn )，所述輸出級(jí)(51)在啟動(dòng)的情況下對(duì)相應(yīng)的行η傳送所述開關(guān)信號(hào)(Sn)。
2.根據(jù)權(quán)利要求1所述的行尋址設(shè)備，其特征在于，行η的每一個(gè)輸入級(jí)(50)包括恢復(fù)所述啟動(dòng)信號(hào)(SAn)的輸出端；所述輸入級(jí)的輸出晶體管(Τ30)，其在啟動(dòng)輸出端(SAn)處發(fā)送時(shí)鐘信號(hào)的脈沖，其柵極連接到所述輸入級(jí)(50)的內(nèi)部節(jié)點(diǎn)，其源極連接到啟動(dòng)輸出行(SAn)，以及其漏極接收第一時(shí)鐘(Ck)的信號(hào)；所述輸入級(jí)的第一控制晶體管(T10)，其適合于對(duì)所述輸入級(jí)的所述輸出晶體管(T30)的柵極進(jìn)行預(yù)充電，其源極連接到所述輸入級(jí)的所述輸出晶體管(T30)的柵極，其柵極及其漏極連接到前一行η-1的級(jí)的啟動(dòng)輸出端(SAn-Ι);所述輸入級(jí)的第二控制晶體管(T20)，其適合于對(duì)所述輸入級(jí)的所述輸出晶體管(T30)的柵極進(jìn)行放電，其漏極連接到所述輸入級(jí)的所述輸出晶體管(T30)的柵極。
3.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，行η的每一個(gè)輸出級(jí)(51)包括恢復(fù)所述行η的所述開關(guān)信號(hào)(Sn)的輸出端；所述輸出級(jí)的輸出晶體管(Τ31)，其在所述輸出端(Sn)處發(fā)送時(shí)鐘信號(hào)的脈沖，其柵極連接到所述輸出級(jí)(51)的內(nèi)部節(jié)點(diǎn)，源極連接到所述輸出級(jí)的所述輸出端(Sn)，以及漏極接收第三時(shí)鐘(Ck2)的信號(hào)；所述輸出級(jí)的第一控制晶體管(T11)，其適合于對(duì)所述輸出級(jí)的所述輸出晶體管(T31)的柵極進(jìn)行預(yù)充電，其源極連接到所述輸出級(jí)的所述輸出晶體管(T31)的柵極，其柵極及其漏極連接到所述輸入級(jí)(50)的所述啟動(dòng)輸出端(SAn);所述輸出級(jí)的第二控制晶體管(T21)，其適合于對(duì)所述輸出級(jí)的所述輸出晶體管(T31)的柵極進(jìn)行放電，其漏極連接到所述輸出級(jí)的所述輸出晶體管(T31)的柵極。`
4.根據(jù)權(quán)利要求3所述的行尋址設(shè)備，其特征在于，所述輸入級(jí)的補(bǔ)償電容器(ClO)布置在與所述第一時(shí)鐘(Ck)的信號(hào)反相的第二時(shí)鐘(Ckl)的信號(hào)之間。
5.根據(jù)權(quán)利要求3和4中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，所述輸入級(jí)的升壓電容器(C20)連接在所述輸入級(jí)的所述輸出晶體管(T30)的柵極與源極之間。
6.根據(jù)權(quán)利要求3至5中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，所述輸入級(jí)的放電晶體管(T40)在所述輸入級(jí)(50)的輸出端處連接到所述啟動(dòng)輸出端(SAn)，其柵極連接到所述輸入級(jí)的所述第二控制晶體管(T20)的柵極和下一級(jí)n+1的啟動(dòng)輸出信號(hào)(SAn+1)。
7.根據(jù)權(quán)利要求3至6中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，所述輸出級(jí)的補(bǔ)償電容器(Cll)布置在與所述第三時(shí)鐘(Ck2)的信號(hào)反相的第四時(shí)鐘(Ck3)的信號(hào)之間。
8.根據(jù)權(quán)利要求3至7中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，所述輸出級(jí)的升壓電容器(C21)連接在所述輸出級(jí)的所述輸出晶體管(T30)的柵極與源極之間。
9.根據(jù)權(quán)利要求3至8中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，所述輸出級(jí)的放電晶體管(T41)連接到所述輸出級(jí)(51)的所述輸出端(Sn)，其柵極連接到所述輸出級(jí)的所述第二控制晶體管(T21)的柵極和下一級(jí)n+1的啟動(dòng)輸出信號(hào)(SAn+1)。
10.根據(jù)前述權(quán)利要求中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，行η的每一個(gè)輸入級(jí)和輸出級(jí)(50、51)包括被配置為將全部晶體管設(shè)置為它們的截止?fàn)顟B(tài)的復(fù)位開關(guān)。
11.根據(jù)權(quán)利要求10所述的行尋址設(shè)備，其中，所述復(fù)位開關(guān)由復(fù)位晶體管(TR)構(gòu)成，所述輸入級(jí)(50)的復(fù)位晶體管(TR)具有由復(fù)位信號(hào)的脈沖控制的柵極，其源極連接到所述輸入級(jí)的所述第二控制晶體管(Τ20)的源極，以及其漏極連接到所述輸入級(jí)的所述第二控制晶體管(Τ20)的漏極。
12.根據(jù)權(quán)利要求10至11中的任一項(xiàng)所述的行尋址設(shè)備，其中，所述復(fù)位開關(guān)由復(fù)位晶體管(TR)構(gòu)成，所述輸出級(jí)(51)的復(fù)位晶體管(TR)具有由復(fù)位信號(hào)的脈沖控制的柵極，其源極連接到所述輸出級(jí)的所述第二控制晶體管(Τ21)的源極，以及其漏極連接到所述輸出級(jí)的所述第二控制晶體管(Τ21)的漏極。
13.根據(jù)權(quán)利要求3至12中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，行η的每一個(gè)輸出級(jí)(51)包括配置為在所述開關(guān)信號(hào)(Sn)上強(qiáng)加低電平的行復(fù)位開關(guān)。
14.根據(jù)權(quán)利要求13所述的行尋址設(shè)備，其中，所述行復(fù)位開關(guān)由行復(fù)位晶體管(TL)構(gòu)成，所述行復(fù)位晶體管(TL)由行復(fù)位信號(hào)經(jīng)由其柵極控制，其漏極連接到所述輸出級(jí)的所述輸出晶體管(Τ31)的源極，其源極連接到所述輸入級(jí)的所述第二控制晶體管(Τ20)的源極、所述輸入級(jí)的所述放電晶體管(Τ40)的源極、所述輸出級(jí)的所述第二控制晶體管(Τ21)的源極以及所述輸出級(jí)的所述放電晶體管(Τ41)的源極。
15.根據(jù)權(quán)利要求3至14中的任一項(xiàng)所述的行尋址設(shè)備，其特征在于，行η的每一個(gè)輸出級(jí)(51)包括被配置為在所述檢測(cè)矩陣上施加高或低電平的矩陣復(fù)位開關(guān)。
16.根據(jù)權(quán)利要求15所述的行尋址設(shè)備，其中，所述矩陣復(fù)位開關(guān)由矩陣復(fù)位晶體管(TLON)構(gòu)成，所述矩陣復(fù)位晶體管(TLON)由矩陣復(fù)位信號(hào)經(jīng)由其柵極及其漏極控制，其源極連接到所述輸出級(jí)的所述輸出晶體管(Τ31)的源極。
【文檔編號(hào)】H04N5/376GK103650477SQ201280032133
【公開日】2014年3月19日 申請(qǐng)日期:2012年5月9日 優(yōu)先權(quán)日:2011年5月10日
【發(fā)明者】D·布朗雄, B·拉辛 申請(qǐng)人:特里賽爾公司