一種信號箝位裝置制造方法
【專利摘要】本發(fā)明提供了一種信號箝位裝置，包括：耦合電容，耦合電容的一端接收輸入信號，并在耦合電容的另一端將輸入信號耦合為待箝位信號；信號復(fù)位模塊，信號復(fù)位模塊與耦合電容的另一端相連，用于在復(fù)位信號的控制下將待箝位信號復(fù)位至低電平；比較模塊，比較模塊與耦合電容的另一端相連，用于將復(fù)位后的待箝位信號的電壓與基準(zhǔn)信號的電壓進(jìn)行比較以生成開關(guān)控制信號；開關(guān)模塊，開關(guān)模塊分別與比較模塊和耦合電容的另一端相連，用于在開關(guān)控制信號的控制下導(dǎo)通或截止以選擇性地利用比較模塊的輸出電壓向耦合電容充電。本發(fā)明可以減小電路面積，降低功耗和成本，結(jié)構(gòu)更加簡單，更利于芯片集成。
【專利說明】一種信號箝位裝置
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及電子電路【技術(shù)領(lǐng)域】，特別設(shè)計一種信號箝位裝置。
【背景技術(shù)】
[0002]很多系統(tǒng)都需要對視頻信號進(jìn)行處理，如電視、視頻監(jiān)控、視頻采集、視頻放大等。在傳輸視頻信號時，由于不同設(shè)備的地電位之間可能存在壓差。為了對傳輸設(shè)備的接口電路進(jìn)行保護(hù)，一般采取交流耦合的方式輸出或輸入視頻信號。耦合后會造成視頻信號的直流分量丟失，通常需要箝位電路來對耦合輸入后的視頻信號的直流分量進(jìn)行恢復(fù)。
[0003]圖1為傳統(tǒng)的箝位電路。如圖1所示，箝位電路包括耦合電容Cl、兩個電流源IDCl和IDC2、增強型NMOS管麗I以及比較器C0MP。初始復(fù)位:上電后，RST會有一個短時的高電平時間之后再變?yōu)榈?。?dāng)RST為高時，麗I導(dǎo)通，同時COMP輸出被RST復(fù)位，輸出為低電平，電流IDCl被斷開，從而電流源IDCl被斷開，IDC2與麗I都放電，VINC就被復(fù)位為低電平。之后RST變?yōu)榈停_始下面的工作過程。如果不加麗I，僅通過IDC2雖然也可以將VINC節(jié)點拉為低電平，但是由于IDCl電流大，且斷開的時間短，IDC2電流非常小，電容又很大，不能在短時間內(nèi)將VINC放電至低電平。通過比較器將耦合輸入的視頻信號VINC與參考電壓VREF進(jìn)行比較，當(dāng)VINC小于VREF時，比較器輸出為高電平，打開電流源IDCl給電容Cl充電，使得VINC的直流電平升高。當(dāng)VINC的最低電平大于VREF時，比較器輸出為低電平，斷開電流源IDCl，使得VINC的直流電平保持，從而將VINC的最低電平被箝位在設(shè)定的VREF值。
[0004]傳統(tǒng)的信號箝位電路需要使用到額外的第一電流源IDCl對耦合電容Cl進(jìn)行充電,芯片的面積、功耗和成本均較高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明旨在至少在一定程度上解決上述技術(shù)問題之一或至少提供一種有用的商業(yè)選擇。為此，本發(fā)明的目的在于提出一種箝位速度快的信號箝位裝置。
[0006]為實現(xiàn)上述目的，本發(fā)明的實施例提供一種信號箝位裝置，包括:耦合電容，所述耦合電容的一端接收輸入信號，并在所述耦合電容的另一端將所述輸入信號耦合為待箝位信號；信號復(fù)位模塊，所述信號復(fù)位模塊與所述耦合電容的另一端相連，用于在復(fù)位信號的控制下將所述待箝位信號復(fù)位至低電平；比較模塊，所述比較模塊與所述耦合電容的另一端相連，用于將復(fù)位后的所述待箝位信號的電壓與基準(zhǔn)信號的電壓進(jìn)行比較以生成開關(guān)控制信號；開關(guān)模塊，所述開關(guān)模塊分別與所述比較模塊和所述耦合電容的另一端相連，用于在所述開關(guān)控制信號的控制下導(dǎo)通或截止以選擇性地利用所述比較模塊的輸出電壓向所述耦合電容充電，其中，當(dāng)所述耦合電容的另一端輸出的所述待箝位信號的直流電平等于或高于所述基準(zhǔn)信號的電壓時，所述開關(guān)模塊截止以將所述待箝位信號的直流電平保持在所述基準(zhǔn)信號的電壓。
[0007]根據(jù)本發(fā)明實施例的信號箝位裝置，在不增加電路復(fù)雜性的前提下，達(dá)到減小電路面積，降低功耗和成本的目的，結(jié)構(gòu)更加簡單，更利于芯片集成。并且利用信號復(fù)位模塊對待箝位信號進(jìn)行初始復(fù)位，提高了箝位的速度。
[0008]本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。
【專利附圖】

【附圖說明】
[0009]本發(fā)明的上述和/或附加的方面和優(yōu)點從結(jié)合下面附圖對實施例的描述中將變得明顯和容易理解，其中:
[0010]圖1為傳統(tǒng)的信號箝位裝置的電路圖；
[0011]圖2為根據(jù)本發(fā)明實施例的信號箝位裝置的電路圖；
[0012]圖3為根據(jù)本發(fā)明一個實施例的信號箝位裝置的電路圖；
[0013]圖4為根據(jù)本發(fā)明另一個實施例的信號箝位裝置的電路圖；
[0014]圖5為根據(jù)本發(fā)明又一個實施例的信號箝位裝置的電路圖；
[0015]圖6為根據(jù)本發(fā)明再一個實施例的信號箝位裝置的電路圖。
【具體實施方式】
[0016]下面詳細(xì)描述本發(fā)明的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，旨在用于解釋本發(fā)明，而不能理解為對本發(fā)明的限制。
[0017]在本發(fā)明中，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”、“固定”等術(shù)語應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語在本發(fā)明中的具體含義。
[0018]在本發(fā)明中，除非另有明確的規(guī)定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接觸，也可以包括第一和第二特征不是直接接觸而是通過它們之間的另外的特征接觸。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度小于第二特征。
[0019]下面參考圖2至圖6描述根據(jù)本發(fā)明實施例的信號箝位裝置。
[0020]如圖2所示，本發(fā)明實施例的信號箝位裝置，包括:耦合電容100、信號復(fù)位模塊200、比較模塊300和開關(guān)模塊400。
[0021]耦合電容100的一端接收輸入信號VIN，并將該輸入信號VIN耦合為待箝位信號VINC，在耦合電容100的另一端輸出待箝位信號VINC。其中，輸入信號VIN可以為交流信號，例如視頻信號?？梢岳斫獾氖?，本發(fā)明實施例提供的信號箝位裝置包括但不限于對視頻信號進(jìn)行箝位處理，還可以對其他類型的交流輸入信號進(jìn)行箝位處理，在此不再贅述。
[0022]信號復(fù)位模塊200與耦合電容100的另一端(VINC輸出端)相連，在復(fù)位信號RST的控制下將待箝位信號VINC復(fù)位至低電平。例如，將待箝位信號VINC復(fù)位至零電位。[0023]在本發(fā)明的一個實施例中，信號復(fù)位模塊200包括電流源和開關(guān)單元。其中，電流源的一端與耦合電容100的另一端相連，另一端接地。開關(guān)單元與電流源并聯(lián)，并且在復(fù)位信號RST的控制下導(dǎo)通。起初，RST為高電平，此時開關(guān)單元處于導(dǎo)通狀態(tài)，可以對耦合電容100的另一端進(jìn)行放電，從而實現(xiàn)對待箝位信號VINC的電平的下拉。隨著電流源和開關(guān)單元對耦合電容100的另一度的逐漸放電，待箝位信號VINC被復(fù)位至低電平。當(dāng)復(fù)位信號RST翻轉(zhuǎn)為低電平時，開關(guān)單元截止。
[0024]在本發(fā)明的不例中，開關(guān)單?？梢詾樵鰪娦蚇MOS(N-Mental-Oxide-Semiconductor, N型金屬-氧化物-半導(dǎo)體)管、增強型PMOS (P-Mental-Oxide-Semiconductor, P型金屬-氧化物-半導(dǎo)體)管或傳輸門(互補MOS管)?？梢岳斫獾氖?，上述僅出于示例的目的，而不是為了限制本發(fā)明。開關(guān)單元還可采用其他具有開關(guān)控制功能的模擬器件。
[0025]復(fù)位信號RST可以有復(fù)位信號生成裝置提供。其中，復(fù)位信號可以為一個短時的高電平之后再變?yōu)榈碗娖?。即，?fù)位信號RST的初始電平為高電平，并在經(jīng)過預(yù)定時間后翻轉(zhuǎn)為低電平。
[0026]比較模塊300與I禹合電容100的另一端(VINC輸出端)相連,將由信號服務(wù)復(fù)位模塊200復(fù)位后的待箝位信號VINC的直流電平與基準(zhǔn)信號VREF的電壓進(jìn)行比較以生成開關(guān)控制信號。需要說明的是，輸入信號VIC為交流信號，其經(jīng)過耦合電容100耦合后的待箝位信號VINC也為交流信號，而交流信號的直流電平即為交流信號的最低電壓。因此，對待箝位信號VINC的直流電平箝位也可以理解為對交流信號的最低電壓的箝位，即將待箝位信號VINC的最低電壓與基準(zhǔn)信號VREF的電壓進(jìn)行比較以生成開關(guān)控制信號。在本發(fā)明的一個實施例中，比較模塊300可以為比較器。具體地，比較器的正輸入端接收基準(zhǔn)信號VREF，負(fù)輸入端與耦合電容100的另一端相連以接收待箝位信號，復(fù)位端與復(fù)位信號生成裝置相連以接收復(fù)位信號RST。通過將比較器的增益和速度設(shè)計高一些，可以使得箝位更加準(zhǔn)確。
[0027]需要說明的是，復(fù)位信號的初始電平為高電平，對比較器進(jìn)行復(fù)位，使得比較器輸出為低電平。此段時間內(nèi)，信號復(fù)位模塊200的開關(guān)單元為導(dǎo)通狀態(tài)，從而將待箝位信號VINC復(fù)位至低電平。在復(fù)位信號翻轉(zhuǎn)為低電平時，開關(guān)單元截止，且比較器開始正常工作。
[0028]開關(guān)模塊400分別與比較模塊300和耦合電容100的另一端相連，在比較模塊300輸出的開關(guān)控制信號的控制下導(dǎo)通或截止，從而選擇性地將比較模塊300輸出的電壓進(jìn)一步輸出至耦合電容100，以向耦合電容100充電。具體而言，當(dāng)開關(guān)模塊400在開關(guān)控制信號的控制下導(dǎo)通時，則由比較模塊向耦合電容100輸出電壓以實現(xiàn)對耦合電容100的充電。當(dāng)開關(guān)模塊400在開關(guān)信號的控制下截止時，則停止向耦合電容100的充電。
[0029]在本發(fā)明的一個實施例中，比較模塊300輸出的開關(guān)控制信號可以為導(dǎo)通信號或截止信號。其中，開關(guān)模塊400在導(dǎo)通信號的控制下，處于導(dǎo)通狀態(tài)；開關(guān)模塊400在截止信號的控制下，處于截止?fàn)顟B(tài)。
[0030]在本發(fā)明的一個實施例中，開關(guān)模塊400可以為二極管、增強型NMOS管或增強型PMOS 管。
[0031]具體地，比較模塊300在復(fù)位信號RST的控制下進(jìn)行復(fù)位，并在復(fù)位信號為高電平時輸出截止信號，即低電平信號。
[0032]并且，比較模塊300將待箝位信號VINC的直流電平與基準(zhǔn)信號VREF的電壓進(jìn)行比較。當(dāng)VINC小于VREF時，比較模塊300的輸出端輸出導(dǎo)通信號以控制開關(guān)模塊400導(dǎo)通，進(jìn)而對耦合電容100進(jìn)行充電，此時VINC的電壓值處于上升階段。當(dāng)VINC等于或大于VREF時，比較模塊300的輸出端輸出截止信號以控制開關(guān)模塊400截止。由此可知，當(dāng)VINC直流電平等于或大于VREF時，開關(guān)模塊400截止以將待箝位信號VINC的直流電平保持在基準(zhǔn)信號VREF的電壓，即VINC=VREF，從而實現(xiàn)對VINC的箝位。
[0033]在本發(fā)明的一個實施例中，信號復(fù)位模塊200的電流源是一個弱電流源，可以將VINC信號的直流電平緩慢下拉，從而當(dāng)VINC的直流電平高于VREF，且開關(guān)模塊400又截止時，實現(xiàn)對耦合電容100的另一端的緩慢放電，從而將VINC信號的直流電平緩慢下拉，避免VINC的最低電平一直高于VREF時，VINC的直流電平無法設(shè)置到VREF。需要說明的是，在充電過程中，當(dāng)VINC的直流電平高于VREF時，需要對VINC信號的直流電平進(jìn)行下拉，此時開關(guān)模塊400應(yīng)為截止?fàn)顟B(tài)，僅由電流源對VINC信號的直流電平進(jìn)行下拉。這是由于開關(guān)模塊400對VINC信號的直流電平的下拉動作為強下拉，會將VINC的直流電平下拉過多，從而也無法使得VINC信號的直流電平設(shè)定在VREF值。
[0034]如果開始不對VINC節(jié)點進(jìn)行復(fù)位，若其初始電位遠(yuǎn)高于VREF，那么由于耦合電容Cl很大且電流源IDC很弱，則需要經(jīng)過很長時間才能將VINC的電位，即其直流電平下拉至VREF0因此，本發(fā)明實施例的信號復(fù)位模塊200可以提高對VINC的箝位速度。
[0035]需要說明的是，開關(guān)單元和開關(guān)模塊400可以采用器件的類型均為多種，其中，在本發(fā)明實施例提供的信號箝位裝置中，開關(guān)單元和開關(guān)模塊400采用器件的類型可以任意組合。
[0036]下面參考圖3至圖6分別對多種組合方式的信號箝位裝置進(jìn)行描述。
[0037](I)開關(guān)單元為增強型NMOS管(MNl )、開關(guān)模塊400為二極管
[0038]如圖3所示，耦合電容Cl的一端接入視頻信號VIN，另一端輸出耦合后的待箝位信號VINC。電流源IDC的一端接入待箝位信號VINC，另一端接地。增強型NMOS管MNl的柵極接復(fù)位信號RST，漏極接VINC，源極和襯底接地。二極管Dl的正極連接比較器COMP的輸出端，負(fù)極連接待箝位信號VINC。比較器COMP的正輸入端接基準(zhǔn)信號VREF，負(fù)輸入端接待箝位信號VINC，復(fù)位端接RST。
[0039]開始時，初始復(fù)位信號RST為高電平，復(fù)位信號對比較器COMP進(jìn)行復(fù)位，使得比較器的輸出為低電平。此時，二極管Dl處于截止?fàn)顟B(tài)。麗I在復(fù)位信號為高電平時導(dǎo)通，對電流源IDC VINC節(jié)點進(jìn)行放電，從而將VINC節(jié)點復(fù)位為零電平。由此，相對不對VINC進(jìn)行復(fù)位的方案，可以很大程度上減少箝位所需的時間。在RST信號復(fù)位過后，NMOS管麗I斷開，比較器開始正常工作。
[0040]比較器COMP對信號VINC和VREF進(jìn)行比較。當(dāng)VINC的直流電平小于VREF時，t匕較器COMP輸出為高電平，使得二極管Dl導(dǎo)通，從而向耦合電容Cl提供電流以對耦合電容Cl充電，使得VINC的直流電平升高。當(dāng)VINC直流電平等于或大于VREF時，比較器輸出為低電平，二極管Dl截止，使得VINC的直流電平保持在VREF，達(dá)到箝位的目的。
[0041](2)開關(guān)單元為增強型PMOS管(MPl)、開關(guān)模塊400為二極管
[0042]如圖4所示，當(dāng)所述開關(guān)單元為增強型PMOS管時，開關(guān)單元還包括反相器INV.其中，反相器INV的一端與復(fù)位信號輸出裝置相連以接收復(fù)位信號RST，另一端與增強型PMOS管MPl的柵極相連，從而可以保持增強型PMOS管MPl與NMOS管復(fù)位電平的一致。當(dāng)RST有效時(高電平)，RST經(jīng)過反相器后為低電平，使得MPl導(dǎo)通，從而對VINC節(jié)點進(jìn)行放電復(fù)位。
[0043]由上可知，通過增加反相器，可以實現(xiàn)開關(guān)單元不管是PMOS管還是NMOS管，都是在RST為高電平的時候?qū)INC進(jìn)行復(fù)位。
[0044]其他器件的工作原理同上，在此不再贅述。
[0045](3)開關(guān)單元為增強型NMOS管(麗I)、開關(guān)模塊400為NMOS管(麗2)
[0046]如圖5所不,稱合電容Cl的一端接入視頻信號VIN,另一端輸出稱合后的待箝位信號VINC。電流源IDC的一端接入待箝位信號VINC，另一端接地。增強型NMOS管麗I的柵極接復(fù)位信號RST，漏極接VINC，源極和襯底接地。增強型NMOS管MN2的漏極和柵極與比較器COMP的輸出端連接，源極接VINC，襯底接地。比較器COMP的正輸入端接基準(zhǔn)信號VREF,負(fù)輸入端接待箝位信號VINC，復(fù)位端接RST，輸出接NMOS管MN2的漏極和柵極。
[0047]開始時，初始復(fù)位信號RST為高電平，復(fù)位信號對比較器COMP進(jìn)行復(fù)位，使得比較器的輸出為低電平。此時，麗2處于截止?fàn)顟B(tài)。麗I在復(fù)位信號為高電平時導(dǎo)通，對電流源IDC VINC節(jié)點進(jìn)行放電，從而將VINC節(jié)點復(fù)位為零電平。由此，相對于不對VINC進(jìn)行復(fù)位的方案，可以很大程度上減少箝位所需的時間。在RST信號復(fù)位過后，NMOS管MNl斷開，比較器開始正常工作。
[0048]比較器COMP對信號VINC和VREF進(jìn)行比較。當(dāng)VINC小于VREF時，比較器COMP輸出為高電平，使得麗2導(dǎo)通，從而向耦合電容Cl提供電流以對耦合電容Cl充電，使得VINC的直流電平升高。當(dāng)VINC的直流電平等于或大于VREF時，比較器輸出為低電平，麗2截止，使得VINC的直流電平保持在VREF，達(dá)到箝位的目的。
[0049](4)開關(guān)單元為增強型NMOS管(麗I)、開關(guān)模塊400為增強型PMOS管(MPl)
[0050]如圖6所示，開關(guān)模塊400采用增強型PMOS管MP1，其中，增強型PMOS管MPl的柵極和襯底與耦合電容的另一端(VINC輸出端)相連，漏極和源極接比較器的輸出端。其他器件的工作原理同上，在此不再贅述。
[0051]根據(jù)本發(fā)明實施例的信號箝位裝置，在不增加電路復(fù)雜性的前提下，利用比較器的輸出既作為控制信號又作為電流源，從而達(dá)到減小電路面積，降低功耗和成本的目的，結(jié)構(gòu)更加簡單，更利于芯片集成。并且利用初始狀態(tài)復(fù)位的MOS管，提高了箝位的速度。
[0052]在本說明書的描述中，參考術(shù)語“一個實施例”、“一些實施例”、“示例”、“具體示例”、或“一些示例”等的描述意指結(jié)合該實施例或示例描述的具體特征、結(jié)構(gòu)、材料或者特點包含于本發(fā)明的至少一個實施例或示例中。在本說明書中，對上述術(shù)語的示意性表述不一定指的是相同的實施例或示例。而且，描述的具體特征、結(jié)構(gòu)、材料或者特點可以在任何的一個或多個實施例或示例中以合適的方式結(jié)合。
[0053]盡管上面已經(jīng)示出和描述了本發(fā)明的實施例，可以理解的是，上述實施例是示例性的，不能理解為對本發(fā)明的限制，本領(lǐng)域的普通技術(shù)人員在不脫離本發(fā)明的原理和宗旨的情況下在本發(fā)明的范圍內(nèi)可以對上述實施例進(jìn)行變化、修改、替換和變型。
【權(quán)利要求】
1.一種信號箝位裝置，其特征在于，包括: 耦合電容，所述耦合電容的一端接收輸入信號，并在所述耦合電容的另一端將所述輸入信號耦合為待箝位信號； 信號復(fù)位模塊，所述信號復(fù)位模塊與所述耦合電容的另一端相連，用于在復(fù)位信號的控制下將所述待箝位信號復(fù)位至低電平； 比較模塊，所述比較模塊與所述耦合電容的另一端相連，用于將復(fù)位后的所述待箝位信號的電壓與基準(zhǔn)信號的電壓進(jìn)行比較以生成開關(guān)控制信號； 開關(guān)模塊，所述開關(guān)模塊分別與所述比較模塊和所述耦合電容的另一端相連，用于在所述開關(guān)控制信號的控制下導(dǎo)通或截止以選擇性地利用所述比較模塊的輸出電壓向所述耦合電容充電，其中，當(dāng)所述耦合電容的另一端輸出的所述待箝位信號的直流電平等于或高于所述基準(zhǔn)信號的電壓時，所述開關(guān)模塊截止以將所述待箝位信號的直流電平保持在所述基準(zhǔn)信號的電壓。
2.如權(quán)利要求1所述的信號箝位裝置，其特征在于，所述信號復(fù)位模塊包括: 電流源，所述電流源的一端與所述耦合電容的另一端相連，所述電流源的另一端接地； 開關(guān)單元，所述開關(guān)單元與所述電流源并聯(lián)，用于在所述復(fù)位信號的控制下導(dǎo)通，對所述耦合電容的另一端進(jìn)行放電以將所述待箝位信號復(fù)位至低電平，且所述開關(guān)單元在所述復(fù)位信號電平翻轉(zhuǎn)后截止。
3.如權(quán)利要求1或2所述的信號箝位裝置，其特征在于，所述復(fù)位信號的初始電平為高電平，并在經(jīng)過預(yù)定時間后翻轉(zhuǎn)為低電平。
4.如權(quán)利要求2所述的信號箝位裝置，其特征在于，所述開關(guān)單元為增強型NMOS管、增強型PMOS管或傳輸門。
5.如權(quán)利要求4所述的信號箝位裝置，其特征在于，當(dāng)所述開關(guān)單元為增強型PMOS管時，所述開關(guān)單元還包括反相器，其中，所述反相器的一端與所述復(fù)位信號輸出裝置相連以接收所述復(fù)位信號，所述反相器的另一端與所述增強型PMOS管的柵極相連。
6.如權(quán)利要求1所述的信號箝位裝置，其特征在于，所述比較模塊為比較器，其中，所述比較器的正輸入端接收所述基準(zhǔn)信號，負(fù)輸入端與所述耦合電容的另一端相連以接收所述待箝位信號，復(fù)位端與所述復(fù)位信號輸出裝置相連以接收所述復(fù)位信號。
7.如權(quán)利要求6所述的信號箝位裝置，其特征在于，所述開關(guān)控制信號為導(dǎo)通信號或截止信號。
8.如權(quán)利要求7所述的信號箝位裝置，其特征在于，所述比較模塊在所述復(fù)位信號的控制下進(jìn)行復(fù)位，并在所述復(fù)位信號為高電平時輸出截止信號。
9.如權(quán)利要求7所述的信號箝位裝置，其特征在于，當(dāng)所述待箝位信號的直流電平小于所述基準(zhǔn)信號的電壓時，所述比較模塊的輸出端輸出導(dǎo)通信號以控制所述開關(guān)模塊導(dǎo)通，否則所述比較模塊的輸出端輸出截止信號以控制所述開關(guān)模塊截止。
10.如權(quán)利要求1-9中任一項所述的信號箝位裝置，其特征在于，所述開關(guān)模塊為二極管、增強型NMOS管或增強型PMOS管。
【文檔編號】H04N5/18GK103475801SQ201210184787
【公開日】2013年12月25日 申請日期:2012年6月6日 優(yōu)先權(quán)日:2012年6月6日
【發(fā)明者】王飛, 傅璟軍, 胡文閣 申請人:比亞迪股份有限公司