專利名稱：固態(tài)成像裝置、其制造方法及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及固態(tài)成像裝置、其制造方法及包括諸如照相機(jī)的固態(tài)成像裝置的電子設(shè)備。
背景技術(shù)：
對(duì)于固態(tài)成像裝置，已知有CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)固態(tài)成像裝置，這種CMOS固態(tài)成像裝置廣泛地應(yīng)用于數(shù)字靜態(tài)照相機(jī)、數(shù)字?jǐn)z像機(jī)等中。近年來，作為安裝在諸如配備有照相機(jī)的移動(dòng)電話和個(gè)人數(shù)字助理(PDA)的移動(dòng)設(shè)備中的固態(tài)成像裝置，考慮到功率消耗等常常使用低電源電壓的CMOS固態(tài)成像裝置。在CMOS固態(tài)成像裝置中，單元像素形成有用作光電轉(zhuǎn)換器的光敏二極管和多個(gè) 像素晶體管。CMOS固態(tài)成像裝置具有像素陣列(像素區(qū)域)以及周邊電路區(qū)域，在像素區(qū)域中多個(gè)單元像素設(shè)置為二維陣列方式。多個(gè)像素晶體管由MOS晶體管形成，并且由三種晶體管(即轉(zhuǎn)移晶體管、復(fù)位晶體管和放大晶體管)或四種晶體管(除上述三種晶體管外還包括選擇晶體管)組成。作為這樣的CMOS固態(tài)成像裝置，已經(jīng)提出了各種現(xiàn)有技術(shù)的固態(tài)成像裝置，其通過將其中形成有通過設(shè)置多個(gè)像素獲得的像素陣列的半導(dǎo)體芯片電連接到其中形成有執(zhí)行信號(hào)處理的邏輯電路的半導(dǎo)體芯片而構(gòu)造為一個(gè)裝置。例如，日本專利特開2006-49361號(hào)公報(bào)公開了一種半導(dǎo)體模塊，其通過微型凸塊將具有用于每個(gè)像素單元的微型焊盤的背面照明圖像傳感器芯片連接到具有信號(hào)處理電路和微型焊盤的信號(hào)處理芯片而獲得。W02006/129762公開了一種半導(dǎo)體圖像傳感器模塊，其通過堆疊包括圖像傳感器的第一半導(dǎo)體芯片、包括模擬/數(shù)字轉(zhuǎn)換器陣列的第二半導(dǎo)體芯片和包括存儲(chǔ)器元件陣列的第三半導(dǎo)體芯片獲得。第一半導(dǎo)體芯片通過凸塊作為導(dǎo)電連接導(dǎo)體連接到第二半導(dǎo)體芯片。第二半導(dǎo)體芯片通過穿透第二半導(dǎo)體芯片的穿透接觸連接到第三半導(dǎo)體芯片。

發(fā)明內(nèi)容
本申請(qǐng)?zhí)峁┫旅娴墓虘B(tài)成像裝置。具體地講，該固態(tài)成像裝置通過將包括像素陣列的半導(dǎo)體芯片部分和包括邏輯電路的半導(dǎo)體芯片部分接合而獲得。該固態(tài)成像裝置能夠?qū)崿F(xiàn)較高的性能，從而各半導(dǎo)體芯片部分可有效地發(fā)揮其性能，并且能夠?qū)崿F(xiàn)較高的批量生產(chǎn)和成本降低。為了制造該固態(tài)成像裝置，包括像素陣列的第一半導(dǎo)體芯片部分和包括邏輯電路的第二半導(dǎo)體芯片部分(其二者是半成品狀態(tài))彼此接合。然后，第一半導(dǎo)體芯片部分被加工成薄膜形式，其后，像素陣列連接到邏輯電路。該連接通過形成連接互連線來建立，該連接互連線由如下成分組成連接到第一半導(dǎo)體芯片部分的所需互連線的連接導(dǎo)體；穿透第一半導(dǎo)體芯片部分且連接到第二半導(dǎo)體芯片部分的所需互連線的穿透連接導(dǎo)體；以及連接兩個(gè)連接導(dǎo)體的耦合導(dǎo)體。其后，通過接合獲得的該部件被加工成成品狀態(tài)，成為芯片，從而被構(gòu)造為背面照明固態(tài)成像裝置。同樣，作為用于通過將第一半導(dǎo)體芯片部分和第二半導(dǎo)體芯片部分接合而獲得上述固態(tài)成像裝置的新技術(shù)，設(shè)計(jì)了一種方法，其中不通過采用穿透連接導(dǎo)體的電連接方法建立連接，而是通過引導(dǎo)銅(Cu)電極到兩個(gè)半導(dǎo)體芯片部分的表面而建立連接。圖22示出了作為該技術(shù)的一個(gè)示例的固態(tài)成像裝置。本示例的背面照明CMOS固態(tài)成像裝置121通過將第一半導(dǎo)體芯片部分122和第二半導(dǎo)體芯片部分123接合而構(gòu)造為一個(gè)裝置。在第一半導(dǎo)體芯片部分122中，形成由有效像素區(qū)域125和光學(xué)黑區(qū)域126組成的像素陣列124，光學(xué)黑區(qū)域126輸出光學(xué)基準(zhǔn)黑電平。在第二半導(dǎo)體芯片部分123中，形成用作周邊電路的邏輯電路127。在第一半導(dǎo)體芯片部分122中，在由硅形成且加工成薄膜形式的第一半導(dǎo)體基板131中形成像素陣列124，其中多個(gè)像素被二維地布置成矩陣，每個(gè)像素包括用作光電轉(zhuǎn)換器的光敏二極管I3D和多個(gè)像素晶體管Trl和Tr2。在半導(dǎo)體基板131的前表面131a側(cè)， 形成多層配線層134，其中通過層間絕緣膜112的間隔設(shè)置由多層金屬M(fèi)l至M5形成的互連線133[133a至133d]和142，例如，該示例中為五層。銅(Cu)互連線用作互連線133和142。在半導(dǎo)體基板131的背表面?zhèn)龋采w光學(xué)黑區(qū)域126之上區(qū)域的遮光膜136隔著絕緣膜135形成。此外，彩色濾光片138和芯片上透鏡139隔著平坦化膜130形成。在圖22中，像素晶體管Trl和Tr2示出為多個(gè)像素晶體管的代表。盡管圖22示意性地示出了像素陣列124的像素，但是一個(gè)像素的細(xì)節(jié)如圖23所示。在第一半導(dǎo)體芯片122中，光敏二極管形成在加工成薄膜形式的半導(dǎo)體基板131中。光敏二極管ro例如具有基板表面?zhèn)壬系膎型半導(dǎo)體區(qū)域135和p型半導(dǎo)體區(qū)域136。在構(gòu)造像素的基板表面上，柵極電極137隔著柵極絕緣膜形成，并且像素晶體管Trl和Tr2的每一個(gè)由柵極電極137和一對(duì)源極和漏極區(qū)域138形成。相鄰于光敏二極管的像素晶體管Trl相當(dāng)于浮置擴(kuò)散FD。每個(gè)單元像素由元件隔離區(qū)域139隔離。在第一半導(dǎo)體芯片部分122的多層配線層134中，在對(duì)應(yīng)的像素晶體管和互連線133之間以及彼此相鄰的上下層的互連線133之間，經(jīng)由導(dǎo)電通路141建立連接。此外，由第五層金屬M(fèi)5形成的連接互連線142形成為使接合表面面對(duì)第二半導(dǎo)體芯片部分123。連接互連線142經(jīng)由導(dǎo)電通路141連接到由第四層金屬M(fèi)4形成的所需互連線133d。在第二半導(dǎo)體芯片部分123中，用作周邊電路的邏輯電路127形成在由硅形成的第二半導(dǎo)體基板143中用作每個(gè)芯片部分的區(qū)域中。邏輯電路127由包括CMOS晶體管的多個(gè)MOS晶體管TrlI至Trl4形成。在半導(dǎo)體基板143的前表面?zhèn)壬?，形成多層配線層147，其中通過層間絕緣膜144的間隔設(shè)置由多層金屬M(fèi)ll至M14形成的互連線145 [145a至145c]和連接互連線146，例如，該示例中的四層。銅(Cu)互連線用作互連線145。在圖22中，MOS晶體管Trll至Trl4示出為邏輯電路127的多個(gè)MOS晶體管的代表。盡管圖22示意性地示出了 MOS晶體管Trll至Trl4，但是例如MOS晶體管Trll和Trl2的細(xì)節(jié)如圖24所示。在第二半導(dǎo)體芯片部分123中，MOS晶體管Trll和Tr 12的每一個(gè)形成為具有在半導(dǎo)體基板143的前表面?zhèn)鹊陌雽?dǎo)體阱中的一對(duì)源極和漏極區(qū)域149和隔著柵極絕緣膜形成的柵極電極151。MOS晶體管Trll和Trl2的每一個(gè)由元件隔離區(qū)域152隔離。在第二半導(dǎo)體芯片部分123的多層配線層147中，MOS晶體管Trll至Trl4和互連線145之間以及彼此相鄰的上下層的互連線145之間，經(jīng)由導(dǎo)電通路153建立連接。此夕卜，由第四層金屬M(fèi)14形成的連接互連線146形成為使接合表面面對(duì)第一半導(dǎo)體芯片部分122。連接互連線146經(jīng)由導(dǎo)電通路153連接到由第三層金屬M(fèi)13形成的所需互連線145c。第一半導(dǎo)體芯片部分122和第二半導(dǎo)體芯片部分123彼此電連接，連接的方式為它們各自的多層配線層134和147彼此相對(duì)，并且面對(duì)接合表面的連接互連線142和146彼此直接接合。接合處附近的絕緣膜154由Cu擴(kuò)散阻擋絕緣膜形成，用于防止Cu互連線的Cu擴(kuò)散。這樣，在上述的固態(tài)成像裝置121中，由于邏輯電路127中的MOS晶體管的熱載流子引起的光發(fā)射入射在像素陣列側(cè)，該光入射導(dǎo)致暗電流和隨機(jī)噪聲。因此，遮光層需要提供在其中形成像素陣列的第一半導(dǎo)體芯片部分122和其中形成邏輯電路的第二半導(dǎo)體芯片部分123之間。在圖22中，在第一 半導(dǎo)體芯片部分122的多層配線層134中，遮光層155與互連線133分開形成。為了在第一和第二半導(dǎo)體芯片部分122和123之間形成遮光層155,必須形成遮光層155，并且在第一和第二半導(dǎo)體芯片部分之間執(zhí)行電隔離和配線的互連線形成，從而步驟數(shù)變得較多。此外，遮光層155需要具有足夠大的膜厚度以使光衰減。該遮光層155的存在增加了通過接合第一和第二半導(dǎo)體芯片部分122和123獲得的整個(gè)半導(dǎo)體芯片的厚度，并且延長了電互連線形成的距離。這增加了互連線形成的技術(shù)難度，并且導(dǎo)致諸如降低固態(tài)成像裝置制造產(chǎn)率的問題。本發(fā)明考慮到上述情形提出，并且提供固態(tài)成像裝置及其制造方法，以抑制整個(gè)半導(dǎo)體芯片的厚度，抑制來自晶體管的熱載流子引起的光發(fā)射的負(fù)面影響，并且使得步驟數(shù)減少。本發(fā)明還提供可應(yīng)用于例如包括這樣的固態(tài)成像裝置的照相機(jī)的電子設(shè)備。根據(jù)本發(fā)明的一個(gè)實(shí)施例，所提供的固態(tài)成像裝置包括層疊的半導(dǎo)體芯片，構(gòu)造為通過將兩個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合而獲得，并且是通過至少將其中形成有像素陣列和多層配線層的第一半導(dǎo)體芯片部分和其中形成有邏輯電路和多層配線層的第二半導(dǎo)體芯片部分彼此接合而獲得，并且該多層配線層彼此相對(duì)且彼此電連接；以及遮光層，在該第一和第二半導(dǎo)體芯片部分之間的接合處附近，構(gòu)造為由與該第一和第二半導(dǎo)體芯片部分之一或二者的連接互連線的層相同層的導(dǎo)電膜形成。該固態(tài)成像裝置構(gòu)造為背面照明固態(tài)成像裝置。 在根據(jù)本發(fā)明實(shí)施例的固態(tài)成像裝置中，在第一和第二半導(dǎo)體芯片部分之間的接合處附近，遮光層由與第一和第二半導(dǎo)體芯片部分之一或二者的連接互連線的層相同層的導(dǎo)電膜形成。因此，來自邏輯電路的晶體管的熱載流子引起的發(fā)射光被遮光膜阻擋，并且抑制了其入射在像素陣列側(cè)上。此外，接合后的整個(gè)半導(dǎo)體芯片的厚度也得到抑制。根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供固態(tài)成像裝置的制造方法。該方法包括在第一半導(dǎo)體晶片中用作第一半導(dǎo)體芯片部分的區(qū)域中至少形成像素陣列和多層配線層；在第二半導(dǎo)體晶片中用作第二半導(dǎo)體芯片部分的區(qū)域中至少形成邏輯電路和多層配線層。該方法還包括在該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片之一或二者的該多層配線層中由與連接互連線的層相同層的導(dǎo)電膜形成遮光層。該方法還包括以該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片的該多層配線層彼此相對(duì)且兩個(gè)晶片的互連線彼此電連接的方式，將至少包括該第一和第二半導(dǎo)體晶片的兩個(gè)或更多個(gè)半導(dǎo)體晶片接合；將該第一半導(dǎo)體晶片加工成薄膜形式；以及將該接合的半導(dǎo)體晶片加工成芯片。
在根據(jù)本發(fā)明實(shí)施例的固態(tài)成像裝置的制造方法中，由與連接互連線的層相同層的導(dǎo)電膜形成的遮光層形成在第一半導(dǎo)體晶片和第二半導(dǎo)體晶片之一或二者的多層配線層中。此外，第一和第二半導(dǎo)體晶片彼此接合，使它們各自的多層配線層彼此相對(duì)，并且兩個(gè)晶片的互連線彼此電連接。這能使制造的固態(tài)成像裝置具有下面的特征。具體地講，抑制了接合后的整個(gè)半導(dǎo)體芯片的厚度。另外，來自邏輯電路的晶體管的熱載流子引起的發(fā)射光被遮光層阻擋，并且抑制了其入射在像素陣列側(cè)。
根據(jù)本發(fā)明的進(jìn)一步的實(shí)施例，提供電子設(shè)備，該電子設(shè)備包括固態(tài)成像裝置、弓丨導(dǎo)入射光到固態(tài)成像裝置的光電轉(zhuǎn)換器的光學(xué)系統(tǒng)以及處理固態(tài)成像裝置的輸出信號(hào)的信號(hào)處理電路。該固態(tài)成像裝置由根據(jù)本發(fā)明的上述實(shí)施例的固態(tài)成像裝置構(gòu)造。根據(jù)本發(fā)明實(shí)施例的電子設(shè)備包括具有如上所述構(gòu)造的固態(tài)成像裝置作為其固態(tài)成像裝置。因此，在固態(tài)成像裝置中，抑制了接合后的整個(gè)半導(dǎo)體芯片的厚度。另外，來自邏輯電路的晶體管的熱載流子引起的發(fā)射光被遮光層阻擋，并且抑制了其入射在像素陣列側(cè)上。根據(jù)本發(fā)明實(shí)施例的固態(tài)成像裝置及其制造方法可抑制整個(gè)半導(dǎo)體芯片的厚度，并且抑制來自晶體管的熱載流子引起的光發(fā)射的負(fù)面影響。此外，它們能夠減少制造步驟數(shù)。根據(jù)本發(fā)明實(shí)施例的電子設(shè)備包括基于接合芯片的固態(tài)成像裝置，其中抑制了來自晶體管的熱載流子引起的光發(fā)射的負(fù)面影響。這可提供諸如高質(zhì)量照相機(jī)的電子設(shè)備。


圖I是示出應(yīng)用于本發(fā)明實(shí)施例的CMOS固態(tài)成像裝置的一個(gè)示例的示意性構(gòu)造圖；圖2A至2C是根據(jù)本發(fā)明實(shí)施例的固態(tài)成像裝置和根據(jù)現(xiàn)有技術(shù)示例的固態(tài)成像裝置的示意圖；圖3是示出根據(jù)本發(fā)明第一實(shí)施例的固態(tài)成像裝置的主要部分的示意性構(gòu)造圖；圖4是圖3中第一半導(dǎo)體芯片部分的主要部分的放大構(gòu)造圖；圖5是圖3中第二半導(dǎo)體芯片部分的主要部分的放大構(gòu)造圖；圖6是圖3中接合部分的主要部分的放大構(gòu)造圖；圖7A至7C是示出第一實(shí)施例中的遮光層的構(gòu)造圖；圖8是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第一示意圖)；圖9是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第二示意圖)；圖10是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第二不意圖)；圖11是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第四示意圖)；圖12是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第五示意圖)；
圖13是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第TK不意圖)；圖14是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第七示意圖)；圖15是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第八示意圖)；圖16是示出根據(jù)第一實(shí)施例的固態(tài)成像裝置的制造方法示例的制造工藝圖(第九示意圖)；
圖17是用于說明本發(fā)明實(shí)施例的圖線，并且示出了關(guān)于指定膜厚度的光透射率與波長的關(guān)系；圖18是用于說明本發(fā)明實(shí)施例的圖線，并且示出了關(guān)于指定波長光透射率與金屬膜的膜厚度的關(guān)系；圖19A至19C是示出根據(jù)實(shí)施例的遮光層的修改示例的構(gòu)造示意圖；圖20是示出根據(jù)本發(fā)明第二實(shí)施例的固態(tài)成像裝置的主要部分的示意性構(gòu)造圖；圖21是根據(jù)本發(fā)明第三實(shí)施例的電子設(shè)備的示意性構(gòu)造圖；圖22是根據(jù)現(xiàn)有技術(shù)示例的固態(tài)成像裝置的主要部分的示意性構(gòu)造圖；圖23是示出圖22中的第一半導(dǎo)體芯片部分的主要部分的放大構(gòu)造圖；以及圖24是示出圖22中的第二半導(dǎo)體芯片部分的主要部分的放大構(gòu)造圖。
具體實(shí)施例方式下面，將描述執(zhí)行本發(fā)明技術(shù)的方式(在下文，稱為實(shí)施例)。描述的順序如下。I. CMOS固態(tài)成像裝置的示意性構(gòu)造示例2.第一實(shí)施例(固態(tài)成像裝置的構(gòu)造示例及其制造方法示例)3.第二實(shí)施例(固態(tài)成像裝置的構(gòu)造示例及其制造方法示例)4.第三實(shí)施例(電子設(shè)備的構(gòu)造示例)〈I. CMOS固態(tài)成像裝置的示意性構(gòu)造示例>圖I示出了應(yīng)用于本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體裝置的CMOS固態(tài)成像裝置的示意性構(gòu)造。該CMOS固態(tài)成像裝置應(yīng)用于各實(shí)施例的固態(tài)成像裝置。如圖I所示，本示例的固態(tài)成像裝置I具有在諸如硅基板的半導(dǎo)體基板11之上的像素陣列(所謂的像素區(qū)域)3和周邊電路部分，在像素區(qū)域中多個(gè)像素2規(guī)則地設(shè)置為二維陣列方式，每個(gè)像素包括光電轉(zhuǎn)換器。像素2例如具有用作光電轉(zhuǎn)換器的光敏二極管和多個(gè)像素晶體管(所謂的MOS (金屬氧化物半導(dǎo)體)晶體管)。多個(gè)像素晶體管例如可由三種晶體管構(gòu)造(即轉(zhuǎn)移晶體管、復(fù)位晶體管和放大晶體管)。作為選擇，還可增加選擇晶體管以由四種晶體管構(gòu)造像素晶體管。單元像素的等效電路類似于常規(guī)電路，因此省略了其詳細(xì)描述。像素2可構(gòu)造為一個(gè)單元像素。像素2也可具有共享的像素結(jié)構(gòu)。該像素共享結(jié)構(gòu)由多個(gè)光敏二極管、多個(gè)轉(zhuǎn)移晶體管、共享的一個(gè)浮置擴(kuò)散以及共享的各其它像素晶體管組成。就是說，在共享像素中，多個(gè)單元像素的光敏二極管和轉(zhuǎn)移晶體管共享各一個(gè)其它像素晶體管。周邊電路部分具有垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5、水平驅(qū)動(dòng)電路6、輸出電路7和控制電路8等?？刂齐娐?接收輸入時(shí)鐘和數(shù)據(jù)以制定運(yùn)行模式等，并且輸出固態(tài)成像裝置的內(nèi)部信息的數(shù)據(jù)等。具體地講，控制電路8根據(jù)垂直同步信號(hào)、水平同步信號(hào)和主時(shí)鐘產(chǎn)生時(shí)鐘信號(hào)以及用作垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5和水平驅(qū)動(dòng)電路6等運(yùn)行基礎(chǔ)的控制信號(hào)?？刂齐娐?將這些信號(hào)輸入到垂直驅(qū)動(dòng)電路4、列信號(hào)處理電路5以及水平驅(qū)動(dòng)電路6
坐 寸o垂直驅(qū)動(dòng)電路4例如以移位寄存器構(gòu)造。垂直驅(qū)動(dòng)電路4選擇像素驅(qū)動(dòng)互連線，并且提供用于驅(qū)動(dòng)像素的脈沖到所選像素驅(qū)動(dòng)互連線以逐行驅(qū)動(dòng)像素。具體地講，垂直驅(qū)動(dòng)電路4在豎直方向上順次逐行執(zhí)行像素陣列3的各像素2的選擇掃描，并且將像素信號(hào)經(jīng)由垂直信號(hào)線9提供到列信號(hào)處理電路5，該像素信號(hào)基于根據(jù)例如用作每個(gè)像素2的光電轉(zhuǎn)換器的光敏二極管中接收光的量產(chǎn)生的信號(hào)電荷。列信號(hào)處理電路5例如為每個(gè)列的像素2設(shè)置，并且在每個(gè)像素列的基礎(chǔ)上執(zhí)行信號(hào)處理，例如，從像素2輸出的信號(hào)的噪聲去除。具體地講，列信號(hào)處理電路5執(zhí)行信號(hào)處理，例如，去除像素2特有的固定圖案噪聲的CDS (相關(guān)雙取樣)、信號(hào)放大和AD (模擬-數(shù)字)轉(zhuǎn)換。在列信號(hào)處理電路5的輸出階段上，水平選擇開關(guān)(未示出)提供為連接到水平f目號(hào)線10。水平驅(qū)動(dòng)電路6例如以移位寄存器構(gòu)造。水平驅(qū)動(dòng)電路6順序輸出水平掃描脈沖，因此進(jìn)而選擇每個(gè)列信號(hào)處理電路5，并且使像素信號(hào)從每個(gè)列信號(hào)處理電路5輸出到水平彳目號(hào)線10。輸出電路7為從列信號(hào)處理電路5的每一個(gè)通過水平信號(hào)線10順序提供的信號(hào)執(zhí)行信號(hào)處理，并且輸出所產(chǎn)生的信號(hào)。例如，輸出電路7在某些情況下僅執(zhí)行緩沖，并且在其它情況下執(zhí)行黑電平調(diào)整、列變化糾正、各種數(shù)字信號(hào)處理等。輸入/輸出端子12與外部交換信號(hào)。圖2A至2C示出了現(xiàn)有技術(shù)的CMOS固態(tài)成像裝置和根據(jù)本發(fā)明實(shí)施例的CMOS固態(tài)成像裝置的基本示意性構(gòu)造。如圖2A所示，現(xiàn)有技術(shù)的CMOS固態(tài)成像裝置161通過安裝像素陣列163、控制電路164和用于信號(hào)處理的邏輯電路165在一個(gè)半導(dǎo)體芯片162中而構(gòu)造。通常，圖像傳感器166由像素陣列163和控制電路164構(gòu)成。相反，如圖2B所示，在根據(jù)本發(fā)明一個(gè)實(shí)施例的CMOS固態(tài)成像裝置20中，像素陣列23和控制電路24安裝在第一半導(dǎo)體芯片部分22中，并且包括用于信號(hào)處理的信號(hào)處理電路的邏輯電路25安裝在第二半導(dǎo)體芯片部分26中。第一和第二半導(dǎo)體芯片部分22和26彼此電連接，以構(gòu)造作為一個(gè)半導(dǎo)體芯片的CMOS固態(tài)成像裝置20。如圖2C所示，在根據(jù)本發(fā)明另一個(gè)實(shí)施例的CMOS固態(tài)成像裝置21中，像素陣列23安裝在第一半導(dǎo)體芯片部分22中，并且控制電路24和包括信號(hào)處理電路的邏輯電路25安裝在第二半導(dǎo)體芯片部分26中。第一和第二半導(dǎo)體芯片部分22和26彼此電連接，以構(gòu)造作為一個(gè)半導(dǎo)體芯片的CMOS固態(tài)成像裝置21。根據(jù)CMOS固態(tài)成像裝置的構(gòu)造也可通過彼此接合三個(gè)或更多個(gè)半導(dǎo)體芯片部分構(gòu)造CMOS固態(tài)成像裝置，盡管附圖中未示出。例如，除了上述的第一和第二半導(dǎo)體芯片部分外，也可通過增加包括存儲(chǔ)元件陣列的半導(dǎo)體芯片部分和包括另一個(gè)電路元件的半導(dǎo)體芯片部分等，并且將三個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合來構(gòu)造作為一個(gè)芯片的CMOS固態(tài)成像裝置。
〈2.第一實(shí)施例>
[固態(tài)成像裝置的構(gòu)造示例]圖3示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的固態(tài)成像裝置，具體地講為根據(jù)本發(fā)明第一實(shí)施例的背面照明CMOS固態(tài)成像裝置。根據(jù)第一實(shí)施例的固態(tài)成像裝置31具有層疊的半導(dǎo)體芯片32，其通過將其中形成像素陣列23和控制電路24的第一半導(dǎo)體芯片部分22和其中形成邏輯電路25的第二半導(dǎo)體芯片部分26接合而獲得，類似于圖2B所示。第一半導(dǎo)體芯片部分22接合到第二半導(dǎo)體芯片部分26，接合方式為稍后描述的它們各自的多層配線層彼此相對(duì)，并且連接用的互連線彼此直接接合。在第一半導(dǎo)體芯片部分22中，由加工成薄膜形式的娃形成的第一半導(dǎo)體基板33中形成像素陣列160，其中每一個(gè)都包括用作光電轉(zhuǎn)換器的光敏二極管ro和多個(gè)像素晶體管Trl和Tr2的多個(gè)像素二維地設(shè)置為矩陣。此外，構(gòu)造控制電路24的多個(gè)MOS晶體管形成在半導(dǎo)體基板33上，盡管附圖中未示出。在半導(dǎo)體基板33的前表面33a側(cè)上，形成多層配線層37，其中，互連線35 [35a至35d]和36由多層的金屬M(fèi)l至M5形成，例如在該示例中為五層，且由層間絕緣膜34間隔著設(shè)置。由雙鑲嵌法(dual damascene method)形成的銅(Cu)互連線用作互連線35和36。在半導(dǎo)體基板33的背表面?zhèn)?，覆蓋光學(xué)黑區(qū)域41之上區(qū)域的遮光膜39隔著絕緣膜38形成。此外，彩色濾光片44和芯片上透鏡45隔著平坦化膜43形成在有效像素區(qū)域42之上。也可在光學(xué)黑色區(qū)域41之上形成芯片上透鏡45。在圖3中，像素晶體管Trl和Tr2示出為多個(gè)像素晶體管的代表。盡管圖3示意性地示出了像素陣列160的像素，但是一個(gè)像素的細(xì)節(jié)如圖4所示。在第一半導(dǎo)體芯片22中，光敏二極管ro形成在加工成薄膜形式的半導(dǎo)體基板33中。光敏二極管ro例如具有在基板表面?zhèn)鹊膎型半導(dǎo)體區(qū)域46和p型半導(dǎo)體區(qū)域47。在構(gòu)成像素的基板表面之上，柵極電極48的每一個(gè)都隔著柵極絕緣膜形成，并且像素晶體管Trl和Tr2的每一個(gè)都由柵極電極48和一對(duì)源極和漏極區(qū)域49形成。相鄰于光敏二極管的像素晶體管Trl相當(dāng)于浮置擴(kuò)散FD。每個(gè)單元像素由元件隔離區(qū)域51隔離。元件隔離區(qū)域51形成為淺溝槽隔離(STI)結(jié)構(gòu)，例如，通過在基板中形成的溝槽中埋設(shè)諸如Si02膜的絕緣膜而獲得。在第一半導(dǎo)體芯片部分22的多層配線層37中，在對(duì)應(yīng)的像素晶體管和互連線35之間以及彼此相鄰的上下層的互連線35之間經(jīng)由導(dǎo)電通路52建立連接。此外，由第五層金屬M(fèi)5形成的連接互連線36形成為使接合表面40面對(duì)第二半導(dǎo)體芯片部分26。連接互連線36經(jīng)由導(dǎo)電通路52連接到由第四層金屬M(fèi)4形成的所需的互連線35d。在第二半導(dǎo)體芯片部分26中，用作周邊電路的邏輯電路55形成在由硅形成的第二半導(dǎo)體基板54中用作每個(gè)芯片部分的區(qū)域中。邏輯電路55由包括CMOS晶體管的多個(gè)MOS晶體管Trll至Trl4形成。在半導(dǎo)體基板54的前表面?zhèn)戎希纬啥鄬优渚€層59，其中，互連線57[57a至57c]和58由多層金屬M(fèi)ll至M14形成，例如，在該示例中為四層，通過層間絕緣膜56間隔著設(shè)置。通過雙鑲嵌法形成的銅(Cu)互連線用作互連線57和58。在圖3中，MOS晶體管Trll至Trl4示出為邏輯電路55的多個(gè)MOS晶體管的代表。盡管圖3示意性地示出了 MOS晶體管Trll至Tr 14，但是諸如MOS晶體管Trll和Tr 12的細(xì)節(jié)如圖5所示。在第二半導(dǎo)體芯片部分26中，MOS晶體管Trll和Tr 12的每一個(gè)都形成為在半導(dǎo)體基板54的前表面?zhèn)壬系陌雽?dǎo)體阱區(qū)具有一對(duì)源極和漏極區(qū)域61和柵極電極62，柵極電極隔著柵極絕緣膜形成。MOS晶體管Trll和Trl2的每一個(gè)都由元件隔離區(qū)域63隔離，元件隔離區(qū)域63例如具有STI結(jié)構(gòu)。在第二半導(dǎo)體芯片部分26的多層配線層59中，在MOS晶體管Trll至Trl4和互連線57之間以及彼此相鄰的上下層的互連線57之間通過導(dǎo)電通路64建立連接。此外，由第四層金屬M(fèi)14形成的連接互連線58形成為使接合表面40面對(duì)第一半導(dǎo)體芯片部分22。連接互連線58經(jīng)由導(dǎo)電通路64連接到由第三層金屬M(fèi)13形成的所需的互連線57c。第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26彼此電連接，連接方式為它們各自的多層配線層37和59彼此相對(duì)，并且面對(duì)接合表面40的連接互連線36和58彼此直接連接。如稍后描述的制造方法所示，接合處附近的層間絕緣膜66由用于防止Cu互連線的Cu擴(kuò)散的Cu擴(kuò)散阻擋絕緣膜和沒有Cu擴(kuò)散阻擋特征的絕緣膜的組合形成。由Cu互連線形成的連接互連線36和58之間的直接接合通過熱擴(kuò)散 接合執(zhí)行。既沒有連接互連線36也沒有連接互連線58存在的接合表面上的絕緣膜66之間的接合通過等離子體接合或粘合劑執(zhí)行。在本實(shí)施例中，特別是如圖3和圖6 (主要部分的放大圖)所示，在第一和第二半導(dǎo)體芯片部分22和26之間的接合處附近，形成由與連接互連線的層相同層的導(dǎo)電膜形成的遮光層68。本實(shí)施例的遮光層68由遮光部件71和遮光部件72形成，遮光部件71由與第一半導(dǎo)體芯片部分22的連接互連線36相同層的金屬M(fèi)5形成，遮光部件72由與第二半導(dǎo)體芯片部分26的連接互連線58相同層的金屬M(fèi)14形成。在此情況下，如圖7A至7C所示，遮光部件71或72的任何一個(gè)，即本示例中的遮光部件71，形成為從上面看(見圖7A)垂直和水平方向上以預(yù)定的節(jié)距具有多個(gè)孔73的形狀。此外，其它遮光部件72形成為點(diǎn)的形狀，從上面看(見圖7B)覆蓋遮光部件71的孔73。遮光層68構(gòu)造為使遮光部件71和72 二者彼此交疊，以從上面(見圖7C)看均勻地覆蓋表面。遮光部件71和覆蓋遮光部件71的孔73的遮光部件72形成為彼此部分地交疊。當(dāng)連接互連線36和58彼此直接接合時(shí)，遮光部件71和遮光部件72在同時(shí)交疊的部分彼此直接接合。作為遮光部件71的孔73的形狀，各種形狀都是可能的。在附圖中，孔73的每一個(gè)都形成為矩形形狀。點(diǎn)形式的遮光部件72具有覆蓋孔73的形狀。在附圖中，遮光部件72的每個(gè)點(diǎn)都形成為矩形形狀，具有略大于孔73的對(duì)應(yīng)一個(gè)的面積。優(yōu)選地，固定的電位(例如，接地電位)施加到遮光層68，從而遮光層68就電位而言是穩(wěn)定的。[固態(tài)成像裝置的制造方法示例]圖8至16示出了根據(jù)第一實(shí)施例的固態(tài)成像裝置31的制造方法示例。圖8至10示出了用于具有像素陣列的第一半導(dǎo)體芯片部分的步驟。圖11至13示出了用于具有邏輯電路的第二半導(dǎo)體芯片部分的步驟。圖14至16示出了接合和后續(xù)處理的步驟。首先，如圖8所示，半導(dǎo)體阱區(qū)30形成在第一半導(dǎo)體晶片(在下文，稱為半導(dǎo)體基板)33中用作每個(gè)芯片部分的區(qū)域中，第一半導(dǎo)體晶片33例如由硅形成，并且用作各像素的光電轉(zhuǎn)換器的光敏二極管ro形成在該半導(dǎo)體阱區(qū)30中。元件隔離區(qū)域51 (見圖4)可首先形成，盡管附圖中未示出。每個(gè)光敏二極管ro形成為在半導(dǎo)體阱區(qū)30的深度方向上延伸。光敏二極管ro形成在構(gòu)成像素陣列160的有效像素區(qū)域42和光學(xué)黑色區(qū)域41中。此外，構(gòu)成各像素的多個(gè)像素晶體管形成在半導(dǎo)體阱區(qū)30的前表面?zhèn)壬稀Ｏ袼鼐w管例如可由轉(zhuǎn)移晶體管、復(fù)位晶體管、放大晶體管和選擇晶體管構(gòu)成。這里，像素晶體管Trl和Tr2示出為如上所述的代表。盡管附圖中未示出，像素晶體管Trl和Tr2的每一個(gè)都具有一對(duì)源極和漏極區(qū)域和柵極電極，柵極電極隔著柵極絕緣膜形成。在半導(dǎo)體基板33的前表面?zhèn)戎希ㄟ^層間絕緣膜34的間隔形成由多層金屬M(fèi)l至M4形成的互連線35[35a、35b、35c和35d](即在本示例中的四層)，并且包括導(dǎo)電通路52?；ミB線35可由雙鑲嵌法形成。具體地講，通過通路第一工藝形成的連接孔和互連線溝槽同時(shí)形成在層間絕緣膜34中，并且形成用于防止Cu擴(kuò)散的Cu擴(kuò)散阻擋金屬膜和Cu種子膜(seed film)。其后，通過電鍍法埋設(shè)Cu材料層。Cu擴(kuò)散阻擋金屬膜的示例包括Ta、TaN、Ti、TiN、W、WN、Ru、TiZrN膜以及包含這些材料的合金膜。隨后，多余的Cu材料層通過化學(xué)機(jī)械拋光(CMP)方法去除，從而形成具有平坦導(dǎo)電通路的Cu互連單片電路。其后，沉積Cu擴(kuò)散阻擋絕緣膜，盡管附圖中未示出。作為Cu擴(kuò)散阻擋絕緣膜，例如，可采用SiN、SiC、SiCN或SiON的絕緣膜或作為樹脂的苯并環(huán)丁烯(BCB :粘合劑)。通過重復(fù)該步驟，形成由四層金屬M(fèi)l至M4形成的互連線35a至35d。接下來，如圖9所示，順序形成沒有Cu擴(kuò)散阻擋特征的第一絕緣膜76、沒有Cu擴(kuò)散阻擋特征的第二絕緣膜77以及Cu擴(kuò)散阻擋絕緣膜75。第一絕緣膜76和第二絕緣膜77 由SiO2膜、SiCOH膜等形成。作為Cu擴(kuò)散阻擋絕緣膜75，例如，如上所述可采用SiN、SiC、SiCN或SiON的絕緣膜或作為樹脂的苯并環(huán)丁烯(BCB :粘合劑)。Cu擴(kuò)散阻擋絕緣膜75、第一絕緣膜76和第二絕緣膜77相當(dāng)于層間絕緣膜34。隨后，最外層的Cu擴(kuò)散阻擋絕緣膜75、第二絕緣膜77和第一絕緣膜76圖案化為通過采用光刻和蝕刻技術(shù)的通路第一工藝選擇性打開通路孔80。其后，第二絕緣膜77圖案化為選擇性形成孔78和79。就是說，膜被圖案化為在對(duì)應(yīng)于要形成的遮光部件71的部分(除了孔73的部分)具有孔78，在對(duì)應(yīng)于要形成的連接互連線36的部分具有孔79，并且具有通路孔80。接下來，如圖10所示，具有孔73的遮光部件71、連接到互連線35d的導(dǎo)電通路52以及連接互連線36通過使用如上所述的雙鑲嵌法在孔78和79以及通路孔80中埋設(shè)Cu材料形成。遮光部件71和連接互連線36由第五層金屬M(fèi)5形成。因此，多層配線層37由層間絕緣膜34、Cu擴(kuò)散阻擋絕緣膜75、第一絕緣膜76和第二絕緣膜77以及由金屬M(fèi)l至M5形成的互連線35a至35d、連接互連線36、遮光部件71形成。優(yōu)選地，由連接到連接互連線36的第四層金屬M(fèi)4形成的互連線35dl形成為足以延伸到遮光部件71的側(cè)部，并且具有與遮光部件71交疊的區(qū)域，從而從邏輯電路側(cè)發(fā)射的光可被防止泄漏到光敏二極管ro偵U。遮光部件71形成為具有孔73的圖案的原因如下。如果遮光部件71中的Cu圖案的面積設(shè)定為很大，則由于化學(xué)機(jī)械拋光(CMP)中凹下而產(chǎn)生凹陷。因此，基板之間的接合中產(chǎn)生間隙且沒有獲得有效的粘結(jié)。作為選擇，如果用于緊密粘合的壓力設(shè)定為很高以防止產(chǎn)生間隙，則由于應(yīng)變引起的基板之間的錯(cuò)位變得很大，并且圖案之間的對(duì)準(zhǔn)變得困難。因此，孔73提供為限制遮光部件71的面積，從而可防止凹陷的產(chǎn)生。遮光部件71與第二半導(dǎo)體芯片部分側(cè)的接合表面中不存在Cu膜的表面直接接觸。因此，在第一半導(dǎo)體芯片部分中，Cu擴(kuò)散阻擋絕緣膜75作為面對(duì)接合表面的層間絕緣膜是合適的。同樣，如圖11所示，在例如由硅形成的第二半導(dǎo)體晶片(在下文，稱為半導(dǎo)體基板)54中，半導(dǎo)體阱區(qū)50形成在用作每個(gè)芯片部分的區(qū)域中。構(gòu)成邏輯電路55的多個(gè)MOS晶體管Trll至Trl4形成在該半導(dǎo)體阱區(qū)50中。這里，MOS晶體管Trll至Trl4表示為如上所述的代表。元件隔離區(qū)域63(見圖5)可首先形成，盡管附圖中未示出。
在半導(dǎo)體基板54的前表面?zhèn)壬?，通過層間絕緣膜56的間隔，形成由多層金屬M(fèi)ll至M13形成的互連線57[57a、57b和57c](即在本示例中的三層)，且包括導(dǎo)電通路64?；ミB線57可通過雙鑲嵌法形成。具體地講，通過通路第一工藝形成的連接孔和互連線溝槽同時(shí)形成在層間絕緣膜56中，并且形成用于防止Cu擴(kuò)散的Cu擴(kuò)散阻擋金屬膜和Cu種子膜。其后，通過電鍍法埋設(shè)Cu材料層。Cu擴(kuò)散阻擋金屬膜的示例包括Ta、TaN、Ti、TiN、W、WN、RiuTiZrN膜以及包含這些材料的合金膜。隨后，通過化學(xué)機(jī)械拋光(CMP)去除多余的Cu材料層，從而形成具有平坦化導(dǎo)電通路的Cu互連單片電路。其后，沉積Cu擴(kuò)散阻擋絕緣膜，盡管附圖中未示出。作為Cu擴(kuò)散阻擋絕緣膜，例如，可采用SiN、SiC、SiCN或SiON的絕緣膜或作為樹脂的苯并環(huán)丁烯(BCB :粘合劑)。通過重復(fù)該步驟，形成由三層金屬M(fèi)ll至M13形成的互連線57a至57c。接下來，如圖12所示，順序形成沒有Cu擴(kuò)散阻擋特征的第一絕緣膜82、沒有Cu擴(kuò)散阻擋特征的第二絕緣膜83以及Cu擴(kuò)散阻擋絕緣膜81。第一絕緣膜82和第二絕緣膜83由SiO2膜、SiCOH膜等形成。作為Cu擴(kuò)散阻擋絕緣膜81，例如，可如上所述采用SiN、SiC、SiCN或SiON的絕緣膜或作為樹脂的苯并環(huán)丁烯(BCB :粘合劑)。Cu擴(kuò)散阻擋絕緣膜81、第一絕緣膜82和第二絕緣膜83相當(dāng)于層間絕緣膜56。隨后，最外層的Cu擴(kuò)散阻擋絕緣膜81、第二絕緣膜83和第一絕緣膜82通過采用光刻和蝕刻技術(shù)的通路第一工藝圖案化為選擇性地打開通路孔86。其后，第二絕緣膜83圖案化為選擇性地形成孔84和85。孔84形成在覆蓋第一半導(dǎo)體芯片側(cè)的遮光部件71的孔73的位置。優(yōu)選地，該孔84形成為具有覆蓋遮光部件71的孔73并且與遮光部件71部分地重疊的大小，從而稍后在第一半導(dǎo)體基板接合到第二半導(dǎo)體基板時(shí)，可防止由于接合錯(cuò)位引起的光泄漏。就是說，該膜圖案化為在對(duì)應(yīng)于要形成遮光部件72的部分處具有孔84，在對(duì)應(yīng)于要形成連接互連線58的部分處具有孔85，并且具有通路孔86。接下來，如圖13所示，具有點(diǎn)形狀的遮光部件72、連接到互連線57c的導(dǎo)電通路64和連接互連線58通過采用如上所述的雙鑲嵌法在孔84和85以及通路孔86中埋設(shè)Cu材料形成。遮光部件72和連接互連線58由第四層金屬M(fèi)14形成。因此，多層配線層59由層間絕緣膜56、Cu擴(kuò)散阻擋絕緣膜81、第一絕緣膜82、第二絕緣膜83以及由金屬M(fèi)ll至M14形成的互連線57a至57c、連接互連線58、遮光部件72形成。接下來，如圖14所示，第一半導(dǎo)體基板33接合到第二半導(dǎo)體基板54，接合方式為它們各自的多層配線層彼此相對(duì)，并且連接互連線36和58 二者彼此直接接觸且電連接。就是說，第一和第二半導(dǎo)體基板33和54彼此物理連接且電連接。此時(shí)，遮光部件71和遮光部件72也在交疊部分處彼此直接連接。具體地講，連接互連線36和58之間以及遮光部件71和72之間的熱擴(kuò)散接合通過熱處理實(shí)現(xiàn)。此時(shí)的熱處理溫度可設(shè)定到約100°C至500°C。此外，作為層間絕緣膜的絕緣膜經(jīng)受表面處理，并且通過等離子體接合或粘合劑彼此接合。連接互連線36和58以及遮光部件71和72的Cu表面易于氧化。也可以在連接前執(zhí)行還原處理以去除Cu表面上的氧化膜。還原處理例如可通過氫氣、氫和氬的混合氣體、氫等離子體、氨等離子體或氬等離子體等執(zhí)行。接下來，如圖15所示，第一半導(dǎo)體基板33通過CMP法等從背表面?zhèn)妊心ゲ伖庖约庸こ杀∧ば问剑构饷舳O管ro留下所希望的膜厚度。接下來，如圖16所示，覆蓋光敏二極管ro之上對(duì)應(yīng)于光學(xué) 黑區(qū)域41的區(qū)域的遮光膜39隔著絕緣膜38形成在加工成薄膜形式的基板的表面之上。此外，彩色濾光片44和芯片上透鏡45隔著平坦化膜43形成在對(duì)應(yīng)于有效像素區(qū)域42的光敏二極管之上。隨后，執(zhí)行分割接合的第一和第二半導(dǎo)體基板33和54為各自芯片的切片工藝，從而獲得如圖3所示的所希望的固態(tài)成像裝置31。作為用作遮光部件71和72、連接互連線36和58以及它們相同層的互連線的金屬M(fèi)5和M14，具有高導(dǎo)電性和高擋光能力的材料且易于接合的材料是優(yōu)選的。作為具有這樣特性的材料，除了 Cu，可采用諸如Al、W、Ti、Ta、Mo或Ru的單一材料或合金。優(yōu)選地，根據(jù)涉及光發(fā)射的第二半導(dǎo)體芯片部分26側(cè)上的光波長決定遮光層68的膜厚度，即本示例中的遮光部件71和72的膜厚度。在本實(shí)施例中，應(yīng)當(dāng)阻擋從第二半導(dǎo)體芯片部分26的MOS晶體管的熱載流子發(fā)射的光。因此，遮光層的厚度應(yīng)當(dāng)考慮具有約I U m波長的光設(shè)計(jì)。例如，遮光層68的膜厚度以及遮光部件71和72的膜厚度可設(shè)定為約50nm 至 800nm。 圖17示出了在指定的膜厚度處關(guān)于Cu、Ta、Ti、Ru、W和AlSi的透射率與光波長的關(guān)系。曲線al對(duì)應(yīng)于具有50nm膜厚度的Cu膜。曲線bl對(duì)應(yīng)于具有50nm膜厚度的Ta膜。曲線Cl對(duì)應(yīng)于具有50nm膜厚度的Ti膜。曲線dl對(duì)應(yīng)于具有62nm膜厚度的Ru膜。曲線el對(duì)應(yīng)于具有60nm膜厚度的W膜。曲線f I對(duì)應(yīng)于具有60nm膜厚度的AlSi膜。根據(jù)圖17的圖線，可選擇適合于阻擋具有30011!11至111111波長光的金屬膜。圖18示出了在指定的光波長處關(guān)于Cu、Ta、Ti、Ru和W的透射率與膜厚度的關(guān)系。直線a2示出了在575nm波長處Cu膜的特征。直線b2示出了在700nm的波長處Ta膜的特征。直線c2示出了在700nm波長處Ti膜的特征。點(diǎn)d2示出了在700nm的波長處Ru膜的特征。直線e2示出了在700nm的波長處W膜的特征。根據(jù)圖18的圖線，可選擇獲得所希望擋光率的各金屬膜的膜厚度。還是在阻擋由于來自晶體管的熱載流子引起的接近Ium波長發(fā)射光的情況下，膜厚度可通過類似的方法選擇。在根據(jù)第一實(shí)施例的固態(tài)成像裝置31及其制造方法中，由與連接互連線36和58相同的層的金屬M(fèi)5和M14形成的遮光層68形成在第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26之間的接合處附近。該遮光層68可抑制來自第二半導(dǎo)體芯片部分26的邏輯電路55的MOS晶體管的熱載流子引起的發(fā)射光入射在第一半導(dǎo)體芯片部分22的像素陣列上。因此，抑制了由于熱載流子引起的光發(fā)射的負(fù)面影響，因此可抑制暗電流和隨機(jī)噪聲。因?yàn)檎诠鈱?8由與連接互連線36和58相同層的金屬M(fèi)5和M14形成，所以整個(gè)接合的半導(dǎo)體芯片的厚度可設(shè)定為小于圖22的現(xiàn)有技術(shù)示例的厚度，并且還可減小固態(tài)成像裝置31的厚度。這可提供具有更少暗電流和隨機(jī)噪聲的固態(tài)成像裝置，而不增加整個(gè)半導(dǎo)體芯片的厚度。在第一半導(dǎo)體芯片部分22中，由通過導(dǎo)電通路52連接到連接互連線36的金屬M(fèi)4形成的互連線35dl形成為延伸到遮光部件71的側(cè)部，并且與遮光部件71交疊。這可防止從第二半導(dǎo)體芯片部分26發(fā)射的光通過間隙泄漏到像素陣列。在該制造方法中，互連線、連接互連線和遮光層可同時(shí)形成。因此，實(shí)現(xiàn)了制造步驟數(shù)的減少、掩模步驟的減少以及材料成本的減少，并且可以低成本制造具有更少暗電流和隨機(jī)噪聲的固態(tài)成像裝置。在圖9的步驟中的通路孔80的形成中，因?yàn)樵撏房椎拈_口率(aspect ratio)低于圖22的現(xiàn)有技術(shù)示例的開口率，所以通路孔80可易于形成。
在第一半導(dǎo)體基板33和第二半導(dǎo)體基板54之間的接合中，所謂的金屬間接合，例如，連接互連線之間的接合以及遮光部件之間的接合，以高面積比獲得。因此，實(shí)現(xiàn)很高的接合強(qiáng)度，并且抑制由于膜分開引起的異常。因此，可以高產(chǎn)率制造固態(tài)成像裝置具有大面積的金屬層，即連接互連線36和58和遮光層68,存在于第一和第二半導(dǎo)體芯片部分22和26之間。因此，可消散來自邏輯電路55的熱輻射，并且可抑制像素陣列側(cè)的溫度升高。因此，能夠提供免于特性變壞的固態(tài)成像裝置，特性變壞例如為運(yùn)行溫度升高時(shí)的像素陣列的暗電流。遮光層68由一側(cè)具有孔73的遮光部件71和另一側(cè)具有覆蓋孔73的點(diǎn)形狀的遮光部件72形成。由于該特征，遮光部件71和72的面積可設(shè)定為小的。因此，在遮光部件的形成中不產(chǎn)生由于化學(xué)機(jī)械拋光(CMP)引起的凹陷，這在半導(dǎo)體芯片部分22和26之間提供良好的接合。[遮光層的修改示例]作為第一半導(dǎo)體芯片部分22側(cè)的遮光部件和第二半導(dǎo)體芯片部分26側(cè)的遮光部件的形狀，各種形狀都是可能的。圖19A至19C示出了遮光層的修改示例。第一半導(dǎo)體芯片部分22側(cè)的遮光部件88形成為多個(gè)條的形狀，其具有所需的寬度W1，并且以所需的間隔tl設(shè)置(見圖19A)。第二半導(dǎo)體芯片部分26側(cè)的遮光部件89形成為多個(gè)條的形狀，其具有大于上述寬度Wl的所需寬度W2 Offl),并且以小于上述間隔tl的所需間隔t2 ( < tl)設(shè)置(見圖19B)。遮光部件88的條部分的節(jié)距設(shè)定為等于遮光部件89的條部分的節(jié)距。遮光層68通過彼此交疊條式遮光部件88和條式遮光部件89而形成，交疊方式為該表面從上面看被均勻地覆蓋(見圖19C)。具有這樣的遮光層68的固態(tài)成像裝置與如上所述的也具有相同的有益效果?！?.第二實(shí)施例〉[固態(tài)成像裝置的構(gòu)造示例]圖20示出了根據(jù)本發(fā)明另一個(gè)實(shí)施例的固態(tài)成像裝置，具體地講為根據(jù)本發(fā)明第二實(shí)施例的背面照明CMOS固態(tài)成像裝置。在根據(jù)第二實(shí)施例的固態(tài)成像裝置91中，遮光層92由與連接互連線36相同層的金屬M(fèi)5形成在第一半導(dǎo)體芯片部分22側(cè)。該遮光層92均勻地形成在整個(gè)表面上。甚至在遮光層92的形成中由于化學(xué)機(jī)械拋光(CMP)中的凹下產(chǎn)生凹陷時(shí)，其在整個(gè)表面上是均勻的，可通過增加用于緊密粘合的壓力來實(shí)現(xiàn)接合。其它構(gòu)造與第一實(shí)施例的相同。因此，與圖3相同的部分給出相同的符號(hào)，并且省略重復(fù)的描述。整個(gè)表面上均勻的遮光層92可提供在第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26的任何一個(gè)或二者中。[固態(tài)成像裝置的制造方法示例]根據(jù)第二實(shí)施例的固態(tài)成像裝置91可基于第一實(shí)施例的制造方法制造，除了改變第一實(shí)施例的遮光層的圖案形狀外。根據(jù)第二實(shí)施例的固態(tài)成像裝置91及其制造方法與第一實(shí)施例所描述的具有相同的有益效果。具體地講，在第一半導(dǎo)體芯片部分22和第二半導(dǎo)體芯片部分26之間的接合處附近，形成由與連接互連線36和/或58相同層的金屬M(fèi)5和/或M14形成的遮光層92。該遮光層92可抑制來自第二半導(dǎo)體芯片部分26的邏輯電路55的MOS晶體管的熱載流子引起的發(fā)射光入射在第一半導(dǎo)體芯片部分22的像素陣列上。因此，抑制了由于熱載流子引起的光發(fā)射的負(fù)面影響，因此可抑制暗電流和隨機(jī)噪聲。因?yàn)檎诠鈱?2由與連接互連線36和/或58相同層的金屬M(fèi)5和/或M14形成，所以整個(gè)接合的半導(dǎo)體芯片的厚度可設(shè)定為小于圖22的現(xiàn)有技術(shù)的示例，并且還可減小固態(tài)成像裝置91的厚度。這可提供具有更少暗電流和隨機(jī)噪聲的固態(tài)成像裝置，而不增加整個(gè)半導(dǎo)體芯片的厚度。在第一半導(dǎo)體芯片部分22中，由通過導(dǎo)電通路52連接到連接互連線36的金屬M(fèi)4形成的互連線35dl形成為延伸到遮光層92的 側(cè)部，并且與遮光層92交疊。這可防止來自第二半導(dǎo)體芯片部分26的發(fā)射光通過間隙泄漏到像素陣列。在該制造方法中，互連線、連接互連線和遮光層可同時(shí)形成。因此，實(shí)現(xiàn)了制造步驟的減少、掩模步驟的減少以及材料成本的降低，并且具有更少暗電流和隨機(jī)噪聲的固態(tài)成像裝置可以低成本制造。當(dāng)遮光層92提供在第一半導(dǎo)體芯片部分22側(cè)時(shí)，通路孔80可易于形成，因?yàn)橥房椎拈_口率低于圖22的現(xiàn)有技術(shù)的示例。在第一半導(dǎo)體基板33和第二半導(dǎo)體基板54之間的接合中，所謂的金屬間接合，例如，連接互連線之間的接合以及遮光層之間的接合，以高面積比獲得。因此，獲得高接合強(qiáng)度，并且抑制了由于膜分開引起的異常。因此，固態(tài)成像裝置可以高產(chǎn)率制造。具有大面積的金屬層，即連接互連線36和58以及遮光層92，存在于第一和第二半導(dǎo)體芯片部分22和26之間。因此，可消散來自邏輯電路55的熱輻射，并且可抑制像素陣列側(cè)的溫升。因此，能夠提供免于特性變壞的固態(tài)成像裝置，該特性變壞例如為運(yùn)行溫度升高時(shí)的像素區(qū)域的暗電流。如上所述的各實(shí)施例也可采用圖2C的構(gòu)造。上述各實(shí)施例具有兩個(gè)半導(dǎo)體芯片部分22和26彼此接合的構(gòu)造。根據(jù)本發(fā)明一個(gè)實(shí)施例的固態(tài)成像裝置也可具有三個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合的構(gòu)造。例如，也可由三個(gè)半導(dǎo)體芯片構(gòu)造固態(tài)成像裝置，即除了具有像素陣列的第一半導(dǎo)體芯片部分和具有邏輯電路的第二半導(dǎo)體芯片部分外還有具備存儲(chǔ)電路的第三半導(dǎo)體芯片。在此情況下，至少第一和第二半導(dǎo)體芯片部分的構(gòu)造為包括上述遮光層68或92的構(gòu)造?！?.第三實(shí)施例〉[電子設(shè)備的構(gòu)造示例]根據(jù)本發(fā)明上述實(shí)施例的固態(tài)成像裝置可應(yīng)用于電子設(shè)備，例如，由數(shù)字照相機(jī)和攝像機(jī)為代表的照相系統(tǒng)、具有成像功能的移動(dòng)電話以及具有成像功能的其它設(shè)備。圖21示出了作為根據(jù)本發(fā)明第三實(shí)施例的電子設(shè)備的一個(gè)應(yīng)用示例的照相機(jī)。根據(jù)本實(shí)施例的照相機(jī)是作為示例的便攜式攝像機(jī)，其能夠攝取靜態(tài)圖像或動(dòng)態(tài)圖像。本實(shí)施例的照相機(jī)10具有固態(tài)成像裝置102、引導(dǎo)入射光到固態(tài)成像裝置102的光接收傳感器部分的光學(xué)系統(tǒng)103以及快門裝置104。此外，照相機(jī)101具有驅(qū)動(dòng)固態(tài)成像裝置102的驅(qū)動(dòng)電路105和處理固態(tài)成像裝置102的輸出信號(hào)的信號(hào)處理單元106。作為固態(tài)成像裝置102，采用上述各實(shí)施例的任何一個(gè)固態(tài)成像裝置。光學(xué)系統(tǒng)(光學(xué)透鏡)103根據(jù)來自物體的圖像光(入射光)在固態(tài)成像裝置102的成像平面上形成圖像。因此，在一定的周期內(nèi)信號(hào)電荷累積在固態(tài)成像裝置102中。光學(xué)系統(tǒng)103可為由多個(gè)光學(xué)透鏡組成的光學(xué)透鏡系統(tǒng)?？扉T裝置104控制到固態(tài)成像裝置102的光輻射周期和光阻擋周期。驅(qū)動(dòng)電路105提供驅(qū)動(dòng)信號(hào)，以控制固態(tài)成像裝置102的轉(zhuǎn)移操作和快門裝置104的快門操作。固態(tài)成像裝置102的信號(hào)轉(zhuǎn)移根據(jù)從驅(qū)動(dòng)電路105提供的驅(qū)動(dòng)信號(hào)(定時(shí)信號(hào))執(zhí)行。信號(hào)處理單元106執(zhí)行各種信號(hào)處理。信號(hào)處理所形成的視頻信號(hào)存儲(chǔ)在諸如存儲(chǔ)器的存儲(chǔ)介質(zhì)中或輸出到監(jiān)視器。根據(jù)第三實(shí)施例的電子設(shè)備包括根據(jù)本發(fā)明上述任何一個(gè)實(shí)施例的背面照明的固態(tài)成像裝置。因此，來自邏輯電路的MOS晶體管的熱載流子發(fā)射的光不入射在像素陣列偵牝并且抑制暗電流和隨機(jī)噪聲。因此，可提供具有高成像質(zhì)量的電子設(shè)備。例如，可提供具有改善圖像質(zhì)量等的照相機(jī)。[半導(dǎo)體裝置的構(gòu)造示例]上述的遮光層68和92也可應(yīng)用于通過彼此接合具有半導(dǎo)體集成電路的兩個(gè)半導(dǎo)體芯片部分獲得的半導(dǎo)體裝置。例如，具有第一邏輯電路的第一半導(dǎo)體芯片部分和具有第二邏輯電路的第二半導(dǎo)體芯片部分彼此接合以構(gòu)造半導(dǎo)體裝置，盡管附圖中未示出。第一邏輯電路和第二邏輯電路的每一個(gè)由多個(gè)MOS晶體管形成。第一和第二半導(dǎo)體芯片部分的每一個(gè)都具有多層配線層，并且接合為兩者的多層配線層彼此相對(duì)。在該構(gòu)造中，遮光層如第一和第二實(shí)施例所述由與多層配線層的互連線的層相同層的金屬形成，并且金屬彼此直接接觸、機(jī)械連接且電連接。根據(jù)該半導(dǎo)體裝置，由來自一個(gè)邏輯電路的MOS晶體管的熱載流子發(fā)射的光被遮光層阻擋，并且可抑制另一個(gè)邏輯電路的負(fù)面影響。具有與上述半導(dǎo)體裝置類似的遮光層的構(gòu)造也可應(yīng)用于通過彼此接合具有邏輯電路的第一半導(dǎo)體芯片部分和具有存儲(chǔ)電路的第二半導(dǎo)體芯片部分獲得的半導(dǎo)體裝置。還是在該半導(dǎo)體裝置中，由來自邏輯電路的MOS晶體管的熱載流子發(fā)射的光被遮光層阻擋，并且可抑制存儲(chǔ)電路上的負(fù)面影響。本申請(qǐng)包含2011年2月8日提交日本專利局的 日本優(yōu)先權(quán)專利申請(qǐng)JP2011-024954中公開的相關(guān)主題，其全部內(nèi)容通過引用結(jié)合于此。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，在權(quán)利要求或其等同方案的范圍內(nèi)，根據(jù)設(shè)計(jì)需要和其他因素，可以進(jìn)行各種修改、結(jié)合、部分結(jié)合和替換。
權(quán)利要求
1.一種固態(tài)成像裝置，包括 層疊的半導(dǎo)體芯片，構(gòu)造為通過將兩個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合而獲得，且是通過至少將其中形成有像素陣列和多層配線層的第一半導(dǎo)體芯片部分和其中形成有邏輯電路和多層配線層的第二半導(dǎo)體芯片部分彼此接合而獲得，并且該多層配線層彼此相對(duì)且彼此電連接；以及 遮光層，在該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分之間的接合附近，構(gòu)造為由與該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分之一或二者的連接互連線的層相同層的導(dǎo)電膜形成， 其中該固態(tài)成像裝置構(gòu)造為背面照明固態(tài)成像裝置。
2.根據(jù)權(quán)利要求I所述的固態(tài)成像裝置，其中以從上面看表面被均勻覆蓋的方式，該遮光層由該第一半導(dǎo)體芯片部分側(cè)的導(dǎo)電膜和該第二半導(dǎo)體芯片部分側(cè)的導(dǎo)電膜形成。
3.根據(jù)權(quán)利要求2所述的固態(tài)成像裝置，其中 該第一半導(dǎo)體芯片部分側(cè)或該第二半導(dǎo)體芯片部分側(cè)的該導(dǎo)電膜形成為具有多個(gè)孔的圖案，并且 以與該第一半導(dǎo)體芯片部分側(cè)或該第二半導(dǎo)體芯片部分側(cè)的該導(dǎo)電膜部分交疊的方式，該第二半導(dǎo)體芯片部分側(cè)或該第一半導(dǎo)體芯片部分側(cè)的該導(dǎo)電膜形成為覆蓋該多個(gè)孔的點(diǎn)圖案。
4.根據(jù)權(quán)利要求I所述的固態(tài)成像裝置，其中在該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分之間的接合部分處，該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分的互連線彼此直接接合。
5.一種固態(tài)成像裝置的制造方法，該方法包括 在第一半導(dǎo)體晶片中用作第一半導(dǎo)體芯片部分的區(qū)域中至少形成像素陣列和多層配線層； 在第二半導(dǎo)體晶片中用作第二半導(dǎo)體芯片部分的區(qū)域中至少形成邏輯電路和多層配線層； 在該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片之一或二者的該多層配線層中形成由與連接互連線的層相同層的導(dǎo)電膜形成遮光層； 以該第一半導(dǎo)體晶片的該多層配線層和該第二半導(dǎo)體晶片的該多層配線層彼此相對(duì)、并且兩個(gè)晶片的互連線彼此電連接的方式，將至少包括該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片的兩個(gè)或更多個(gè)半導(dǎo)體晶片接合； 將該第一半導(dǎo)體晶片加工成薄膜形式；以及 將該接合的半導(dǎo)體晶片加工成芯片。
6.根據(jù)權(quán)利要求5所述的固態(tài)成像裝置的制造方法，其中以從上面看表面被均勻覆蓋的方式，該遮光層由該第一半導(dǎo)體晶片側(cè)的該導(dǎo)電膜和該第二半導(dǎo)體晶片側(cè)的該導(dǎo)電膜形成。
7.根據(jù)權(quán)利要求6所述的固態(tài)成像裝置的制造方法，其中 該第一半導(dǎo)體晶片側(cè)或該第二半導(dǎo)體晶片側(cè)的該導(dǎo)電膜形成為具有多個(gè)孔的圖案，并且 以與該第一半導(dǎo)體晶片側(cè)或該第二半導(dǎo)體晶片側(cè)的該導(dǎo)電膜部分交疊的方式，該第二半導(dǎo)體晶片側(cè)或該第一半導(dǎo)體晶片側(cè)的該導(dǎo)電膜形成為覆蓋該多個(gè)孔的點(diǎn)圖案。
8.根據(jù)權(quán)利要求5所述的固態(tài)成像裝置的制造方法，其中在該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片之間的接合部分處，該第一半導(dǎo)體晶片和該第二半導(dǎo)體晶片的互連線彼此直接接合。
9.一種電子設(shè)備,包括 固態(tài)成像裝置； 光學(xué)系統(tǒng)，構(gòu)造為將入射光引導(dǎo)到該固態(tài)成像裝置的光電轉(zhuǎn)換器；以及 信號(hào)處理單元，構(gòu)造為處理該固態(tài)成像裝置的輸出信號(hào)， 該固態(tài)成像裝置包括 層疊的半導(dǎo)體芯片，構(gòu)造為通過將兩個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合而獲得，且是通過至少將其中形成有像素陣列和多層配線層的第一半導(dǎo)體芯片部分和其中形成有邏輯電路和多層配線層的第二半導(dǎo)體芯片部分彼此接合而形成，并且該多層配線層彼此相對(duì)且彼此電連接；以及 遮光層，在該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分之間的接合附近，構(gòu)造為由與該第一半導(dǎo)體芯片部分和該第二半導(dǎo)體芯片部分之一或二者的連接互連線的層相同層的導(dǎo)電膜形成， 其中該固態(tài)成像裝置構(gòu)造為背面照明固態(tài)成像裝置。
全文摘要
一種固態(tài)成像裝置、其制造方法及電子設(shè)備。該固態(tài)成像裝置，包括層疊的半導(dǎo)體芯片，構(gòu)造為通過將兩個(gè)或更多個(gè)半導(dǎo)體芯片部分彼此接合獲得，并且是通過至少將其中形成有像素陣列和多層配線層的第一半導(dǎo)體芯片部分和其中形成邏輯電路和多層配線層的第二半導(dǎo)體芯片部分彼此接合而獲得，并且該多層配線層彼此相對(duì)且彼此電連接；以及遮光層，在該第一和第二半導(dǎo)體芯片部分之間的連接處附近，構(gòu)造為由與該第一和第二半導(dǎo)體芯片部分之一或二者的連接互連線相同層的導(dǎo)電膜形成。該固態(tài)成像裝置是背面照明固態(tài)成像裝置。
文檔編號(hào)H04N5/374GK102629616SQ201210022098
公開日2012年8月8日 申請(qǐng)日期2012年2月1日 優(yōu)先權(quán)日2011年2月8日
發(fā)明者林利彥 申請(qǐng)人:索尼公司