專利名稱：具有較大分離指數(shù)的四維混沌電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種混沌電路，特別涉及一種具有較大分離指數(shù)的四維混沌電路。
背景技術(shù)：
隨著保密通信技術(shù)的發(fā)展，如何提高通信系統(tǒng)的保密性能成為人們關(guān)心的一個重要課題，利用具有較大分離指數(shù)的混沌系統(tǒng)進行保密通信可以有效的提高保密系統(tǒng)的性能，但現(xiàn)有的混沌系統(tǒng)的分離指數(shù)較小，此為現(xiàn)有技術(shù)的不足之處。
發(fā)明內(nèi)容本實用新型要解決問題是提供一種具有較大分離指數(shù)的四維混沌電路。本實用新型采用的技術(shù)方案是由集成運算放大器Ul、U2、U3和乘法器U4、U5、U6、U7組成，集成運算放大器實現(xiàn)加法，反相，積分功能，實現(xiàn)系統(tǒng)中的線性項，乘法器實現(xiàn)乘法功能，實現(xiàn)系統(tǒng)中的非線性項，乘法器U4接集成運算放大器Ul，乘法器U5接接集成運算放大器U2，乘法器 U6、U7接接集成運算放大器U3。所述Ul的第1引腳通過電阻Rx與其第2引腳相接，第3引腳、第5引腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳通過電容Cl與其第7引腳相接，第8引腳通過電阻RM與其第9引腳相接，第13引腳通過電阻R14與其第14引腳相接。所述U2的第1引腳通過電阻與其第2引腳相接，第3引腳、第5引腳、第10引腳、 第12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳通過電容C2與其第7引腳相接，第8引腳通過電容C3與其第9引腳相接，第13引腳通過電阻R34與其第14引腳相接。所述U3第1引腳通過電阻Rz與其第2引腳相接，第1引腳通過電阻R3與U2的第9引腳相接，第3引腳、第5引腳、第10引腳、第12引腳均接地，第4引腳接VCC ；第6引腳通過電阻Ru與其第7引腳相接，第8引腳通過電阻R43與其第14引腳相接，第8引腳通過電容C4與其第9引腳相接，第11引腳接VEE, H 13引腳通過電阻R44與其第14引腳相接，第14引腳通過電位器R32與其第2引腳相接，第14引腳號通過電位器R41與其第6引腳相接。所述U4的第1弓丨腳，通過電阻R3接至Ul的第9引腳，接至TO的第3引腳，通過電位器R25接至U2的第2引腳，通過電位器R12接至Ul的第2引腳，接至U5的第7引腳， 接至U7的第1引腳，U4的第3引腳，接至U7的第3引腳，通過電阻R33接至U2的第13引腳，接至U2第8引腳，通過電位器R42接至U3的第6引腳，U4的第2引腳、第4引腳、第6 引腳接地，第8引腳接VCC,H 5引腳接VEE0所述TO的第1引腳，接至Ul的第7引腳，接至TO的第1引腳，通過電位器R22接至U2的第2引腳，通過電阻R13接至Ul的第13引腳，U5的第3引腳，通過電位器R35接至U3的第2引腳，接至U2的第14引腳，U5的第2引腳、第4引腳、第6引腳接地，第5引腳接VEE、第8引腳接VCC。所述U6的第2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R31接至U3 的第2引腳，第5引腳接VEE，第8引腳接VCC。所述U7的第2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R45接至U3 的第6引腳，第5引腳接VEE。本實用新型實現(xiàn)了一個具有較大分離指數(shù)的混沌電路，在基于混沌的保密通信中可以提高通信保密的性能，增加破譯者的破譯難度。

圖1是本實用新型的電路結(jié)構(gòu)圖。圖2是本實用新型的電路原理圖。
具體實施方式
以下結(jié)合附圖對本實用新型作更進一步的詳細(xì)描述。參見圖1，具有較大分離指數(shù)的四維混沌電路，由集成運算放大器U1、U2、U3和乘法器U4、TO、U6、U7組成，集成運算放大器實現(xiàn)加法，反相，積分功能，實現(xiàn)系統(tǒng)中的線性項， 乘法器實現(xiàn)乘法功能，實現(xiàn)系統(tǒng)中的非線性項，乘法器U4接集成運算放大器Ul，乘法器U5 接接集成運算放大器U2，乘法器U6、U7接接集成運算放大器U3。參見圖2，所述Ul的第1引腳通過電阻Rx與其第2引腳相接，第3引腳、第5引腳、第10引腳、第12引腳接地，第4引腳接VCC,H 11引腳接VEE，第6引腳通過電容Cl與其第7引腳相接，第8引腳通過電阻RM與其第9引腳相接，第13引腳通過電阻R14與其第14引腳相接。所述U2的第1引腳通過電阻與其第2引腳相接，第3引腳、第5引腳、第10引腳、 第12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳通過電容C2與其第7引腳相接，第8引腳通過電容C3與其第9引腳相接，第13引腳通過電阻R34與其第14引腳相接。所述U3第1引腳通過電阻Rz與其第2引腳相接，第1引腳通過電阻R3與U2的第9引腳相接，第3引腳、第5引腳、第10引腳、第12引腳均接地，第4引腳接VCC ；第6引腳通過電阻Ru與其第7引腳相接，第8引腳通過電阻R43與其第14引腳相接，第8引腳通過電容C4與其第9引腳相接，第11引腳接VEE, H 13引腳通過電阻R44與其第14引腳相接，第14引腳通過電位器R32與其第2引腳相接，第14引腳號通過電位器R41與其第6引腳相接。所述U4的第1引腳，通過電阻R3接至Ul的第9引腳，接至TO的第3引腳，通過電位器R25接至U2的第2引腳，通過電位器Rl2接至Ul的第2引腳，接至U5的第7引腳， 接至U7的第1引腳，U4的第3引腳，接至U7的第3引腳，通過電阻R33接至U2的第13引腳，接至U2第8引腳，通過電位器R42接至U3的第6引腳，U4的第2引腳、第4引腳、第6 引腳接地，第8引腳接VCC，第5引腳接VEE。所述TO的第1引腳，接至Ul的第7引腳，接至TO的第1引腳，通過電位器R22接至U2的第2引腳，通過電阻R13接至Ul的第13引腳，U5的第3引腳，通過電位器R35接至U3的第2引腳，接至U2的第14引腳，U5的第2引腳、第4引腳、第6引腳接地，第5引腳接VEE、第8引腳接VCC。所述U6的第2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R31接至U3 的第2引腳，第5引腳接VEE，第8引腳接VCC。所述U7的第2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R45接至U3 的第6引腳，第5引腳接VEE。當(dāng)然，上述說明并非對本實用新型的限制，本實用新型也不僅限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員在本實用新型的實質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也屬于本實用新型的保護范圍。
權(quán)利要求1.一種具有較大分離指數(shù)的四維混沌電路，其特征在于由集成運算放大器U1、U2、U3 和乘法器U4、U5、U6、U7組成，集成運算放大器實現(xiàn)加法，反相，積分功能，實現(xiàn)系統(tǒng)中的線性項，乘法器實現(xiàn)乘法功能，實現(xiàn)系統(tǒng)中的非線性項，乘法器U4接集成運算放大器U1，乘法器U5接接集成運算放大器U2，乘法器U6、U7接接集成運算放大器U3。
2.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述Ul的第 1引腳通過電阻Rx與其第2引腳相接，第3引腳、第5引腳、第10引腳、第12引腳接地，第 4引腳接VCC，第11引腳接VEE，第6引腳通過電容Cl與其第7引腳相接，第8引腳通過電阻R24與其第9引腳相接，第13引腳通過電阻R14與其第14引腳相接。
3.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述U2的第 1引腳通過電阻與其第2引腳相接，第3引腳、第5引腳、第10引腳、第12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳通過電容C2與其第7引腳相接，第8引腳通過電容C3 與其第9引腳相接，第13引腳通過電阻R34與其第14引腳相接。
4.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述U3第1 引腳通過電阻Rz與其第2引腳相接，第1引腳通過電阻R3與U2的第9引腳相接，第3引腳、第5引腳、第10引腳、第12引腳均接地，第4引腳接VCC ；第6引腳通過電阻Ru與其第 7引腳相接，第8引腳通過電阻R43與其第14引腳相接，第8引腳通過電容C4與其第9引腳相接，第11引腳接VEE，第13引腳通過電阻R44與其第14引腳相接，第14引腳通過電位器R32與其第2引腳相接，第14引腳號通過電位器R41與其第6引腳相接。
5.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述U4的第 1引腳，通過電阻R3接至Ul的第9引腳，接至TO的第3引腳，通過電位器R25接至U2的第2引腳，通過電位器R12接至Ul的第2引腳，接至U5的第7引腳，接至U7的第1引腳， U4的第3引腳，接至U7的第3引腳，通過電阻R33接至U2的第13引腳，接至U2第8引腳， 通過電位器R42接至U3的第6引腳，U4的第2引腳、第4引腳、第6引腳接地，第8引腳接 VCC，第5引腳接VEE。
6.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述TO的第 1引腳，接至Ul的第7引腳，接至U6的第1引腳，通過電位器R22接至U2的第2引腳，通過電阻R13接至Ul的第13引腳，U5的第3引腳，通過電位器R35接至U3的第2引腳，接至U2的第14引腳，U5的第2引腳、第4引腳、第6引腳接地，第5引腳接VEE、第8引腳接 VCC。
7.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述TO的第 2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R31接至U3的第2引腳，第5引腳接VEE，第8引腳接VCC。
8.根據(jù)權(quán)利要求1所述具有較大分離指數(shù)的四維混沌電路，其特征在于所述U7的第 2引腳、第4引腳、第6引腳接地，第7引腳通過電位器R45接至U3的第6引腳，第5引腳接 VEE。
專利摘要本實用新型涉及一種具有較大分離指數(shù)的四維混沌電路，包括由集成運算放大器U1、U2、U3和乘法器U4、U5、U6、U7組成，集成運算放大器實現(xiàn)加法，反相，積分功能，實現(xiàn)系統(tǒng)中的線性項，乘法器實現(xiàn)乘法功能，實現(xiàn)系統(tǒng)中的非線性項，乘法器U4接集成運算放大器U1，乘法器U5接集成運算放大器U2，乘法器U6、U7接集成運算放大器U3。本實用新型實現(xiàn)了一個具有較大分離指數(shù)的混沌電路，在基于混沌的保密通信中可以提高通信保密的性能，增加破譯者的破譯難度。
文檔編號H04L9/00GK202218241SQ20112036342
公開日2012年5月9日 申請日期2011年9月27日 優(yōu)先權(quán)日2011年9月27日
發(fā)明者王忠林, 胡波 申請人:濱州學(xué)院