專利名稱：半導(dǎo)體集成電路、電子設(shè)備、固態(tài)攝像裝置和攝像裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及共存有模擬和數(shù)字電路的半導(dǎo)體集成電路、電子設(shè)備、固態(tài)攝像裝置和攝像裝置。
背景技術(shù)：
近年來(lái)，許多MOS型固態(tài)攝像裝置具有多個(gè)像素電路，上述像素電路具有用于對(duì)光進(jìn)行光電轉(zhuǎn)換的光電二極管及用于將各像素電路輸出的像素信號(hào)轉(zhuǎn)換和處理成數(shù)字值的信號(hào)處理電路。在諸如上述這類固態(tài)攝像裝置等高功能或高速半導(dǎo)體集成電路中，當(dāng)在半導(dǎo)體基板中設(shè)置像素的光電二極管或模擬電路以及數(shù)字電路時(shí)，它們所分別使用的元件的處理要求之間存在巨大差異。因此，在半導(dǎo)體集成電路中，由于處理次數(shù)增加的原因，導(dǎo)致了成本增加，以及由于最佳處理中存在差異的原因，導(dǎo)致了傳感器特性劣化等等。在所謂的三維大規(guī)模集成電路(Large Scale Integration, LSI)結(jié)構(gòu)(在其結(jié)構(gòu)中，多個(gè)芯片彼此重疊)中，能夠通過(guò)堆疊由不同處理制造的芯片來(lái)構(gòu)造LSI。因此，在三維 LSI結(jié)構(gòu)中，能夠解決上述問(wèn)題(參見(jiàn)日本未審查專利申請(qǐng)JP2004-146816，及國(guó)際專利申 itW02006/129762)。然而，在具有多個(gè)芯片的半導(dǎo)體集成電路中，在半導(dǎo)體集成電路中實(shí)現(xiàn)的多個(gè)電路塊以被劃分到多個(gè)芯片中的方式形成，因此，增加了半導(dǎo)體基板的總面積。例如，在從形成在另一半導(dǎo)體基板上的模擬電路輸入有模擬信號(hào)的數(shù)字電路中， 由于數(shù)字電路的輸入端子通過(guò)焊盤等暴露于外部，所以需要增加輸入保護(hù)電路。

實(shí)用新型內(nèi)容在上述共存有模擬和數(shù)字電路的半導(dǎo)體集成電路中，當(dāng)這些電路以被劃分到多個(gè)半導(dǎo)體基板中的方式形成時(shí)，需要防止基板的總面積的增加。本實(shí)用新型第一實(shí)施例的半導(dǎo)體集成電路包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述數(shù)字電路對(duì)輸出自所述模擬電路的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接，其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。[0012]在第一實(shí)施例中，模擬電路被劃分到第一半導(dǎo)體基板和第二半導(dǎo)體基板中。因此，第二半導(dǎo)體基板的模擬電路的其余部分用作第二半導(dǎo)體基板的數(shù)字電路的輸入保護(hù)電路。因此，第二半導(dǎo)體基板沒(méi)有設(shè)置數(shù)字電路的輸入保護(hù)電路。本實(shí)用新型第二實(shí)施例的電子設(shè)備包括半導(dǎo)體集成電路，在所述半導(dǎo)體集成電路中，模擬電路和用于將所述模擬電路輸出的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換的數(shù)字電路共存。所述半導(dǎo)體集成電路具有第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成所述模擬電路的一部分；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接， 其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。本實(shí)用新型第三實(shí)施例的固態(tài)攝像裝置包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述模擬電路包括多個(gè)光電轉(zhuǎn)換元件，所述數(shù)字電路對(duì)所述模擬電路輸出的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接，其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。本實(shí)用新型第四實(shí)施例的攝像裝置包括光學(xué)系統(tǒng)，其用于收集光；和固態(tài)攝像部，其具有使所述光學(xué)系統(tǒng)收集的光進(jìn)行光電轉(zhuǎn)換的多個(gè)光電轉(zhuǎn)換元件。所述固態(tài)攝像部具有第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述模擬電路包括多個(gè)光電轉(zhuǎn)換元件，所述數(shù)字電路對(duì)所述模擬電路輸出的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接，其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。在本實(shí)用新型中，當(dāng)共存有模擬和數(shù)字電路的半導(dǎo)體集成電路被劃分到多個(gè)半導(dǎo)體基板中時(shí)，能夠抑制基板總面積的增加。

圖1是本實(shí)用新型第一實(shí)施例的互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor, CMOS)傳感器型固態(tài)攝像裝置的框圖。圖2是圖1中的一列情況下的像素陣列部和列電路的電路圖。圖3A和圖;3B表示圖1中的固態(tài)攝像裝置的三維結(jié)構(gòu)。圖4表示像素陣列部和列電路在圖3A和圖:3B中的傳感器芯片和信號(hào)處理芯片中的分布方法。圖5表示一列像素陣列部和列電路在圖3A和:3B中的傳感器芯片和信號(hào)處理芯片中的分布方法。圖6A和6B表示像素陣列部中的形成在圖3A和的信號(hào)處理芯片中的電流源。[0025]圖7表示比較示例的固態(tài)攝像裝置中的芯片分布。圖8表示圖2中傳感器芯片和信號(hào)處理芯片的光學(xué)結(jié)構(gòu)。圖9表示本實(shí)用新型第二實(shí)施例的傳感器芯片和信號(hào)處理芯片的光學(xué)結(jié)構(gòu)。圖10表示本實(shí)用新型第三實(shí)施例的一列像素陣列部和列電路在傳感器芯片和信號(hào)處理芯片中的分布方法。圖11表示本實(shí)用新型第四實(shí)施例中電荷耦合器件(Charge Coupled Device，CCD) 傳感器型固態(tài)攝像裝置的結(jié)構(gòu)和芯片分布方法。圖12表示圖11的垂直傳輸部的位于電荷傳輸側(cè)上的端部處的布局的示例圖13是本實(shí)用新型第五實(shí)施例的攝像裝置的框圖。圖14A和14B表示用于移除模擬信號(hào)的DC分量的DC去除電路。
具體實(shí)施方式
下文將參考附圖說(shuō)明本實(shí)用新型的各個(gè)實(shí)施例。根據(jù)下述順序進(jìn)行說(shuō)明。1.第一實(shí)施例(具有CMOS傳感器系統(tǒng)的固態(tài)攝像裝置的示例)2.第二實(shí)施例(固態(tài)攝像裝置的光學(xué)結(jié)構(gòu)的變化例)3.第三實(shí)施例(固態(tài)攝像裝置的芯片劃分的變化例)4.第四實(shí)施例(具有CXD傳感器系統(tǒng)的固態(tài)攝像裝置的示例)5.第五實(shí)施例(攝像裝置的示例)1.第一實(shí)施例具有CMOS傳感器系統(tǒng)的固態(tài)攝像裝置1的結(jié)構(gòu)圖1是本實(shí)用新型第一實(shí)施例的具有CMOS傳感器系統(tǒng)的固態(tài)攝像裝置1的框圖。圖1的固態(tài)攝像裝置1具有時(shí)序控制電路11、行掃描電路12、像素陣列部13、列電路14、列掃描電路15、水平掃描輸出信號(hào)線16、(自動(dòng)增益控制，Auto Gain Control)運(yùn)算電路17和輸出電路18。像素陣列部13具有多個(gè)像素電路19，多個(gè)像素電路19以二維矩陣形式布置在半導(dǎo)體基板的一個(gè)表面中。多個(gè)像素電路19連接到多個(gè)對(duì)應(yīng)于各行的行選擇信號(hào)線20。多個(gè)行選擇信號(hào)線 20連接到行掃描電路12。此外，多個(gè)像素電路19連接到多個(gè)對(duì)應(yīng)于各列的列輸出信號(hào)線21。多個(gè)列輸出信號(hào)線21連接到列電路14。圖2是圖1中的一列像素陣列部13和列電路14的電路圖。如圖2所示，布置在一列中的多個(gè)像素電路19連接到列輸出信號(hào)線21。圖2中的像素電路19具有光電二極管31、傳輸晶體管32、浮動(dòng)擴(kuò)散部(FD)33、放大晶體管34、選擇晶體管35和復(fù)位晶體管36。例如，傳輸晶體管32、放大晶體管34、選擇晶體管35和復(fù)位晶體管36是形成在半導(dǎo)體基板中的金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor, M0S)場(chǎng)效應(yīng)晶體管。光電二極管31將入射光光電轉(zhuǎn)換成電荷(在此為電子)，所轉(zhuǎn)換的電荷的量對(duì)應(yīng)于入射光的光強(qiáng)度。[0052]在傳輸晶體管32中，漏極連接到光電二極管31，源極連接到FD 33，柵極連接到傳輸信號(hào)線(未圖示)。當(dāng)傳輸晶體管32導(dǎo)通時(shí)，其將光電二極管31產(chǎn)生的電荷傳輸?shù)礁?dòng)擴(kuò)散部33。在復(fù)位晶體管36中，漏極連接到電源Vdd，源極連接到FD 33，柵極連接到復(fù)位信號(hào)線(未圖示)。當(dāng)復(fù)位晶體管36導(dǎo)通時(shí)，其將FD 33復(fù)位到電源Vdd的電位。在放大晶體管34中，漏極連接到電源Vdd，源極連接到選擇晶體管35的漏極，柵極連接到FD 33。在選擇晶體管35中，漏極連接到放大晶體管34的源極，源極連接到列輸出信號(hào)線 21，柵極連接到行選擇信號(hào)線20。此外，列輸出信號(hào)線21連接到電流源37。以此方式，當(dāng)選擇晶體管35導(dǎo)通時(shí)，放大晶體管34構(gòu)成源極跟隨器型放大器 (source follower-type amplifier)。當(dāng)選擇晶體管35導(dǎo)通時(shí)，放大晶體管34將與FD 33的電位相對(duì)應(yīng)的像素信號(hào)(模擬信號(hào))輸出到列輸出信號(hào)線21。此外，在圖2的像素電路19中，例如，由于傳輸晶體管32和復(fù)位晶體管36導(dǎo)通而對(duì)光電二極管31和FD 33進(jìn)行復(fù)位。FD 33復(fù)位后的電壓電平變成電源Vdd。此后，當(dāng)傳輸晶體管32導(dǎo)通時(shí)，光電二極管31在復(fù)位之后產(chǎn)生的電荷傳輸?shù)紽D 33。FD 33的電壓電平變成與上述電荷的量相對(duì)應(yīng)的電壓。此外，當(dāng)選擇晶體管35導(dǎo)通時(shí)，放大晶體管34將像素信號(hào)輸出到列輸出信號(hào)線 21，所輸出的像素信號(hào)的電平對(duì)應(yīng)于輸入到放大晶體管34的柵極的電壓電平(FD 33的電壓電平)。圖1的行掃描電路12連接到時(shí)序控制電路11和多個(gè)行選擇信號(hào)線20。行掃描電路12基于輸入自時(shí)序控制電路11的垂直同步信號(hào)，順序?qū)Χ鄠€(gè)行選擇信號(hào)線20進(jìn)行選擇。行掃描電路12基于水平掃描周期，順序?qū)Χ鄠€(gè)行選擇信號(hào)線20進(jìn)行選擇。連接到所選擇的行選擇信號(hào)線20的像素電路19將模擬像素信號(hào)輸出到列輸出信號(hào)線21，所輸出的模擬像素信號(hào)的電平對(duì)應(yīng)于光電二極管31的光電轉(zhuǎn)換所產(chǎn)生電荷的量。如圖2所示，列電路14具有多個(gè)對(duì)應(yīng)于各列的比較器41、上/下計(jì)數(shù)器42和存儲(chǔ)器43組。在比較器41中，其一對(duì)輸入端子中的一個(gè)輸入端子連接到列輸出信號(hào)線21，而另一個(gè)輸入端子連接到DA轉(zhuǎn)換器(DAC)44。DAC 44基于時(shí)序控制電路11所輸入的值輸出燈信號(hào)(lamp signal)，所輸出的燈信號(hào)的電平以燈的形式變化。比較器41將DAC 44所輸入的燈信號(hào)的電平與列輸出信號(hào)線21所輸入的像素信號(hào)的電平進(jìn)行比較。例如，當(dāng)像素信號(hào)的電平低于燈信號(hào)的電平時(shí)，比較器41輸出高電平比較信號(hào)。 當(dāng)像素信號(hào)的電平高于燈信號(hào)的電平時(shí)，比較器41輸出低電平比較信號(hào)。上/下計(jì)數(shù)器42連接到比較器41。例如，上/下計(jì)數(shù)器42對(duì)比較信號(hào)的電平為高或低時(shí)的周期進(jìn)行計(jì)數(shù)。通過(guò)該計(jì)數(shù)，各像素電路19的像素信號(hào)完全轉(zhuǎn)換成數(shù)字值?？稍诒容^器41和上/下計(jì)數(shù)器42之間設(shè)置AND電路，且可通過(guò)上/下計(jì)數(shù)器42 對(duì)輸入到該AND電路的脈沖信號(hào)的數(shù)量進(jìn)行計(jì)數(shù)。存儲(chǔ)器43連接到上/下計(jì)數(shù)器42、水平掃描輸出信號(hào)線16和列掃描電路15。存儲(chǔ)器43存儲(chǔ)上/下計(jì)數(shù)器42所計(jì)數(shù)的計(jì)數(shù)值。此外，列電路14可基于像素電路19復(fù)位時(shí)的像素信號(hào)計(jì)數(shù)出與復(fù)位電平相對(duì)應(yīng)的計(jì)數(shù)值，可基于預(yù)定攝像時(shí)間之后的像素信號(hào)計(jì)數(shù)出計(jì)數(shù)值，并可將上述數(shù)值之間的差值存儲(chǔ)在存儲(chǔ)器43中。圖1的列掃描電路15連接到時(shí)序控制電路11和列電路14的多個(gè)存儲(chǔ)器43。列掃描電路15基于輸入自時(shí)序控制電路11的水平同步信號(hào)，順序?qū)Χ鄠€(gè)存儲(chǔ)器 43進(jìn)行選擇。所選擇的存儲(chǔ)器43將包含有存儲(chǔ)的計(jì)數(shù)值的信號(hào)輸出到水平掃描輸出信號(hào)線16。以此方式，在每個(gè)水平同步期間，通過(guò)對(duì)一行中的多個(gè)像素電路19的像素信號(hào)進(jìn)行數(shù)字化而得到的多個(gè)計(jì)數(shù)值輸出到水平掃描輸出信號(hào)線16。運(yùn)算電路17連接到水平掃描輸出信號(hào)線16。運(yùn)算電路17對(duì)接收自水平掃描輸出信號(hào)線16的信號(hào)進(jìn)行加法運(yùn)算等，從而將該信號(hào)轉(zhuǎn)換成符合輸出規(guī)格的數(shù)據(jù)陣列(data array)。輸出電路18連接到運(yùn)算電路17。電路在傳感器芯片6和信號(hào)處理芯片7中的分布方法圖3A和圖;3B表示圖1的固態(tài)攝像裝置1的三維結(jié)構(gòu)。圖3A是圖1的固態(tài)攝像裝置1的側(cè)視圖。圖:3B是圖1的固態(tài)攝像裝置1的正面圖。在圖3A和圖;3B中，固態(tài)攝像裝置1具有傳感器芯片6、信號(hào)處理芯片7和密封樹脂8。傳感器芯片6具有矩形的第一半導(dǎo)體基板51和多個(gè)微焊盤52，多個(gè)微焊盤52布置在第一半導(dǎo)體基板51的后表面中。信號(hào)處理芯片7具有矩形的第二半導(dǎo)體基板53、多個(gè)焊盤和多個(gè)微焊盤M，第二半導(dǎo)體基板53大于第一半導(dǎo)體基板51，上述多個(gè)焊盤布置在第二半導(dǎo)體基板53的位于長(zhǎng)度方向上的兩個(gè)端部中，多個(gè)微焊盤M布置在第二半導(dǎo)體基板53的上表面的中心部分中。傳感器芯片6的第一半導(dǎo)體基板51布置成與信號(hào)處理芯片7的第二半導(dǎo)體基板 53的中心部分重疊。此外，布置在第一半導(dǎo)體基板51的后表面中的多個(gè)微焊盤52和布置在第二半導(dǎo)體基板53的表面中的多個(gè)微焊盤M通過(guò)多個(gè)微凸塊55彼此電連接。第一半導(dǎo)體基板51和第二半導(dǎo)體基板53通過(guò)密封樹脂8彼此固定。在圖3A和圖;3B中，第一半導(dǎo)體基板51的上表面是感光表面。圖1的固態(tài)攝像裝置1的多個(gè)電路塊形成為在圖3A和圖;3B的傳感器芯片6和信號(hào)處理芯片7中分布?？偟膩?lái)說(shuō)，多個(gè)電路塊分布在多個(gè)芯片中。在固態(tài)攝像裝置1中，由于傳感器芯片6具有感光表面，所以例如可考慮將像素陣列部13形成在傳感器芯片6中。在此情況下，其余的數(shù)字電路(即，時(shí)序控制電路11、行掃描電路12、列電路14、行掃描電路15、水平掃描輸出信號(hào)線16、運(yùn)算電路17和輸出電路18)形成在信號(hào)處理芯片7中。以此方式，由于固態(tài)攝像裝置1的模擬電路形成在傳感器芯片6中，而其余的數(shù)字電路形成在信號(hào)處理芯片7中，所以模擬和數(shù)字電路可形成在不同的半導(dǎo)體基板中。因此，可通過(guò)適于模擬電路的半導(dǎo)體基板及其制造過(guò)程來(lái)形成傳感器芯片6，可通過(guò)適于列電路14、列掃描電路15等執(zhí)行高速數(shù)字操作的半導(dǎo)體基板及其制造方法來(lái)形成信號(hào)處理芯片7。由此，與圖1中的多個(gè)電路塊形成在一個(gè)半導(dǎo)體基板的情況相比，能夠高水準(zhǔn)地平衡模擬和數(shù)字電路的性能。尤其是，對(duì)于CMOS圖像傳感器，由于在模擬像素陣列部13和邏輯電路形成在同一半導(dǎo)體基板情況下處理要求存在差異，所以會(huì)產(chǎn)生如下問(wèn)題，即，由于處理數(shù)量增加而導(dǎo)致成本增加，以及由于最佳處理中存在差異而導(dǎo)致傳感器特性劣化等。然而，在所謂的三維LSI結(jié)構(gòu)(在其結(jié)構(gòu)中，堆疊有芯片)中，能夠通過(guò)堆疊由不同過(guò)程形成的芯片來(lái)構(gòu)成一個(gè)LSI，從而能夠解決上述問(wèn)題。此外，在三維LSI結(jié)構(gòu)中，能夠在其間距小于芯片與封裝之間間距的芯片之間實(shí)現(xiàn)多個(gè)連接，且能夠通過(guò)芯片內(nèi)部布線實(shí)現(xiàn)該多個(gè)連接，而不是通過(guò)所謂的接口電路實(shí)現(xiàn)。基于上述原因，能夠認(rèn)為L(zhǎng)SI結(jié)構(gòu)是一種能夠有效用于高速和高功能CMOS圖像傳感器的結(jié)構(gòu)。然而，在堆疊芯片時(shí)，對(duì)電路的哪個(gè)部分進(jìn)行劃分以及在電路的哪個(gè)部分處實(shí)現(xiàn)芯片間連接對(duì)電路產(chǎn)生重要影響。由接合線在芯片間所實(shí)現(xiàn)的連接所需的接口電路具有防靜電擊穿功能，并能夠抑制由制造過(guò)程中的等離子裝置等所引起的電荷產(chǎn)生的擊穿。由于芯片堆疊結(jié)構(gòu)使用了多個(gè)微焊盤52和M，所以不用執(zhí)行與傳統(tǒng)接口相同等級(jí)的靜電防護(hù)。然而，需要在晶片間連接過(guò)程中防止靜電擊穿。當(dāng)每個(gè)連接端子均設(shè)置有此類靜電保護(hù)元件時(shí)，連接部的面積增加，因此連接部的電路負(fù)荷容量增加。因此，如上所述，例如，當(dāng)像素陣列部13形成在傳感器芯片6中時(shí)，為布置在圖像傳感器中每列上的每個(gè)讀取電路實(shí)現(xiàn)芯片間連接，由此增加了連接的數(shù)量。因此，增加了連接端子組的占用面積，從而給電路面積帶來(lái)壓力。此外，由于保護(hù)電路的連接而導(dǎo)致的容量負(fù)荷的增加引起了傳輸信號(hào)時(shí)的充放電量的增加，由此增加了功耗。同時(shí)，在所謂的CMOS邏輯電路中，當(dāng)輸入信號(hào)的波形變得極度鈍化(dull)時(shí)，產(chǎn)生從電源到GND的直通電流(through current)，從而進(jìn)一步增加了功耗。此外，為了抑制功耗增加，需要使用數(shù)級(jí)緩沖電路來(lái)增加傳輸側(cè)上的晶體管的尺寸，以由此增加電流源能力，因而增加了面積。下面將給出具體說(shuō)明。如上所述，例如，當(dāng)圖2的像素陣列部13形成在傳感器芯片6中，而列電路14形成在信號(hào)處理芯片7中時(shí)，圖2中的列電路14的比較器41的輸入端子連接到微焊盤54。 微焊盤M通過(guò)微凸塊55和微焊盤52連接到列輸出信號(hào)線21。在制造過(guò)程中，當(dāng)靜電噪聲輸入到比較器41的輸入端子時(shí)，可能損壞比較器41。因此，在信號(hào)處理芯片7中，在比較器41的輸入端子與連接到輸入端子的微焊盤 M之間增加輸入保護(hù)電路。此外，還需要向用于驅(qū)動(dòng)形成在另一芯片7中的數(shù)字電路的模擬電路中增加驅(qū)動(dòng)電路，以增加驅(qū)動(dòng)能力。為實(shí)現(xiàn)上述目的而形成在輸出級(jí)處的驅(qū)動(dòng)電路具有較大面積。在像素陣列部13中，由于像素電路19的放大晶體管34形成為將電流源37用作負(fù)荷的源極跟隨器電路，所以這不會(huì)造成任何問(wèn)題。基于這些原因，將各個(gè)電路塊分布到傳感器芯片6和信號(hào)處理芯片7中，從而在傳感器芯片6中形成像素陣列部13以及在信號(hào)處理芯片7中形成列電路14的情況下，半導(dǎo)體基板的總面積由于產(chǎn)生額外電路的原因而增加。圖4表示將像素陣列部13和列電路14分布到圖3A和圖的傳感器芯片6和信號(hào)處理芯片7中的方法。圖5表示將一列像素陣列部13和列電路14分布到圖3A和圖的傳感器芯片6 和信號(hào)處理芯片7中的方法。在此實(shí)施例中，雖然不針對(duì)每個(gè)電路塊進(jìn)行分布，但將模擬電路的一部分分布到傳感器芯片6中，且將模擬電路的其余部分和數(shù)字電路分布到信號(hào)處理芯片7中。具體地，如圖4和圖5所示，在傳感器芯片6中，形成像素陣列部13中的作為模擬電路一部分的多個(gè)像素電路19和作為數(shù)字電路的行掃描電路12。此外，在信號(hào)處理芯片7中，形成像素陣列部13中的作為模擬電路其余部分的多個(gè)電流源37和作為數(shù)字電路的列電路14、列掃描電路15、水平掃描輸出信號(hào)線16、時(shí)序控制電路11、運(yùn)算電路17和輸出電路18。行掃描電路12是數(shù)字電路。然而，在此，行掃描電路12形成在傳感器芯片6中。這是因?yàn)?，行掃描電?2相對(duì)較慢地操作以在各水平掃描周期上切換信號(hào)，而不是如列電路14等那樣快速地操作，因此行掃描電路12不具有高的數(shù)字特性。此外，行掃描電路12和像素陣列部13通過(guò)多個(gè)行選擇信號(hào)線20彼此連接。由此，如果行掃描電路12形成在信號(hào)處理芯片7中，則需要通過(guò)微凸塊55連接該多條行選擇信號(hào)線20，因此使用了大量的微凸塊55。圖6A和圖6B表示像素陣列部13中的形成在圖3A和圖的信號(hào)處理芯片7中的電流源37。圖6A是電流源37的電路圖。圖6B是信號(hào)處理芯片7的第二半導(dǎo)體基板53的示意性剖面圖。如上所述，像素陣列部13的電流源37是像素陣列部13中的模擬電路部分，但其可形成在信號(hào)處理芯片7中。此外，像素陣列部13的電流源37具有連接到列輸出信號(hào)線21的電流源晶體管 38。電流源晶體管38例如是MOS場(chǎng)效應(yīng)晶體管。在電流源晶體管38中，源極連接到信號(hào)處理芯片7的微焊盤M，漏極接地，柵極連
11接到偏置電源(未圖示)。因此，電流源晶體管38用作具有與偏置電源的偏置電壓相對(duì)應(yīng)的電流的電流源 37。如圖6B所示，電流源晶體管38具有源極擴(kuò)散層61、漏極擴(kuò)散層62和柵極布線部 63，源極擴(kuò)散層61形成在第二半導(dǎo)體基板53中，柵極布線部63通過(guò)第二半導(dǎo)體基板53和氧化物膜(薄絕緣膜)而堆疊。源極擴(kuò)散層61通過(guò)布線連接到信號(hào)處理芯片7的微焊盤M。漏極擴(kuò)散層62通過(guò)布線連接到信號(hào)處理芯片7的接地電壓。由于如圖6B所示，電流源晶體管38的源極節(jié)點(diǎn)連接到信號(hào)處理芯片7的微焊盤討，所以微焊盤討連接到電流源晶體管38的擴(kuò)散層。因此，電流源晶體管38的擴(kuò)散層61和62用于保護(hù)電路，能夠使信號(hào)處理芯片7 的微焊盤M所輸入的靜電噪聲進(jìn)入地面。也就是說(shuō)，由于信號(hào)處理芯片7的微焊盤M所輸入的靜電噪聲從圖4中的電流源 37進(jìn)入地面，所以靜電噪聲難以輸入到列電路14的比較器41的輸入端子。比較示例電路在傳感器芯片6和信號(hào)處理芯片7中的分布方法的比較示例圖7表示比較示例的固態(tài)攝像裝置1中的芯片分布。在圖7的比較示例中，與電流源37和列輸出信號(hào)線21連接的AD轉(zhuǎn)換器71設(shè)置在傳感器芯片6中，AD轉(zhuǎn)換器71的數(shù)字輸出信號(hào)連接到微焊盤52。此外，在圖7的比較示例中，CMOS緩沖器72和保護(hù)二極管73連接到信號(hào)處理芯片7的微焊盤M。CMOS緩沖器72例如連接到列電路14的比較器41的輸入端子。在圖7的比較示例中，像素陣列部13中的所有作為模擬電路的電路都設(shè)置在傳感器芯片6中，列電路14中的所有作為數(shù)字電路的部分都設(shè)置在信號(hào)處理芯片7中。此外，由于保護(hù)二極管73的原因，在制造過(guò)程中從信號(hào)處理芯片7的微焊盤討輸入的靜電噪聲進(jìn)入地面。由于保護(hù)二極管73的原因，保護(hù)了 CMOS緩沖器72的輸入端子。然而，在比較示例的電路中，在傳感器芯片6中加入了 AD轉(zhuǎn)換器71，在信號(hào)處理芯片7中加入了 CMOS緩沖器72和保護(hù)二極管73。因此，在比較示例的電路中，由于固態(tài)攝像裝置1的電路塊劃分到兩個(gè)芯片中，所以半導(dǎo)體基板的總面積顯著增加。光學(xué)布局圖8表示圖2的傳感器芯片6和信號(hào)處理芯片7的光學(xué)結(jié)構(gòu)。如圖8所示，傳感器芯片6的第一半導(dǎo)體基板51設(shè)置為重疊在信號(hào)處理芯片7的第二半導(dǎo)體基板53上。在第一半導(dǎo)體基板51的上表面中，形成有多個(gè)像素電路19，且列輸出信號(hào)線21等布置在第一半導(dǎo)體基板51的上表面中。此外，在第二半導(dǎo)體基板53的上表面中，形成有諸如列電路14等數(shù)字電路和電流源37等。形成在第一半導(dǎo)體基板51的上表面中的列輸出信號(hào)線21連接到第一半導(dǎo)體基板51的后表面的微焊盤52，并通過(guò)微凸塊55連接到第二半導(dǎo)體基板53的上表面的微焊盤 54。當(dāng)將MOS晶體管用作電流源37時(shí)，在該MOS晶體管的柵極和源極之間施加高電壓。施加第一半導(dǎo)體基板51所產(chǎn)生的電源電壓VDD。當(dāng)增加MOS晶體管的柵極和源極之間的電壓時(shí)，由于電流流過(guò)基板等PN結(jié)表面而產(chǎn)生熱載流子的原因，MOS晶體管可發(fā)出光。當(dāng)形成在第二半導(dǎo)體基板53中的電流源晶體管38發(fā)光時(shí)，光可進(jìn)入到第一半導(dǎo)體基板51的光電二極管31。因此，在第一實(shí)施例中，如圖8所示，列電路14等形成在第二半導(dǎo)體基板53中的與多個(gè)像素電路19重疊的位置處，且電流源37形成在不與多個(gè)像素電路19重疊的位置處。以此方式，在第一實(shí)施例中，形成在第二半導(dǎo)體基板53中的電流源37的形成位置在不與第一半導(dǎo)體基板51的像素陣列部13重疊。因此，即使電流源晶體管38發(fā)光，光也不會(huì)進(jìn)入第一半導(dǎo)體基板51的光電二極管 31。如上所述，在第一實(shí)施例中，在構(gòu)成模擬電路的多個(gè)像素電路19和電流源37之中，使用晶體管在信號(hào)處理芯片7中形成電流源37。以此方式，電流源晶體管38也能夠用作數(shù)字電路的輸入保護(hù)電路。因此，沒(méi)有必要額外增加數(shù)字電路的輸入保護(hù)電路，因此能夠抑制負(fù)荷的增加和面積的增加。此外，在第一實(shí)施例中，固態(tài)攝像裝置1在與源極跟隨器電路連接的列輸出信號(hào)線21處劃分到兩個(gè)芯片中。CMOS圖像傳感器具有源極跟隨器電路，所述源極跟隨器電路與多個(gè)像素電路19 共享電流源晶體管38。最初，在電流源晶體管38和放大晶體管34 (用作源極跟隨器電路的驅(qū)動(dòng)器)之間，存在有高布線電阻、大的擴(kuò)散層電容和布線電容。即使由于芯片間連接導(dǎo)致的電阻和電容加重了上述電容和電阻，也不會(huì)對(duì)模擬特性有較大影響。以此方式，在第一實(shí)施例中，能夠降低芯片間連接中的連接部的電容和電阻的影響，從而能夠降低由制造期間的損壞所導(dǎo)致晶體管毀壞的風(fēng)險(xiǎn)。2.第二實(shí)施例第二實(shí)施例的固態(tài)攝像裝置1的電路塊、電路塊在傳感器芯片6和信號(hào)處理芯片 7中的分布方法、以及電源晶體管38的結(jié)構(gòu)與第一實(shí)施例中相同。也就是說(shuō)，像素陣列部13的多個(gè)像素電路19形成在傳感器芯片6中，電流源晶體管38與列電路14等形成在信號(hào)處理芯片7中。因此，在第二實(shí)施例中，使用與第一實(shí)施例中相同的附圖標(biāo)記來(lái)表示固態(tài)攝像裝置1中的相同部分，并省略其說(shuō)明。光學(xué)布局圖9表示本實(shí)用新型第二實(shí)施例的傳感器芯片6和信號(hào)處理芯片7的光學(xué)結(jié)構(gòu)。在第二實(shí)施例中，如圖9所示，除列電路14等之外，電流源37也形成在第二半導(dǎo)體基板53中的與多個(gè)像素電路19重疊的位置處。此外，在第二實(shí)施例中，在第一半導(dǎo)體基板51和第二半導(dǎo)體基板52之間布置遮光金屬膜81。遮光金屬膜81例如是由鋁、銅等形成。以此方式，例如，即使當(dāng)電流源晶體管38發(fā)光時(shí)，光也不會(huì)進(jìn)入第一半導(dǎo)體基板 51的光電二極管31。在第二實(shí)施例中，在第一半導(dǎo)體基板51和第二半導(dǎo)體基板53之間布置遮光金屬膜81。此外，也可在第二半導(dǎo)體基板53的頂部處形成具有實(shí)體圖案(solid pattern)的布線層，由此在電流源晶體管38和多個(gè)像素電路19之間布置遮光金屬膜81。另外，也可以在第一半導(dǎo)體基板51的后表面上形成金屬實(shí)體圖案，由此在電流源晶體管38和多個(gè)像素電路19之間布置遮光金屬膜81。例如，在所謂后表面照射型(S卩，在第一半導(dǎo)體基板51的后表面上形成有布線層) 的情況下，可在后表面上的布線層的最上層中形成實(shí)體圖案。另外，代替遮光金屬膜81和金屬實(shí)體圖案，可在第一半導(dǎo)體基板51和第二半導(dǎo)體基板53之間設(shè)置光吸收膜(light-absorbing film)或光散射膜(light-scattering film)。例如，能夠通過(guò)在第一半導(dǎo)體基板51和第二半導(dǎo)體基板53之間應(yīng)用硅類粘結(jié)劑來(lái)散射或吸收光。3.第三實(shí)施例第三實(shí)施例的固態(tài)攝像裝置1的電路塊和電流源晶體管38的結(jié)構(gòu)與第一實(shí)施例中相同。也就是說(shuō)，像素陣列部13的多個(gè)像素電路19形成在傳感器芯片6中，電流源晶體管38與列電路14等形成在信號(hào)處理芯片7中。因此，在第三實(shí)施例中，使用與第一實(shí)施例中相同的附圖標(biāo)記來(lái)表示固態(tài)攝像裝置1的相同部分，并省略其說(shuō)明。電路在傳感器芯片6和信號(hào)處理芯片7中的分布方法圖10表示將一列像素陣列部13和列電路14分布到本實(shí)用新型第三實(shí)施例的傳感器芯片6和信號(hào)處理芯片7中的方法。在圖10的固態(tài)攝像裝置1中，在信號(hào)處理芯片7中形成電壓源電路91，電壓源電路91用于將放大器電源電壓VDC提供到傳感器芯片6的像素陣列部13。電壓源電路91連接到信號(hào)處理芯片7的第二半導(dǎo)體基板53的微焊盤M，并通過(guò)微凸塊55連接到第一半導(dǎo)體基板51的微焊盤52。于是，微焊盤52連接到多個(gè)像素電路 19中每個(gè)像素電路的放大晶體管34的漏極。如同在第一實(shí)施例中，通過(guò)形成在傳感器芯片6中的電流源電路37 (未圖示)，向多個(gè)像素電路19中每個(gè)像素電路的復(fù)位晶體管36的漏極提供電源電壓VDD。由圖10的電壓源電路91提供到放大晶體管34的漏極的電源電壓VDC低于電源電壓VDD。因此，在信號(hào)處理芯片7中，沒(méi)有必要使用高擊穿電壓元件等來(lái)應(yīng)對(duì)傳感器芯片6 的高電源電壓。此外，還能夠通過(guò)使用信號(hào)處理芯片7中的低擊穿電壓元件來(lái)降低Ι/f噪聲。[0196]4.第四實(shí)施例第四實(shí)施例的固態(tài)攝像裝置1是與第一至第三實(shí)施例的CMOS傳感器型裝置不同的C⑶傳感器型裝置。CXD傳感器型固態(tài)攝像裝置1的結(jié)構(gòu)和芯片分布方法圖11表示本實(shí)用新型第四實(shí)施例的固態(tài)攝像裝置1的結(jié)構(gòu)和芯片分布方法。圖11的固態(tài)攝像裝置1具有多個(gè)光電二極管31、多個(gè)垂直傳輸部101、多個(gè)復(fù)位晶體管102、多個(gè)放大晶體管103、多個(gè)列輸出信號(hào)線21、多個(gè)電流源37、多個(gè)放大器104和水平傳輸信號(hào)線105。這些電路是處理模擬信號(hào)的模擬電路。此外，圖11的固態(tài)攝像裝置1具有AD轉(zhuǎn)換器106和輸出緩沖器107。這些電路是將模擬信號(hào)轉(zhuǎn)換并處理成數(shù)字值的數(shù)字電路。多個(gè)光電二極管31 二維地布置在傳感器芯片6的第一半導(dǎo)體基板51中。垂直傳輸部101形成在第一半導(dǎo)體基板51中，垂直傳輸部101臨近各列的多個(gè)光電二極管31。例如，復(fù)位晶體管102是MOS晶體管。復(fù)位晶體管102連接到第一半導(dǎo)體基板51 中的各垂直傳輸部101在電荷傳輸方向上的末端部。在復(fù)位晶體管102中，源極連接到垂直傳輸部101，漏極連接到電源電壓。例如，放大晶體管103是MOS場(chǎng)效應(yīng)晶體管。放大晶體管103連接到第一半導(dǎo)體基板51的各垂直傳輸部101在電荷傳輸方向上的末端部。在放大晶體管103中，源極連接到電源電壓，漏極連接到列輸出信號(hào)線21，柵極連接到垂直傳輸部101。圖12表示垂直傳輸部101在傳輸方向上的末端部的布局的示例。在圖12中，垂直傳輸部101在垂直方向上延伸。復(fù)位晶體管36的柵電極111形成為與垂直傳輸部101的下端部交叉。此外，位于垂直傳輸部101的末級(jí)與復(fù)位晶體管36的柵電極111之間的部分連接到放大晶體管34的柵極?；谶@種結(jié)構(gòu)，放大晶體管34能夠放大并輸出從垂直傳輸部101傳輸?shù)碾姾?。此外，能夠通過(guò)復(fù)位晶體管36將垂直傳輸部101復(fù)位到電源電壓。圖11的列輸出信號(hào)線21包括第一半導(dǎo)體基板51的微焊盤52和信號(hào)處理芯片7 的第二半導(dǎo)體基板53的微焊盤54，并通過(guò)微凸塊55連接。電流源37具有形成在第二半導(dǎo)體基板53中的電流源晶體管38。例如，電流源晶體管38為MOS場(chǎng)效應(yīng)晶體管。在電流源晶體管38中，源極連接到信號(hào)處理芯片7的列輸出信號(hào)線21，漏極接地， 柵極連接到偏置電源(未圖示)。以此方式，放大晶體管34構(gòu)成了將電流源晶體管38用作負(fù)荷的源極跟隨器電路。放大器104連接到列輸出信號(hào)線21和第二半導(dǎo)體基板53中的水平傳輸信號(hào)線 105。列輸出信號(hào)線21所輸入的電壓被放大，并被輸出到水平傳輸線105。AD轉(zhuǎn)換器106在第二半導(dǎo)體基板53中連接到水平傳輸信號(hào)線105。AD轉(zhuǎn)換器106 將水平傳輸信號(hào)線105所輸入的電壓轉(zhuǎn)換成數(shù)字值。輸出緩沖器107在第二半導(dǎo)體基板53中連接到AD轉(zhuǎn)換器。輸出緩沖器107將AD 轉(zhuǎn)換器106的輸出信號(hào)輸出到固態(tài)攝像裝置1的外部。[0220]此外，在圖11的固態(tài)攝像裝置中，復(fù)位晶體管102對(duì)多個(gè)光電二極管31和垂直傳輸部101進(jìn)行復(fù)位。在復(fù)位之后，多個(gè)光電二極管31將入射光進(jìn)行光電轉(zhuǎn)換。垂直傳輸部101傳輸各列的光電二極管31中的光電轉(zhuǎn)換所產(chǎn)生的電荷。放大晶體管103將像素信號(hào)輸出到列輸出信號(hào)線21，所輸出的像素信號(hào)的電壓對(duì)應(yīng)于通過(guò)垂直傳輸部101傳輸?shù)挠筛鞴怆姸O管31所產(chǎn)生的電荷。放大器104放大像素信號(hào)，并將像素信號(hào)輸出到水平傳輸信號(hào)線105。AD轉(zhuǎn)換器106將像素信號(hào)轉(zhuǎn)換成數(shù)字值。輸出緩沖器107輸出轉(zhuǎn)換成數(shù)字值的像素信號(hào)。同樣，在第四實(shí)施例的情況下，作為模擬電路的電流源37設(shè)置在信號(hào)處理芯片7 中。也就是說(shuō)，在此實(shí)施例中，雖然不對(duì)所有電路塊均實(shí)施分布，但將模擬電路的一部分分布到傳感器芯片6中，而將模擬電路的其余部分和數(shù)字電路分布到信號(hào)處理芯片7中。在第四實(shí)施例中，如同第一實(shí)施例，作為模擬電路的電流源37設(shè)置在信號(hào)處理芯片7中。此外，如同第三實(shí)施例，連接到傳感器芯片6中的放大晶體管34的漏極的電壓源電路91可設(shè)置在信號(hào)處理芯片7中。在第四實(shí)施例的CCD傳感器型固態(tài)攝像裝置1中，從復(fù)位晶體管102到水平傳輸信號(hào)線105等電路連接在多個(gè)垂直傳輸部101和AD轉(zhuǎn)換器106之間。此外，例如，如在普通的CXD傳感器固態(tài)攝像裝置1中，即使在水平傳輸部設(shè)置在多個(gè)垂直傳輸部101和AD轉(zhuǎn)換器106之間時(shí)，仍能夠應(yīng)用本實(shí)用新型。在此情況下，例如，多個(gè)垂直傳輸部101可通過(guò)布線連接到水平傳輸部，且通過(guò)此布線，第一半導(dǎo)體基板51和第二半導(dǎo)體基板53可彼此連接。5.第五實(shí)施例圖13是本實(shí)用新型第五實(shí)施例的攝像裝置2的框圖。圖13的攝像裝置2具有光學(xué)系統(tǒng)121、固態(tài)攝像裝置1和信號(hào)處理電路122。圖13的攝像裝置2例如是攝像機(jī)、數(shù)碼照相、用于電子內(nèi)窺鏡(electronic endoscope)的相機(jī)等。光學(xué)系統(tǒng)121使得固態(tài)攝像裝置1形成來(lái)自物體的圖像光(入射光)的圖像。以此方式，在固態(tài)攝像裝置1的光電二極管31中，入射光轉(zhuǎn)換成與入射光的強(qiáng)度相對(duì)應(yīng)的信號(hào)電荷，從而在光電二極管31中產(chǎn)生電荷。例如，固態(tài)攝像裝置1是第一實(shí)施例中的固態(tài)攝像裝置1。固態(tài)攝像裝置1也可以是第二至第四實(shí)施例中的固態(tài)攝像裝置1。固態(tài)攝像裝置1基于多個(gè)光電二極管31中產(chǎn)生的電荷輸出攝像信號(hào)。該攝像信號(hào)包括像素的與多個(gè)光電二極管31中所產(chǎn)生的電荷相對(duì)應(yīng)的數(shù)字值。信號(hào)處理電路122連接到固態(tài)攝像裝置1。信號(hào)處理電路122對(duì)固態(tài)攝像裝置1輸出的攝像信號(hào)進(jìn)行各種信號(hào)處理，從而產(chǎn)生及輸出視頻信號(hào)。上述實(shí)施例僅是本實(shí)用新型的優(yōu)選實(shí)施例的示例。然而，本實(shí)用新型并不限于此。 在不背離本實(shí)用新型精神的情況下也可以進(jìn)行各種變形和修改。[0244]例如，在上述實(shí)施例中，與多個(gè)像素電路19連接的各列輸出信號(hào)線21連接到列電路14的比較器41。像素的信號(hào)通過(guò)包含有比較器41和計(jì)數(shù)器42的ADC進(jìn)行數(shù)字化，并通過(guò)存儲(chǔ)器 43連接到水平掃描信號(hào)線16。用于放大像素信號(hào)的電壓的模擬放大器可取代該ADC，模擬信號(hào)可通過(guò)水平掃描信號(hào)線16傳輸，以在水平掃描信號(hào)線16的端部進(jìn)行數(shù)字轉(zhuǎn)換。上述第五實(shí)施例的攝像裝置2可用作攝像機(jī)、數(shù)碼相機(jī)、監(jiān)控相機(jī)、用于電子內(nèi)窺鏡的相機(jī)等。此外，例如，固態(tài)攝像裝置1可在諸如移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、電子書、計(jì)算機(jī)和便攜游戲機(jī)等電子設(shè)備中使用。上述實(shí)施例示出了如下示例，S卩，固態(tài)攝像裝置1的模擬和數(shù)字電路劃分到兩個(gè)半導(dǎo)體基板51和53中。此外，對(duì)于安裝有模擬和數(shù)字電路的半導(dǎo)體集成電路，存在用于對(duì)聲音進(jìn)行數(shù)字化及處理的集成電路和用于檢測(cè)并處理諸如溫度、濃度、濕度和重量等物理量的各種控制傳感器集成電路。在這些集成電路中，例如，將電荷累積在電容器中，并將對(duì)電荷進(jìn)行電荷-電壓轉(zhuǎn)換以被輸出。在這些半導(dǎo)體集成電路中將模擬和數(shù)字電路劃分到兩個(gè)半導(dǎo)體基板中時(shí)，也能夠應(yīng)用本實(shí)用新型。此外，這些半導(dǎo)體集成電路能夠在諸如攝像裝置、記錄設(shè)備、測(cè)量設(shè)備和測(cè)試設(shè)備等各種電子設(shè)備中使用。在上述實(shí)施例中，傳感器芯片6的微焊盤52和信號(hào)處理芯片7的微焊盤通過(guò)微凸塊55彼此連接。此外，例如，傳感器芯片6和信號(hào)處理芯片7也可通過(guò)接合布線等彼此連接。傳感器芯片6和信號(hào)處理芯片7也可在如下?tīng)顟B(tài)下密封，即，它們的微焊盤52和M彼此接觸。在上述實(shí)施例中，在信號(hào)處理芯片7中，向像素陣列部中的各列所設(shè)置的多個(gè)電流源37中每個(gè)電流源設(shè)置電流源晶體管38。此外，例如，當(dāng)諸如像素陣列部13等模擬電路具有用于移除信號(hào)中DC分量的電容器時(shí)，可使用具有形成在信號(hào)處理芯片7中的電容器的擴(kuò)散層。圖14A和圖14B表示用于移除模擬信號(hào)的DC分量的DC去除電路。圖14A和圖14B的DC去除電路具有用于移除模擬信號(hào)的DC分量的電容器131。此外，圖14A和圖14B還示出了晶體管132，晶體管132的柵極輸入有被電容器131 去除了 DC分量的信號(hào)。如圖14A和圖14B所示，電容器131可通過(guò)使用半導(dǎo)體基板141中的擴(kuò)散層142 來(lái)形成。圖14A和圖14B的電容器131具有形成在半導(dǎo)體基板141中的擴(kuò)散層142、連接到擴(kuò)散層142 —端的第一布線143和隔著絕緣膜與擴(kuò)散層142重疊的第二布線144。以此方式，當(dāng)使用形成在半導(dǎo)體基板141中的擴(kuò)散層142的電容器131形成在信號(hào)處理芯片中時(shí)，沒(méi)有必要在圖14A和圖14B的輸入有模擬信號(hào)的晶體管132和數(shù)字電路中設(shè)置輸入保護(hù)電路。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，依據(jù)設(shè)計(jì)要求和其它因素，可以在本實(shí)用新型所附的權(quán)利要求或其等同物的范圍內(nèi)進(jìn)行各種修改、組合、次組合及改變。
權(quán)利要求1.一種半導(dǎo)體集成電路，其特征在于包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述數(shù)字電路對(duì)輸出自所述模擬電路的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接， 其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路， 其中，所述第一半導(dǎo)體基板具有第一晶體管，其包含在所述模擬電路的所述一部分中，和輸出端子，其連接到所述第一晶體管和所述基板連接部，且所述第二半導(dǎo)體基板具有輸入端子，其連接到所述基板連接部，和擴(kuò)散層，其包含在所述模擬電路的所述其余部分中，并連接到所述輸入端子。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述擴(kuò)散層是第二晶體管的擴(kuò)散層，所述第二晶體管包含在所述模擬電路的所述其余部分中。
4.如權(quán)利要求3所述的半導(dǎo)體集成電路，其中，所述第二晶體管是所述第一晶體管的電流源，且所述第一晶體管構(gòu)成將所述第二半導(dǎo)體基板的所述第二晶體管用作負(fù)荷的源極跟隨器電路，所述第二半導(dǎo)體基板是不同于形成有所述第一晶體管的所述第一半導(dǎo)體基板的半導(dǎo)體基板。
5.如權(quán)利要求2-4中任一權(quán)利要求所述的半導(dǎo)體集成電路， 其中，所述半導(dǎo)體集成電路具有多個(gè)像素電路，其具有光電轉(zhuǎn)換元件，并輸出像素信號(hào)， 輸出信號(hào)線，其連接到所述多個(gè)像素電路，并傳輸所述像素信號(hào)， 電流源，其連接到所述輸出信號(hào)線，和轉(zhuǎn)換部，其連接到所述輸出信號(hào)線，并將所述輸出信號(hào)線傳輸?shù)乃鱿袼匦盘?hào)轉(zhuǎn)換成數(shù)字值，所述多個(gè)像素電路形成為所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分， 所述電流源形成為所述第二半導(dǎo)體基板中的所述模擬電路的所述其余部分， 所述轉(zhuǎn)換部形成為所述第二半導(dǎo)體基板中的所述數(shù)字電路，且所述輸出信號(hào)線包括所述基板連接部，所述輸出信號(hào)線從所述第一半導(dǎo)體基板形成到所述第二半導(dǎo)體基板。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路，其中，形成在所述第一半導(dǎo)體基板中的各個(gè)所述像素電路具有第一場(chǎng)效應(yīng)晶體管，所述第一場(chǎng)效應(yīng)晶體管的源極節(jié)點(diǎn)連接到所述輸出信號(hào)線，所述第一場(chǎng)效應(yīng)晶體管用作所述第一晶體管，形成在所述第二半導(dǎo)體基板中的所述電流源具有第二場(chǎng)效應(yīng)晶體管，所述第二場(chǎng)效應(yīng)晶體管的源極節(jié)點(diǎn)連接到所述輸出信號(hào)線，所述第二場(chǎng)效應(yīng)晶體管用作所述第二晶體管， 且所述第一場(chǎng)效應(yīng)晶體管構(gòu)成將所述第二場(chǎng)效應(yīng)晶體管用作負(fù)荷的源極跟隨器電路。
7.如權(quán)利要求6所述的半導(dǎo)體集成電路，其中，所述第二半導(dǎo)體基板具有電源部，所述電源部向形成在所述第一半導(dǎo)體基板中的所述第一場(chǎng)效應(yīng)晶體管的漏極供應(yīng)電源電壓。
8.如權(quán)利要求5所述的半導(dǎo)體集成電路，其中，所述第二半導(dǎo)體基板與所述第一半導(dǎo)體基板重疊，使得所述第二晶體管不與所述第一半導(dǎo)體基板中的所述多個(gè)像素電路重疊，且使得所述第二晶體管發(fā)出的光難以進(jìn)入所述多個(gè)像素電路。
9.如權(quán)利要求5所述的半導(dǎo)體集成電路，其中，所述第一半導(dǎo)體基板與所述第二半導(dǎo)體基板重疊，且在形成在所述第二半導(dǎo)體基板中的所述第二晶體管與形成在所述第一半導(dǎo)體基板中的所述多個(gè)像素電路之間設(shè)置遮光部，使得所述第二晶體管發(fā)出的光難以進(jìn)入所述多個(gè)像素電路。
10.如權(quán)利要求2-4中任一權(quán)利要求所述的半導(dǎo)體集成電路， 其中，所述半導(dǎo)體集成電路具有多個(gè)光電轉(zhuǎn)換元件，其產(chǎn)生電荷，傳輸部，其傳輸所述多個(gè)光電轉(zhuǎn)換元件產(chǎn)生的所述電荷，和轉(zhuǎn)換部，其將所述傳輸部傳輸?shù)乃鲭姾赊D(zhuǎn)換成數(shù)字值，所述多個(gè)光電轉(zhuǎn)換元件形成為所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分， 所述轉(zhuǎn)換部形成為所述第二半導(dǎo)體基板中的所述數(shù)字電路，且所述傳輸部包括所述基板連接部，所述傳輸部從所述第一半導(dǎo)體基板形成到所述第二半導(dǎo)體基板。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路， 其中，所述傳輸部具有第一傳輸部，其形成在所述第一半導(dǎo)體基板中，所述第一傳輸部接收并傳輸所述多個(gè)光電轉(zhuǎn)換元件產(chǎn)生的所述電荷，第一場(chǎng)效應(yīng)晶體管，其柵極連接到所述第一半導(dǎo)體基板中的所述第一傳輸部，所述第一場(chǎng)效應(yīng)晶體管用作所述第一晶體管，和第二場(chǎng)效應(yīng)晶體管，其用作所述第二半導(dǎo)體基板中的所述第二晶體管，且所述第一場(chǎng)效應(yīng)晶體管構(gòu)成將所述第二場(chǎng)效應(yīng)晶體管用作負(fù)荷的源極跟隨器電路。
12.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述擴(kuò)散層用作電容器的一個(gè)電極， 所述電容器移除來(lái)自所述輸入端子的模擬信號(hào)輸入中的DC分量。
13.一種電子設(shè)備，其特征在于包括前述權(quán)利要求1-12中任一權(quán)利要求所述的半導(dǎo)體集成電路。
14.一種固態(tài)攝像裝置，其特征在于包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述模擬電路包括多個(gè)光電轉(zhuǎn)換元件，所述數(shù)字電路對(duì)所述模擬電路輸出的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接， 其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。
15. 一種攝像裝置，其包括 光學(xué)系統(tǒng)，其用于收集光；和固態(tài)攝像部，其具有多個(gè)光電轉(zhuǎn)換元件，所述多個(gè)光電轉(zhuǎn)換元件對(duì)所述光學(xué)系統(tǒng)收集的光進(jìn)行光電轉(zhuǎn)換，其特征在于，所述固態(tài)攝像部包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述模擬電路包括多個(gè)光電轉(zhuǎn)換元件，所述數(shù)字電路對(duì)所述模擬電路輸出的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接，且所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。
專利摘要本實(shí)用新型涉及半導(dǎo)體集成電路、電子設(shè)備、固態(tài)攝像裝置和攝像裝置。它們均包括第一半導(dǎo)體基板，在所述第一半導(dǎo)體基板中形成模擬電路和數(shù)字電路之中的所述模擬電路的一部分，所述數(shù)字電路對(duì)輸出自所述模擬電路的模擬輸出信號(hào)進(jìn)行數(shù)字轉(zhuǎn)換；第二半導(dǎo)體基板，在所述第二半導(dǎo)體基板中形成所述模擬電路的其余部分和所述數(shù)字電路；和基板連接部，其將所述第一半導(dǎo)體基板和所述第二半導(dǎo)體基板彼此連接，其中，所述基板連接部將所述第一半導(dǎo)體基板中的所述模擬電路的所述一部分產(chǎn)生的模擬信號(hào)傳輸?shù)剿龅诙雽?dǎo)體基板。根據(jù)本實(shí)用新型，能夠抑制由于多個(gè)電路塊劃分到多個(gè)芯片而導(dǎo)致的基板總面積的增加。
文檔編號(hào)H04N5/225GK202307898SQ20112031516
公開(kāi)日2012年7月4日 申請(qǐng)日期2011年8月26日 優(yōu)先權(quán)日2010年9月3日
發(fā)明者工藤義治 申請(qǐng)人:索尼公司