專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，并且具體地，涉及有效地應(yīng)用于例如安裝在無線電通信 設(shè)備上的天線開關(guān)的技術(shù)。
背景技術(shù)：
美國專利No. 2005/0017789 (專利文件1)描述了一種涉及RF(射頻)切換電路的 技術(shù)。在該技術(shù)中，RF切換電路是使用SOI技術(shù)制造的，并且包括開關(guān)晶體管和旁路晶體 管。每個(gè)開關(guān)晶體管和旁路晶體管都包括多個(gè)串聯(lián)耦合的MOSFET(金屬氧化物半導(dǎo)體場效 應(yīng)晶體管)。繼而，專利文件1公開了一種結(jié)構(gòu)，其中，開關(guān)晶體管中串聯(lián)耦合的MOSFET的 數(shù)目與旁路晶體管中串聯(lián)耦合的MOSFET的數(shù)目相同。

發(fā)明內(nèi)容
在近來的便攜式電話中，不僅添加了語音呼叫功能，而且添加了各種應(yīng)用功能。也 即，除了語音呼叫功能之外，向便攜式電話添加了使用便攜式電話來進(jìn)行觀看和收聽分布 式音樂、視頻傳輸、數(shù)據(jù)傳送等功能。隨著這種多功能便攜式電話的發(fā)展，全球范圍內(nèi)存在 多個(gè)頻帶(GSM(全球移動通信系統(tǒng))頻帶，PCS(個(gè)人通信服務(wù))頻帶等)以及多種調(diào)制方 案(GSM、EDGE(增強(qiáng)數(shù)據(jù)率的GSM演進(jìn))、WCDMA(寬帶碼分多址)等)。因此，便攜式電話 需要處理容納了多種不同頻帶和不同調(diào)制方案的發(fā)射/接收信號。為此，在便攜式電話中， 在這些發(fā)射/接收信號的發(fā)射與接收之間共享一個(gè)天線，并且對天線連接的切換是使用天 線開關(guān)執(zhí)行的。 例如，在便攜式電話中，發(fā)射信號的功率通常較高，并且例如超過1W，因此天線開 關(guān)需要具有以下性能，即確保高功率發(fā)射信號的高質(zhì)量，并且還要降低對其它頻帶中的通 信產(chǎn)生不利影響的干涉波(高階諧波)的產(chǎn)生。為此，在使用場效應(yīng)晶體管作為構(gòu)成天線 開關(guān)的切換元件時(shí)，該場效應(yīng)晶體管不僅需要具有高壓電阻，而且還需要具有可以降低高 階諧波失真的性能。 為此，對于構(gòu)成天線開關(guān)的場效應(yīng)晶體管而言，使用在GaAs襯底或者藍(lán)寶石襯底 上方形成的、具有小寄生電容并且線性度優(yōu)異的場效應(yīng)晶體管(例如，HEMT(高電子遷移率 晶體管))，以便實(shí)現(xiàn)低損耗和低諧波失真。然而，在高頻性能方面優(yōu)異的化合物半導(dǎo)體襯底 是昂貴的，而且對于降低天線開關(guān)的成本而言不是優(yōu)選的。為了實(shí)現(xiàn)天線開關(guān)的成本降低， 使用在不昂貴的硅襯底上方形成的場效應(yīng)晶體管是有效的。然而，不昂貴的硅襯底所具有 的問題在于，與昂貴的化合物半導(dǎo)體襯底相比寄生電容較大，并且諧波失真大于在化合物 半導(dǎo)體襯底上方形成的場效應(yīng)晶體管的諧波失真。
5
鑒于上述情況而做出了本發(fā)明，其提供了一種技術(shù)，能夠在達(dá)到天線開關(guān)的成本 降低的情況下，盡可能多地降低天線開關(guān)中產(chǎn)生的諧波失真，特別是在天線開關(guān)由在硅襯 底上方形成的場效應(yīng)晶體管構(gòu)成時(shí)。 通過本說明書中的下文詳細(xì)描述以及附圖，本發(fā)明的上述以及其它目的和新穎特 征將變得清晰。 下面簡要地說明本申請中公開的發(fā)明中的典型發(fā)明的概要。 —種按照優(yōu)選實(shí)施方式的半導(dǎo)體器件，包括具有發(fā)射端、天線端和接收端的天線 開關(guān)。在此，所述天線開關(guān)包括(a)在所述發(fā)射端與所述天線端之間串聯(lián)耦合的多個(gè)第 一 MISFET ; (b)在所述接收端與所述天線端之間串聯(lián)耦合的多個(gè)第二 MISFET ; (c)在所述 發(fā)射端與GND端之間串聯(lián)耦合的多個(gè)第三MISFET ;以及(d)在所述接收端與GND端之間耦 合的第四MISFET。繼而，第一MISFET、第二 MISFET以及第四MISFET中的每一個(gè)包括低壓 MISFET，而第三MISFET包括高壓MISFET，該高壓MISFET的源極區(qū)和漏極區(qū)之間的擊穿電壓 高于該低壓MISFET的源極區(qū)和漏極區(qū)之間的擊穿電壓。此外，在此，在發(fā)射端與GND端之 間串聯(lián)耦合的第三MISFET的數(shù)目少于在接收端與天線端之間串聯(lián)耦合的第二MISFET的數(shù) 目。 下面簡要地說明本申請中公開的發(fā)明中的典型發(fā)明所取得的效果。 具體地，即使是在天線開關(guān)由在硅襯底上方形成的場效應(yīng)晶體管構(gòu)成時(shí)，也可以
盡可能多地降低天線開關(guān)中所產(chǎn)生的諧波失真。


圖1是示出按照本發(fā)明第一實(shí)施方式的便攜式電話的配置的框圖；
圖2是示出雙頻帶便攜式電話的配置的框圖；
圖3示出了可比較示例中的天線開關(guān)的電路配置； 圖4示出了將相等的電壓幅度施加于TX旁路晶體管和RX串聯(lián)晶體管的情況；
圖5示出了電壓幅度均勻分配到構(gòu)成TX旁路晶體管的每個(gè)MISFET的理想狀態(tài)；
圖6示出了施加于構(gòu)成TX旁路晶體管的每個(gè)MISFET的電壓幅度變得不均勻時(shí)的 狀態(tài)； 圖7示出了產(chǎn)生施加于構(gòu)成TX旁路晶體管的每個(gè)MISFET的電壓幅度的不均勻性 的機(jī)制； 圖8示出了由施加于構(gòu)成TX旁路晶體管的每個(gè)MISFET的電壓幅度的不均勻性的 產(chǎn)生所引起的高階諧波的產(chǎn)生； 圖9是示出源極_柵極電容和漏極_柵極電容中的電壓依賴的存在的圖示；
圖10示出了由施加于構(gòu)成TX旁路晶體管的每個(gè)MISFET的電壓幅度的不均勻性 的產(chǎn)生所引起的高階諧波的產(chǎn)生； 圖11示出了第一實(shí)施方式中的天線開關(guān)的電路配置； 圖12示出了施加于構(gòu)成TX旁路晶體管的每個(gè)MISFET的電壓幅度變得不均勻的 狀態(tài)； 圖13示出了緩解施加于構(gòu)成TX旁路 體管的每個(gè)MISFET的電壓幅度的不均勻 性的機(jī)制；
圖14是示出在第一實(shí)施方式中安裝RF模塊的配置的透視圖； 圖15示出了在第一實(shí)施方式中構(gòu)成天線開關(guān)的半導(dǎo)體芯片的布圖配置； 圖16示出了在可比較示例中構(gòu)成天線開關(guān)的半導(dǎo)體芯片的布圖配置； 圖17是示出在第一實(shí)施方式中構(gòu)成天線開關(guān)的MISFET的器件配置的平面圖； 圖18是示出在第一實(shí)施方式中構(gòu)成天線開關(guān)的低壓MISFET的器件結(jié)構(gòu)的剖面
圖； 圖19是示出在第一實(shí)施方式中構(gòu)成天線開關(guān)的高壓MISFET的器件結(jié)構(gòu)的剖面 圖； 圖20是示出在第二實(shí)施方式中構(gòu)成天線開關(guān)的高壓MISFET的器件結(jié)構(gòu)的剖面 圖； 圖21是示出在第三實(shí)施方式中構(gòu)成天線開關(guān)的低壓MISFET的器件結(jié)構(gòu)的剖面 圖； 圖22是示出在第三實(shí)施方式中構(gòu)成天線開關(guān)的高壓MISFET的器件結(jié)構(gòu)的剖面 圖； 圖23是示出在第四實(shí)施方式中構(gòu)成天線開關(guān)的高壓MISFET的器件配置的平面 圖；以及 圖24是示出在第四實(shí)施方式中構(gòu)成天線開關(guān)的高壓MISFET的器件結(jié)構(gòu)的剖面 圖。
具體實(shí)施例方式
將闡釋下文的實(shí)施方式，為方便起見，下文的實(shí)施方式將會被劃分為多個(gè)部分或 者實(shí)施方式。除了特別明確示出的情況之外，這些部分或?qū)嵤┓绞讲⒎潜舜藷o關(guān)，并且一 個(gè)部分或?qū)嵤┓绞脚c其它或者所有部分或?qū)嵤┓绞降年P(guān)系可以是諸如修改、詳述和補(bǔ)充說 明。 在下文描述中，當(dāng)提及元件的數(shù)目等時(shí)(包括數(shù)目、數(shù)值、數(shù)量、范圍等)，除了特 別明確指定的情況以及這些數(shù)目在理論上明顯限于特定數(shù)目的情況之外，其并不限于特定 的數(shù)目，而是可以大于或者小于特定的數(shù)目。 此外，在下面的實(shí)施方式中，元件(包括要素步驟等)顯然未必是不可或缺的，除 非特別明確地指定或者從理論的角度考慮其為明顯不可或缺的情況等。 而且，在下面的實(shí)施方式中，當(dāng)提及元件等的形狀、位置關(guān)系等時(shí)，應(yīng)當(dāng)包括與該 形狀基本上相近或類似的形狀，除非特別地明確指定以及從理論的角度看其明顯不正確的 情況。這一聲明同樣適用于上面所述的數(shù)值和范圍。 在用于說明實(shí)施方式的所有附圖中，原則上相同的部件具有相同的符號，并且因 此省略了對其重復(fù)的說明。為了使附圖清楚明了，即使是平面圖也可能附加剖面線。
(第一實(shí)施方式)
〈便攜式電話的配置和操作> 圖l是示出便攜式電話的發(fā)射/接收部分的配置的框圖。如圖l所示，便攜式電 話1包括接口部分IFU、基帶部分BBU、RF集成電路部分RFIC、功率放大器HPA、低噪聲放大 器LNA、天線開關(guān)ASW以及天線ANT。
接口部分IFU具有處理來自用戶(呼叫者)的音頻信號的功能。換言之，接口部分 IFU具有在用戶與便攜式電話之間對接的功能。繼而，基帶部分BBU包含CPU,其是中央控 制部分，使得在發(fā)射時(shí)，可以經(jīng)由操作部分對來自用戶(呼叫者)的音頻信號(模擬信號) 執(zhí)行數(shù)字處理，從而產(chǎn)生基帶信號；而在接收時(shí)，可以根據(jù)是數(shù)字信號的基帶信號來產(chǎn)生音 頻信號。此外，控制部分CU耦合至基帶部分BBU，并且具有控制基帶部分BBU中基帶信號的 信號處理的功能。 RF集成電路部分RFIC在發(fā)射時(shí)配置用于調(diào)制基帶信號以及產(chǎn)生射頻信號；而在 接收時(shí)，其配置用于解調(diào)制接收信號以及產(chǎn)生基帶信號。此時(shí)，控制部分CU也耦合至RF集 成電路部分RFIC，并且也具有控制RF集成電路部分RFIC中發(fā)射信號的調(diào)制以及接收信號 的解調(diào)制的功能。 功率放大器HPA是使用提供自電源的電力來重新產(chǎn)生與弱輸入信號類似的高功 率信號、并且輸出所產(chǎn)生信號的電路。另一方面，低噪聲放大器LNA配置用于放大接收信 號，而不放大接收信號中包含的噪聲。 天線開關(guān)ASW用于將輸入到便攜式電話1中的接收信號與從便攜式電話1輸出的 發(fā)射信號相分離，而天線ANT用于發(fā)射和接收無線電波。天線開關(guān)ASW例如具有發(fā)射端TX、 接收端RX以及天線端ANT (OUT)。發(fā)射端TX耦合至功率放大器HPA，而接收端RX耦合至低 噪聲放大器LNA。此外，天線端ANT(OUT)電耦合至天線ANT。天線開關(guān)ASW耦合至控制部 分CU，并且天線開關(guān)ASW中開關(guān)的切換操作由控制部分CU進(jìn)行控制。 便攜式電話1如上所述地配置，現(xiàn)在將簡要地描述其操作。首先，描述發(fā)射信號的 情況。當(dāng)諸如音頻信號的信號經(jīng)由接口部分IFU被輸入到基帶部分BBU時(shí)，基帶部分BBU 將對模擬信號(諸如音頻信號)執(zhí)行數(shù)字處理。由此產(chǎn)生的基帶信號被輸入到RF集成電 路部分RFIC。 RF集成電路部分RFIC使用調(diào)制信號源和混頻器將輸入基帶信號轉(zhuǎn)換為射頻 (RF頻率)的信號。轉(zhuǎn)換為射頻的信號從RF集成電路部分RFIC輸出到功率放大器(RF模 塊)HPA。輸入到功率放大器HPA的射頻信號由功率放大器HPA進(jìn)行放大，此后所得的信號 經(jīng)由天線開關(guān)ASW從天線ANT發(fā)射。特別地，在天線開關(guān)ASW中，將進(jìn)行切換，從而將電耦 合至功率放大器HPA的發(fā)射端TX電耦合至天線ANT。由此，由功率放大器HPA放大的射頻 信號經(jīng)由天線開關(guān)ASW從天線ANT發(fā)射。 接下來，描述接收信號的情況。由天線ANT接收到的射頻信號(接收信號)經(jīng)由 天線開關(guān)ASW輸入到低噪聲放大器LNA。特別地，在天線開關(guān)ASW中，將進(jìn)行切換，從而將天 線ANT電耦合至接收端RX。由此，由天線ANT接收到的接收信號被傳輸?shù)教炀€開關(guān)ASW的 接收端RX。由于天線開關(guān)ASW的接收端RX耦合至低噪聲放大器LNA，因此接收信號從天線 開關(guān)ASW的接收端RX被輸入到低噪聲放大器LNA。繼而，接收信號由低噪聲放大器LNA放 大，此后所得的信號輸入到RF集成電路部分RFIC。在RF集成電路部分RFIC中，使用調(diào)制 信號源和混頻器來執(zhí)行頻率轉(zhuǎn)換。繼而，執(zhí)行對經(jīng)過頻率轉(zhuǎn)換的信號的檢測，以提取基帶信 號。隨后，該基帶信號被從RF集成電路部分RFIC輸出到基帶部分BBU。該基帶信號由基帶 部分BBU進(jìn)行處理，并且音頻信號經(jīng)由接口部分IFU從便攜式電話1輸出。上述是用于發(fā) 射和接收單頻帶信號的便攜式電話1的簡單配置和操作。 近來，在便攜式電話中，不僅添加了語音呼叫功能，而且還添加了各種應(yīng)用功能。 也即，除了語音呼叫功能之外，向便攜式電話添加了使用便攜式電話來觀看和收聽分布式音樂、視頻傳輸以及數(shù)據(jù)傳送的功能。隨著這種多功能便攜式電話的發(fā)展，全球范圍內(nèi)存在 多個(gè)頻帶和多種調(diào)制方案。因此，存在一些便攜式電話，其處理容納了多個(gè)不同頻帶以及多 種不同調(diào)制方案的發(fā)射/接收信號。 圖2是示出發(fā)射和接收例如雙頻帶信號的便攜式電話1的配置的框圖。圖2中所 示便攜式電話1的配置與圖1中所示便攜式電話1的基本配置幾乎相同。區(qū)別在于，功率放 大器和低噪聲放大器是對應(yīng)于各自頻帶的信號而提供的，以便發(fā)射和接收多個(gè)不同頻帶的 信號。例如，多個(gè)不同頻帶的信號包括第一頻帶的信號以及第二頻帶的信號。第一頻帶的信 號包括使用GSM(全球移動通信系統(tǒng))方案的信號，這些信號使用GSM較低頻帶中的824MHz 到915MHz作為頻帶。另一方面，第二頻帶的信號包括使用GSM(全球移動通信系統(tǒng))方案 的信號，這些信號使用GSM的較高頻帶中的1710腿z到1910腿z作為頻帶。
在圖2所示的便攜式電話1中，對接口部分IFU、基帶部分BBU、 RF集成電路部分 RFIC以及控制部分CU進(jìn)行配置，從而能夠?qū)Φ谝活l帶的信號和第二頻帶的信號執(zhí)行信號 處理。繼而，對應(yīng)于第一頻帶的信號而提供功率放大器HPA1和低噪聲放大器LAN1，并且對 應(yīng)于第二頻帶的信號而提供功率放大器HPA2和低噪聲放大器LAN2。也即，在圖2所示的雙 頻帶便攜式電話1中，存在與不同頻帶的信號相對應(yīng)的兩個(gè)發(fā)射路徑和兩個(gè)接收路徑。
因此，在天線開關(guān)ASW中存在四個(gè)切換端。也即，對應(yīng)于第一頻帶的發(fā)射信號而提 供發(fā)射端TX1，并且對應(yīng)于第一頻帶的接收信號而提供接收端RX1。此外，對應(yīng)于第二頻帶 的發(fā)射信號而提供發(fā)射端TX2，并且對應(yīng)于第二頻帶的接收信號而提供接收端RX2。由此， 在天線開關(guān)ASW中存在四個(gè)切換端，并且這些端的切換由控制部分CU來控制。上述是發(fā)射 和接收雙頻帶信號的便攜式電話1的簡單配置，而其操作與發(fā)射和接收單頻帶信號的便攜 式電話l的操作相同。〈可比較示例中的天線開關(guān)的電路配置〉 接下來，描述天線開關(guān)的電路配置。盡管在本說明書中主要描述在圖1所示的單 頻帶便攜式電話1中使用的天線開關(guān)ASW的電路配置，但是在圖2所示的雙頻帶便攜式電 話1中使用的天線開關(guān)ASW的電路配置幾乎是相同的。 圖3示出了發(fā)明人所研究的可比較示例中的天線開關(guān)ASW的電路配置。如圖3 所示，可比較示例中的天線開關(guān)ASW具有發(fā)射端TX、接收端RX以及天線端ANT(OUT)。此 外，可比較示例中的天線開關(guān)ASW包括發(fā)射端TX與天線端ANT(OUT)之間的TX串聯(lián)晶體管 SE (TX)，并且包括接收端RX與天線端ANT (OUT)之間的RX串聯(lián)晶體管SE (RX)。而且，可比 較示例中的天線開關(guān)ASW包括發(fā)射端TX與GND端之間的TX旁路晶體管SH(TX)，并且包括 接收端RX與GND端之間的RX旁路晶體管SH(RX)。 在發(fā)射端TX與天線端ANT (OUT)之間提供的TX串聯(lián)晶體管SE (TX)例如包括五個(gè) 串聯(lián)耦合的低壓MISFET QN。此時(shí)，每個(gè)MISFET QN具有源極區(qū)、漏極區(qū)和柵極電極。在本說 明書中，低壓MISFET QN的源極區(qū)和漏極區(qū)是對稱的關(guān)系，并且這里，在構(gòu)成TX串聯(lián)晶體管 SE (TX)的低壓MISFET QN中，應(yīng)將發(fā)射端TX側(cè)的區(qū)域定義為漏極區(qū)，而將天線端ANT (OUT) 側(cè)的區(qū)域定義為源極區(qū)。此外，低壓MISFET Q,的柵極電極經(jīng)由柵極電阻GR耦合至控制端 VTX。柵極電阻GR是用于防止高頻信號泄漏進(jìn)控制端Vn的隔離電阻器。換言之，柵極電阻 GR具有衰減高頻信號的功能。在這樣配置的TX串聯(lián)晶體管SE(TX)中，通過控制施加于控 制端VTX的電壓來控制串聯(lián)耦合的低壓MISFET QN的導(dǎo)通/截止，從而可以將發(fā)射端TX和天線端ANT(OUT)彼此電耦合或者彼此電隔離。也即，TX串聯(lián)晶體管SE(TX)充當(dāng)用于切換 發(fā)射端TX與天線端ANT(OUT)之間的電連接/斷開的開關(guān)。使用低壓MISFET QN作為構(gòu)成 TX串聯(lián)晶體管SE(TX)的MISFET的原因在于當(dāng)發(fā)射端TX與天線端ANT(0UT)彼此電耦合
以便在對發(fā)射信號進(jìn)行發(fā)射時(shí)，可以通過降低發(fā)射路徑上的導(dǎo)通電阻來降低功率損耗。
隨后，與TX串聯(lián)晶體管SE (TX) —樣，在接收端RX與天線端ANT (OUT)之間提供的 RX串聯(lián)晶體管SE(RX)例如也包括五個(gè)串聯(lián)耦合的低壓MISFET QN。此時(shí)，每個(gè)MISFET Qw具 有源極區(qū)、漏極區(qū)和柵極電極。在本說明書中，低壓MISFET QN的源極區(qū)和漏極區(qū)是對稱的 關(guān)系，并且這里，在構(gòu)成RX串聯(lián)晶體管SE (RX)的低壓MISFET QN中，應(yīng)將天線端ANT (OUT) 側(cè)的區(qū)域定義為漏極區(qū)，而將接收端RX側(cè)的區(qū)域定義為源極區(qū)。此外，低壓MISFETQ,的柵 極電極經(jīng)由柵極電阻GR耦合至控制端V『柵極電阻GR是用于防止高頻信號泄漏進(jìn)控制端 V^的隔離電阻器。換言之，柵極電阻GR具有衰減高頻信號的功能。在這樣配置的RX串聯(lián) 晶體管SE(RX)中，通過控制施加于控制端V^的電壓來控制串聯(lián)耦合的低壓MISFET QN的 導(dǎo)通/截止，從而可以將接收端RX和天線端ANT(OUT)彼此電耦合或者彼此電隔離。也即， RX串聯(lián)晶體管SE(RX)充當(dāng)用于切換接收端RX與天線端ANT(OUT)之間的電連接/斷開的 開關(guān)。使用低壓MISFET QN作為構(gòu)成RX串聯(lián)晶體管SE(RX)的MISFET的原因在于當(dāng)接收 端RX與天線端ANT (OUT)彼此耦合并且傳輸接收信號時(shí)，可以通過降低接收路徑上的導(dǎo)通 電阻來降低功率損耗。 接下來，在發(fā)射端TX與GND端之間提供的TX旁路晶體管SH(TX)例如包括五個(gè)串 聯(lián)耦合的低壓MISFET QN。在這種情況下，每個(gè)MISFET QN具有源極區(qū)、漏極區(qū)和柵極電極。 在本說明書中，低壓MISFET QN的源極區(qū)和漏極區(qū)是對稱的關(guān)系，并且這里，在構(gòu)成TX旁路 晶體管SH(TX)的低壓MISFET QN中，應(yīng)將發(fā)射端TX側(cè)的區(qū)域定義為漏極區(qū)，而將GND端側(cè) 的區(qū)域定義為源極區(qū)。此外，低壓MISFET Q,的柵極電極經(jīng)由柵極電阻GR耦合至控制端V『 柵極電阻GR是用于防止高頻信號泄漏進(jìn)控制端VKX的隔離電阻器。換言之，柵極電阻GR具 有衰減高頻信號的功能。 這里，TX串聯(lián)晶體管SE(TX)是天線開關(guān)ASE所需的組件，因?yàn)樯衔拿枋龅腡X串 聯(lián)晶體管SE(TX)充當(dāng)開關(guān)，用來切換發(fā)射端TX與天線端ANT(OUT)之間用于對發(fā)射信號進(jìn) 行發(fā)射的發(fā)射路徑的連接/斷開。相反，TX旁路晶體管SH(TX)用來切換發(fā)射端與GND端 之間的連接/斷開，而且發(fā)射信號沒有通過發(fā)射端TX與GND端之間的路徑直接傳輸，因此 是否需要提供TX旁路晶體管SH(TX)是存有疑問的。然而，TX旁路晶體管SH(TX)在利用 天線對接收信號進(jìn)行接收方面具有重要的功能。 此后，描述TX旁路晶體管SH(TX)的功能。當(dāng)從天線接收到接收信號時(shí)，在天線開 關(guān)ASW中，RX串聯(lián)晶體管SE(RX)被導(dǎo)通，從而將天線端ANT(OUT)電耦合至接收端RX。這 樣由天線接收的接收信號經(jīng)由接收端RX從天線端ANT(OUT)被傳輸?shù)浇邮针娐?。繼而，需 要禁止接收信號傳輸?shù)桨l(fā)射路徑側(cè)，因此截止在天線端ANT(OUT)與發(fā)射端TX之間提供的 TX串聯(lián)晶體管SE(TX)。由此，從天線輸入到天線端ANT(OUT)的接收信號將不會傳輸?shù)桨l(fā) 射端TX側(cè)。由于通過截止TX串聯(lián)晶體管SE (TX)而使天線端ANT (OUT)與發(fā)射端TX之間 的發(fā)射路徑被電隔離，因此理想情況下，接收信號可以不泄漏到發(fā)射路徑中。然而實(shí)際上， 從電學(xué)的角度講，在構(gòu)成TX串聯(lián)晶體管SE(TX)的低壓MISFET Qw中截止TX串聯(lián)晶體管 SE(TX)這一事實(shí)可以被認(rèn)為是在低壓MISFET QN的源極區(qū)和漏極區(qū)之間產(chǎn)生了截止電容。為此，作為高頻信號的接收信號將會經(jīng)由該截止電容而泄漏到發(fā)射端TX側(cè)。由于接收信號 的功率小，因此優(yōu)選的是將接收信號高效地從天線端ANT(OUT)傳輸?shù)浇邮斩薘X側(cè)。換言 之，需要抑制接收信號經(jīng)由TX串聯(lián)晶體管SE(TX)的截止電容向發(fā)射端TX側(cè)的泄漏。具體 地，為了降低導(dǎo)通電阻，對構(gòu)成TX串行晶體管SE(TX)的每個(gè)低壓MISFET QN的柵極寬度進(jìn) 行擴(kuò)展。低壓MISFET Qw的柵極寬度的這種增加繼而可以是截止電容的增加。在這種情況 下，由于TX串聯(lián)晶體管SE(TX)具有五個(gè)串聯(lián)耦合的低壓MISFET QN，因此，盡管TX串聯(lián)晶 體管SE(TX)的截止電容不可忽略地大，但TX串聯(lián)晶體管SE(TX)的組合電容小于一個(gè)低壓 MISFET Qw的截止電容。TX串聯(lián)晶體管SE(TX)的截止電容的增加意味著，作為高頻信號的 接收信號因此更有可能泄漏到發(fā)射側(cè)。因此，僅僅在發(fā)射端TX與天線端ANT(OUT)之間提 供TX串聯(lián)晶體管SE(TX)無法充分抑制接收信號的泄漏。 因此，在發(fā)射端TX與GND端之間提供TX旁路晶體管SH(TX)。也即，即使是在TX 串聯(lián)晶體管SE(TX)處于截止?fàn)顟B(tài)時(shí)，接收信號也會泄漏到發(fā)射端TX側(cè)；然而，如果可以在 發(fā)射端TX處充分地反射已經(jīng)泄漏到了發(fā)射端TX側(cè)的接收信號，則可以抑制泄漏到發(fā)射端 TX側(cè)的接收信號。也就是說，提供在發(fā)射端TX與GND端之間提供的TX旁路晶體管SH(TX) 的目的在于在發(fā)射端TX處充分反射接收信號。 可以通過將發(fā)射端TX接地到GND，來實(shí)現(xiàn)在發(fā)射端TX處充分反射接收信號(其是 高頻信號)。換言之，如果可以將發(fā)射端TX與GND端之間的阻抗設(shè)置得盡可能低，便可以在 發(fā)射端TX處充分地反射接收信號。為此，在接收時(shí)，在發(fā)射端TX側(cè)，通過截止TX串聯(lián)晶體 管SE(TX)并且導(dǎo)通TX旁路晶體管SH(TX)，從而使發(fā)射端TX與GND端彼此電耦合。由此， 即使接收信號泄漏到發(fā)射端TX側(cè)，也可以在發(fā)射端TX處充分反射接收信號，并由此可以抑 制泄漏到發(fā)射端TX的接收信號。 TX旁路晶體管SH(TX)例如包括五個(gè)低壓MISFET QN。這里，將多個(gè)低壓MISFET Qw串聯(lián)耦合的原因在于在發(fā)射時(shí)，高功率發(fā)射信號流入發(fā)射端TX，因此高幅度電壓被施加 于發(fā)射端TX和GND端之間。也即，通過串聯(lián)耦合低壓MISFET QN，即使在發(fā)射端TX與GND 端之間施加高電壓幅度，也可以將施加于每個(gè)MISFET QN的電壓幅度降低到其擊穿電壓甚 至更低。此外，使用低壓MISFET Qw作為TX旁路晶體管SH(TX)的原因在于其導(dǎo)通電阻可 以降低。也即，當(dāng)TX旁路晶體管SH(TX)導(dǎo)通時(shí)，發(fā)射端TX與GND端將彼此電耦合，然而在 這種情況下，如果TX旁路晶體管SH(TX)的導(dǎo)通電阻較高，則發(fā)射端TX與GND端之間的阻 抗將增加，并且因此無法在發(fā)射端TX處充分反射泄漏到發(fā)射端TX的接收信號。
隨后，在接收端RX與GND端之間提供的RX旁路晶體管SH(RX)例如包括一個(gè)低壓 MISFET QN。在這種情況下，低壓MISFETQw具有源極區(qū)、漏極區(qū)和柵極電極。在本說明書中， 盡管低壓MISFET Q,的源極區(qū)和漏極區(qū)是對稱關(guān)系，但是在構(gòu)成RX旁路晶體管SH(RX)的低 壓MISFET QN中，應(yīng)將接收端RX側(cè)的區(qū)域定義為漏極區(qū)，而將GND端側(cè)的區(qū)域定義為源極 區(qū)。此外，低壓MISFET Q,的柵極電極經(jīng)由柵極電阻GR耦合至控制端V，柵極電阻GR是 用于防止高頻信號泄漏到控制端Vn中的隔離電阻器。換言之，柵極電阻GR具有衰減高頻 信號的功能。 這里，在發(fā)射時(shí)，即使當(dāng)RX串聯(lián)晶體管SE(RX)處于截止?fàn)顟B(tài)時(shí)，發(fā)射信號也將泄 漏到接收端RX側(cè)，因?yàn)镽X串聯(lián)晶體管SE(RX)具有截止電容。然而，如果可以在接收端RX 處充分反射已經(jīng)泄漏到接收端RX側(cè)的發(fā)射信號，則可以抑制泄漏到接收端RX側(cè)的發(fā)射信號。也即，提供在接收端RX與GND端之間提供的RX旁路晶體管SH(RX)的目的在于在接 收端RX處充分反射發(fā)射信號。 可以通過將接收端RX接地到GND，來實(shí)現(xiàn)在接收端RX處充分反射發(fā)射信號(其是 高頻信號)。換言之，如果可以將接收端RX與GND端之間的阻抗設(shè)置得盡可能低，便可以 在接收端RX處充分地反射發(fā)射信號。為此，在發(fā)射時(shí)，在接收端RX側(cè)，截止RX串聯(lián)晶體管 SE(RX)并且還導(dǎo)通RX旁路晶體管SH(RX)，從而使接收端RX與GND端彼此電耦合。由此， 即使發(fā)射信號泄漏到接收端RX側(cè)，也可以抑制泄漏到接收端RX側(cè)的發(fā)射信號，因?yàn)榭梢栽?接收端RX處充分反射發(fā)射信號。 RX旁路晶體管SH(RX)例如包括一個(gè)低壓MISFET QN。這里，沒有像TX旁路晶體管 SH(TX)那樣串聯(lián)耦合多個(gè)低壓MISFET QN的原因在于即使是一個(gè)低壓MISFET Qw也可以 充分地確保擊穿電壓的安全，因?yàn)橹挥薪邮諘r(shí)的微功率接收信號會流入接收端RX。此外，使 用低壓MISFET Qw作為RX旁路晶體管SH(RX)的原因在于可以降低導(dǎo)通電阻。也即，當(dāng)RX 旁路晶體管SH(RX)導(dǎo)通時(shí)，接收端RX與GND端將彼此電耦合，然而，在這種情況下，如果RX 旁路晶體管SH(RX)的導(dǎo)通電阻較高，則接收端RX與GND端之間的阻抗將增加，并且因此無 法在接收端RX處充分反射泄漏到接收端RX側(cè)的發(fā)射信號。 可比較示例中的天線開關(guān)ASW如上配置，現(xiàn)在將描述其操作。首先，描述發(fā)射時(shí)的 操作。在圖3中，在發(fā)射時(shí)，TX串聯(lián)晶體管SE(TX)和RX旁路晶體管SH(RX)導(dǎo)通，并且TX 旁路晶體管SH(TX)和RX串聯(lián)晶體管SE(RX)截止。這樣，發(fā)射端TX與天線端ANT (OUT)彼 此電耦合，而接收端RX與天線端ANT(OUT)彼此電隔離。由此，發(fā)射信號從發(fā)射端TX向天 線端ANT(OUT)輸出。此時(shí)，盡管RX串聯(lián)晶體管SE(RX)是截止的，但仍然存在截止電容，因 此發(fā)射信號(其是高頻信號)的一部分將經(jīng)由RX串聯(lián)晶體管SE(RX)的截止電容泄漏到接 收端RX偵U。然而，由于RX旁路晶體管SH(RX)是導(dǎo)通的，因此接收端RX與GND端彼此電耦 合，并且接收端RX與GND端之間的阻抗變低。因此，可以在接收端RX處充分反射已經(jīng)泄漏 到接收端RX側(cè)的發(fā)射信號。這樣，對泄漏到接收端RX的發(fā)射信號進(jìn)行抑制，并且因此發(fā)射 信號從發(fā)射端TX高效地傳輸?shù)教炀€端ANT (OUT)。以此方式，發(fā)射信號從天線端ANT (OUT) 被輸出。 接下來，描述接收時(shí)的操作。在圖3中，在接收時(shí)，RX串聯(lián)晶體管SE(RX)和TX旁 路晶體管SH(TX)導(dǎo)通，并且RX旁路晶體管SH(RX)和TX串聯(lián)晶體管SE(TX)截止。由此， 接收端RX與天線端ANT(OUT)彼此電耦合，而發(fā)射端TX與天線端ANT(OUT)彼此電隔離。 這樣，接收信號從天線端ANT(OUT)向接收端RX傳輸。此時(shí)，盡管TX串聯(lián)晶體管SE(TX)是 截止的，但仍然存在截止電容，因此接收信號(其是高頻信號)的一部分將經(jīng)由TX串聯(lián)晶 體管SE(TX)的截止電容泄漏到發(fā)射端TX側(cè)。然而，由于TX旁路晶體管SH(TX)是導(dǎo)通的， 因此發(fā)射端TX與GND端彼此電耦合，并且發(fā)射端TX與GND端之間的阻抗變低。因此，可 以在發(fā)射端TX處充分反射已經(jīng)泄漏到發(fā)射端TX側(cè)的接收信號。這樣，接收信號從天線端 ANT(OUT)被高效地傳輸?shù)浇邮斩薘X側(cè)，因?yàn)樾孤┑桨l(fā)射端TX的接收信號得到了抑制。以 此方式，接收信號從天線端ANT(OUT)傳輸?shù)浇邮斩薘X側(cè)。 盡管在可比較示例中的天線開關(guān)ASW如上所述地配置，但是可比較示例中的天線 開關(guān)ASW導(dǎo)致了傳輸信號的非線性(諧波失真)增加的問題。天線開關(guān)ASW需要具有既確 保高功率傳輸信號的高質(zhì)量，還要降低對其它頻帶中的通信產(chǎn)生不利影響的干擾波(高階諧波)的產(chǎn)生的性能；然而，在所述可比較示例的天線開關(guān)ASW中，高階諧波的產(chǎn)生特別是 一個(gè)問題。此后，描述該問題是如何發(fā)生的機(jī)制。 圖4是示出作為可比較示例的天線開關(guān)ASW在發(fā)射時(shí)的狀態(tài)的電路框圖。在圖4 中，天線開關(guān)ASW的天線端ANT (OUT)與GND端之間耦合的負(fù)載表示為負(fù)載Z^，而天線開關(guān) ASW的接收端RX與GND端之間耦合的負(fù)載表示為負(fù)載Z。。在此狀態(tài)下，考慮從天線開關(guān)ASW 的發(fā)射端TX輸入具有功率Pin的發(fā)射信號的情況。此時(shí)，在天線開關(guān)ASW中，TX串聯(lián)晶體管 SE(TX)和RX旁路晶體管SH(RX)導(dǎo)通，而TX旁路晶體管SH(TX)和RX串聯(lián)晶體管SE(RX) 截止。因此，與施加于負(fù)載的電壓幅度相同的電壓幅度被施加于耦合在發(fā)射端TX與GND 端之間的TX旁路晶體管SH (TX)，并且還施加于耦合在天線端ANT (OUT)與接收端RX之間的 RX串聯(lián)晶體管SE (RX)。該電壓幅度的最大值由電壓幅度VUpMk)來表示。
這里，請注意TX旁路晶體管SH(TX)，由于TX旁路晶體管SH(TX)包括在發(fā)射端TX 與GND端之間串聯(lián)耦合的五個(gè)低壓MISFET QN1到QN5，因此電壓幅度VUpeak)可以均等地劃 分和分配給這些低壓MISFET QN1到QN5中的每一個(gè)。也即，如圖5所示，在理想情況下，電 壓幅度VUpeak)/5將施加于構(gòu)成TX旁路晶體管SH(TX)的五個(gè)低壓MISFET QN1到QN5中的每 一個(gè)。然而，實(shí)際上，均等的電壓幅度VUpeak)/5將不會施加于五個(gè)低壓MISFET QN1到QN5中 的每一個(gè)。實(shí)際上，如圖6所示，電壓幅度Vu(peak)到Vw(peak)分別施加于五個(gè)低壓MISFET QN1到QN5。也就是說，電壓幅度VL1(peak)施加于低壓MISFET QN1，而電壓幅度VL2(peak)施加于 MISFET QN2。類似地，電壓幅度VL3"k)施加于低壓MISFET QN3，而電壓幅度VL4(peak)施加于 低壓MISFET QN4。此夕卜，電壓幅度V^(，k)施加于低壓MISFETQ貼。在這種情況下，電壓幅度
VL1(peak)到VL5(peak)滿足以下關(guān)系電壓幅度Vu"k)〉電壓幅度VL2"k) >電壓幅度VL3 (peak) >
電壓幅度VL4(peak) >電壓幅度VL5(peak)。也就是說，在低壓MISFET QN1到QN5中，布置在較靠近 GND端位置處的晶體管將具有施加于它的較小電壓幅度。也即，布置在較靠近發(fā)射端TX位 置處的晶體管將具有施加于它的較大電壓幅度。特別地，在構(gòu)成TX旁路晶體管SH(TX)的 低壓MISFET QN1到QN5中，施加于低壓MISFET QN1的電壓幅度Vu(peak)最大。
現(xiàn)在將描述施加的電壓幅度變得不均勻而非均等劃分(即使對于具有如上所述 的相同結(jié)構(gòu)的低壓MISFET Qm到Q^也是如此)的原因。施加于構(gòu)成TX旁路晶體管SH(TX) 的低壓MISFET QN1到9,5的電壓幅度的不均勻性的原因例如包括如下所示的一個(gè)原因。也 即，各低壓MISFET QN1到QN5的半導(dǎo)體襯底(其耦合至GND電位)的寄生電容、與各低壓 MISFET QN1到QN5的柵極電極相耦合的柵極電阻GR的半導(dǎo)體襯底的寄生電容、以及與各低 壓MISFET QM到Q^相耦合的布線的半導(dǎo)體襯底的寄生電容的存在導(dǎo)致了這一問題。這些 寄生電容的存在導(dǎo)致了施加于構(gòu)成TX旁路晶體管SH(TX)的低壓MISFET QN1到QN5的不均 勻電壓幅度。 圖7示出了在發(fā)射端TX與GND端之間串聯(lián)耦合的低壓MISFETQN1到QN5的等效 電路。也即，在發(fā)射端TX與GND端之間，形成有TX旁路晶體管SH(TX)，其包括串聯(lián)耦合 的低壓MISFET Qm到Q^。圖7示出了發(fā)射信號被發(fā)射時(shí)的狀態(tài)，并且這里TX旁路晶體管 SH(TX)是截止的。在此狀態(tài)中，構(gòu)成TX旁路晶體管SH(TX)的所有MISFET QN1到QN5都是 截止的。因此，截止的低壓MISFETQN1到QN5分別可由在源極區(qū)和漏極區(qū)之間產(chǎn)生的截止電 容Coffl-Coff5來表示。因此，在圖7中，利用串聯(lián)耦合的五個(gè)截止電容Coffl到Coff5來 示出串聯(lián)耦合的低壓MISFET QNjljQN5。由于低壓MISFET QN1到QN5具有彼此類似的結(jié)構(gòu)，因此示為等效電路的五個(gè)截止電容Coffl到Coff5具有相似的靜電電容值。繼而，在圖7 中，將各低壓MISFET QN1到QN5中存在的(與GND電位的)相應(yīng)寄生電容示為寄生電容器 Cparal到Cpara5。寄生電容Cparal到Cpara5對應(yīng)于各自的截止電容Coffl到Coff5而 形成。 在圖7所示的等效電路框圖中，考慮以下情況發(fā)射信號的功率被應(yīng)用于發(fā)射端 TX，并且在發(fā)射端TX側(cè)產(chǎn)生了電荷量Q。此時(shí)，假設(shè)不存在寄生電容Cparal到Cpara5，則 截止電容Coffl到Coff5中所存儲的電荷量都是相同的電荷量Q。因此，在不存在寄生電容 Cparal到Cpara5的理想狀態(tài)下，截止電容Coffl到Coff5的電容值是相同的，并且其中存 儲的電荷量是電荷量Q，因此施加于每個(gè)截止電容Coffl到Coff5的電壓幅度彼此相等。
然而，實(shí)際上，存在寄生電容Cparal到Cpara5。這樣，例如，電荷量Q的電荷量Qa 將存儲在寄生電容Cparal中，因此電荷量Q-Qa將存儲在截止電容Coffl中。此外，由于電 荷量Qa存儲在寄生電容Cpara2中，因此電荷量Q_2Qa將存儲在截止電容Coff2中。類似 地，電荷量Q-3Qa存儲在截止電容Coff3中，并且電荷量Q-4Qa存儲在截止電容Coff4中。 繼而，電荷量Q-5Qa將存儲在截止電容Coff5中。由此，考慮到寄生電容Cparal到Cpara5， 則存儲在截止電容Coffl到Coff5中的電荷量將彼此不同。特別地，存儲在最接近發(fā)射端 TX的截止電容Coffl中的電荷量最大(電荷量Q-Qa)，并且距發(fā)射端TX越遠(yuǎn)且距GND端越 近，則存儲在截止電容中的電荷量變得越小。繼而，存儲在耦合至GND端的截止電容Coff5 中的電荷量最小(電荷量Q-5Qa)。此時(shí)，由于截止電容Coffl到Coff5的靜電電容值彼此 相似，因此分別施加于截止電容Coffl到Coff5的電壓幅度分別與存儲在截止電容Coffl 到Coff5中的電荷量成比例。在這種情況下，由于存儲在截止電容Coffl到Coff5中的電 荷量彼此不同，因此施加于截止電容Coffl到Coff 5的電壓幅度不是均勻的，或者說是不均 勻的。特別地，施加于截止電容Coffl的電壓幅度最大，而所施加的電壓幅度從截止電容 Coff2到截止電容Coff4逐步降低。繼而，在耦合至GND端的截止電容Coff5處，施加的電 壓幅度最小。因此，在沒有考慮寄生電容Cparal到Cpara5時(shí)，在發(fā)射端TX與GND端之間 施加的最大電壓幅度的五分之一是施加于各截止電容Coffl到Coff5的最大電壓幅度。另 一方面，實(shí)際上，存在有寄生電容Cparal到Cpara5，因此如上所述，施加于截止電容Coffl 到Coff5的電壓幅度是不均勻的。例如，由于最大電壓被施加于截止電容Coffl，因此不小 于在發(fā)射端TX與GND端之間施加的最大電壓幅度的五分之一的大電壓幅度是施加于截止 電容Coffl的最大電壓幅度。 根據(jù)上文易見的是，考慮到在發(fā)射端TX與GND端之間提供的TX旁路晶體管 SH(TX)截止時(shí)的寄生電容，則施加于構(gòu)成TX旁路晶體管SH(TX)的每個(gè)MISFET QN1到QN5的 電壓幅度變得不均勻。 接下來，描述在施加于每個(gè)MISFET QM到Q^的電壓幅度變得不均勻時(shí)高階諧波的 產(chǎn)生是如何增加的。圖8示出了在發(fā)射端TX與GND端之間提供的TX旁路晶體管SH(TX) 截止時(shí)，構(gòu)成TX旁路晶體管SH(TX)的五個(gè)低壓MISFET QN1到QN5的等效電路。如圖8所 示，在截止時(shí)，各低壓MISFET QN1到Q^分別可以由漏極區(qū)DR與源極區(qū)SR之間形成的截止 電容Coff 、漏極區(qū)DR與柵極電極G之間形成的電容Cgd以及源極區(qū)SR與柵極電極G之間 形成的電容Cgs來表示。此時(shí)，盡管漏極區(qū)DR與源極區(qū)SR之間形成的截止電容Coff的靜 電電容值是常量，但是漏極區(qū)DR與柵極電極G之間形成的電容Cgd以及源極區(qū)SR與柵極電極G之間形成的電容Cgs是可變電容。這是因?yàn)樵跇?gòu)成源極區(qū)SR和漏極區(qū)DR的擴(kuò)散 層(半導(dǎo)體區(qū)域)中形成的耗盡層的寬度是變化的。也即，對于電容Cgd和電容Cgs，存在 靜電電容值對所施加電壓值的依賴。 圖9是示出了電容Cgd(電容Cgs)和施加于柵極電極G與漏極區(qū)DR之間的電壓 Vgd(施加于柵極電極G與源極區(qū)SR之間的電壓Vgs)之間的關(guān)系的圖示。從圖9中易見， 電容Cgd(電容Cgs)相對于電壓Vgd(電壓Vgs)變化極大。繼而，表示電容Cgd(電容Cgs) 變化的這一曲線示出該曲線包括很多非線性分量。因此，施加于電壓Vgd(電壓Vgs)的電 壓幅度越高，電容Cgd(電容Cgs)的靜電電容值的變化同樣越大。從圖9中還易見，電容 Cgd(電容Cgs)的電容變化是非線性的，因此根據(jù)非線性電容Cgd(電容Cgs)的變化產(chǎn)生了 高階諧波。 施加于構(gòu)成TX旁路晶體管SH(TX)的MISFET QN1到QN5中的每一個(gè)的電壓幅度變 得不均勻，因此施加于最靠近發(fā)射端TX耦合的低壓MISFET (^的電壓幅度增加。該電壓 幅度是施加于低壓MISFET QN1的源極區(qū)與漏極區(qū)之間的電壓幅度。施加于低壓MISFET QN1 的源極區(qū)與漏極區(qū)之間的電壓幅度增加這一事實(shí)同時(shí)意味著施加于MISFET QN1的源極區(qū) 與柵極電極之間的電壓幅度或者施加于漏極區(qū)與柵極電極之間的電壓幅度增加。因此，低 壓MISFETQN1的電壓Vgd或者電壓Vgs的變化也將增加，并且取決于該變化，電容Cgd(電容 Cgs)的電容變化將增加。這樣，高階諧波將增加，這反映了電容變化的非線性。也即，在可 比較示例中，施加于構(gòu)成TX旁路晶體管SH (TX)的MISFET QN1到QN5中的每一個(gè)的電壓幅度 變得不均勻。因此，施加于與發(fā)射端TX最靠近地耦合的低壓MISFET Qm的電壓幅度的增加 大于需要，由此增加了高階諧波的產(chǎn)生。 此外，在可比較示例中，描述了高階諧波產(chǎn)生的增加。例如，大寄生電容增加了施 加于構(gòu)成TX旁路晶體管SH(TX)的MISFETQM到Q^中的每一個(gè)的電壓幅度的不均勻性。在 這種情況下，例如，施加于低壓MISFET QN1的電壓幅度比均勻劃分的電壓幅度的平均值要大 得多。因此，施加于低壓MISFET QM的源極區(qū)和漏極區(qū)之間的電壓可能超過低壓MISFET QN1 的擊穿電壓(源極區(qū)和漏極區(qū)之間的擊穿電壓BVds)。另一方面，例如，在耦合至GND端的 低壓MISFET Q^中，施加于其的電壓幅度小于均勻劃分的電壓幅度的平均值。如果施加于 構(gòu)成TX旁路晶體管SH(TX)的MISFET QN1到QN5中的每一個(gè)的電壓幅度的不均勻性以此方 式增加，則特別地，將只有被施加了大電壓幅值的低壓MISFET QN1會出現(xiàn)擊穿。繼而，來自 被擊穿低壓MISFET QN1的高階諧波的產(chǎn)生將增加。 圖IO示出了擊穿的低壓MISFET QN1和與低壓MISFET QN1相關(guān)聯(lián)的電壓波形，以及 未擊穿的低壓MISFET Q^和與低壓MISFET Q^相關(guān)聯(lián)的電壓波形。在圖10中，未擊穿的低 壓MISFET (^5的電壓波形具有接近于正弦波的形狀，并且不太可能產(chǎn)生非線性分量。另一 方面，擊穿的低壓MISFET QN1的電壓波形變化看上去像是正弦波的上部分被截掉，因此非線 性將突然地增加。因此，從擊穿的低壓MISFET QM，由于非線性而引起的高階諧波的產(chǎn)生將 增加。 從上文易見，從天線開關(guān)輸出的高階諧波主要是從截止的TX旁路晶體管SH(TX) 產(chǎn)生的，特別地，當(dāng)施加于構(gòu)成TX旁路晶體管SH(TX)的低壓MISFET Qm到Q^中的毎一個(gè) 的電壓幅度的不均勻性增加時(shí)，高階諧波的產(chǎn)生將增加。因此，為了抑制從天線開關(guān)輸出的 高階諧波，如果可以抑制施加于構(gòu)成TX旁路晶體管SH(TX)的低壓MISFET Qm到Q^中的每
15一個(gè)的電壓幅度的不均勻性，則將是足夠的。繼而，在下面所示的第一實(shí)施方式的天線開關(guān)
中，將描述能夠抑制施加于構(gòu)成TX旁路晶體管SH(TX)的低壓MISFET Qm到Q^中的毎一個(gè)
的電壓幅度的不均勻性的技術(shù)性思想?！吹谝粚?shí)施方式中天線開關(guān)的電路配置> 描述第一實(shí)施方式中天線開關(guān)的電路配置。盡管本說明書中將主要描述在圖1中 所示的單頻帶便攜式電話1中使用的天線開關(guān)ASW的電路配置，但是在圖2所示的雙頻帶 便攜式電話1中使用的天線開關(guān)ASW的電路配置幾乎是一樣的。 圖11示出了第一實(shí)施方式中的天線開關(guān)ASW的電路配置。如圖ll所示，第一實(shí) 施方式中的天線開關(guān)ASW具有發(fā)射端TX、接收端RX以及天線端ANT(OUT)。繼而，第一實(shí)施 方式中的天線開關(guān)ASW包括發(fā)射端TX與天線端ANT (OUT)之間的TX串聯(lián)晶體管SE (TX)，并 且包括接收端RX與天線端ANT(OUT)之間的RX串聯(lián)晶體管SE(RX)。此外，第一實(shí)施方式中 的天線開關(guān)ASW包括發(fā)射端TX與GND端之間的TX旁路晶體管SH(TX)，并且包括接收端RX 與GND端之間的RX旁路晶體管SH(RX)。天線開關(guān)ASW中形成的發(fā)射端TX電耦合至圖1中 所示的功率放大器HPA，并且接收端RX電耦合至圖1中所示的低噪聲放大器LNA。此時(shí)，由 于低噪聲放大器LNA是接收電路的一部分，因此天線開關(guān)ASW的接收端RX電耦合至接收電 路。此外，天線開關(guān)ASW中形成的天線端ANT(OUT)電耦合至圖1中所示的天線ANT。
TX串聯(lián)晶體管SE(TX)例如包括五個(gè)串聯(lián)耦合的低壓MISFETQN。此時(shí)，每個(gè)低壓 MISFET Qw具有源極區(qū)、漏極區(qū)和柵極電極。在本說明書中，低壓MISFET QN的源極區(qū)和漏 極區(qū)是對稱的關(guān)系，在構(gòu)成TX串聯(lián)晶體管SE(TX)的低壓MISFET Q,中，應(yīng)將發(fā)射端TX側(cè) 的區(qū)域定義為漏極區(qū)，而將天線端ANT(OUT)側(cè)的區(qū)域定義為源極區(qū)。此外，低壓MISFET QN 的柵極電極經(jīng)由柵極電阻GR耦合至控制端V『柵極電阻GR是用于防止高頻信號泄漏進(jìn)控 制端Vn的隔離電阻器。換言之，柵極電阻GR具有衰減高頻信號的功能。在這樣配置的TX 串聯(lián)晶體管SE(TX)中，通過控制施加于控制端Vn的電壓來控制串聯(lián)耦合的低壓MISFET QN 的導(dǎo)通/截止，從而可以將發(fā)射端TX和天線端ANT(OUT)彼此電耦合或者彼此電隔離。也 即，TX串聯(lián)晶體管SE(TX)充當(dāng)用于切換發(fā)射端TX與天線端ANT(OUT)之間的電連接/斷 開的開關(guān)。使用低壓MISFET Qw作為構(gòu)成TX串聯(lián)晶體管SE(TX)的MISFET的原因在于當(dāng) 發(fā)射端TX與天線端ANT(OUT)彼此電耦合并且發(fā)射信號被發(fā)射時(shí)，可以通過降低發(fā)射路徑 上的導(dǎo)通電阻來降低功率損耗。 隨后，與TX串聯(lián)晶體管SE(TX) —樣，RX串聯(lián)晶體管SE(RX)例如也包括五個(gè)串聯(lián) 耦合的低壓MISFET QN。此時(shí)，每個(gè)MISFET QN具有源極區(qū)、漏極區(qū)和柵極電極。在本說明書 中，盡管低壓MISFETQN的源極區(qū)和漏極區(qū)是對稱的關(guān)系，但是在構(gòu)成RX串聯(lián)晶體管SE (RX) 的低壓MISFET Qw中，應(yīng)將天線端ANT(OUT)側(cè)的區(qū)域定義為漏極區(qū)，而將接收端RX側(cè)的區(qū) 域定義為源極區(qū)。此外，低壓MISFET Q,的柵極電極經(jīng)由柵極電阻GR耦合至控制端V『柵 極電阻GR是用于防止高頻信號泄漏進(jìn)控制端VKX的隔離電阻器。換言之，柵極電阻GR具 有衰減高頻信號的功能。在這樣配置的RX串聯(lián)晶體管SE(RX)中，通過控制施加于控制端 VKX的電壓來控制串聯(lián)耦合的低壓MISFET QN的導(dǎo)通/截止，從而可以將接收端RX和天線端 ANT(OUT)彼此電耦合或者彼此電隔離。也即，RX串聯(lián)晶體管SE(RX)充當(dāng)用于切換接收端 RX與天線端ANT(OUT)之間的電連接/斷開的開關(guān)。使用低壓MISFET Qw作為構(gòu)成RX串聯(lián) 晶體管SE(RX)的MISFET的原因在于當(dāng)接收端RX與天線端ANT(OUT)彼此電耦合并且傳
16通過降低接收路徑上的導(dǎo)通電阻來降低功率損耗。
接下來，RX旁路晶體管SH(RX)例如包括一個(gè)低壓MISFET QN。在這種情況下，低 壓MISFET Qw具有源極區(qū)、漏極區(qū)和柵極電極。在本說明書中，盡管低壓MISFET QN的源極 區(qū)和漏極區(qū)是對稱的關(guān)系，但是在構(gòu)成RX旁路晶體管SH(RX)的低壓MISFET Qw中，應(yīng)將接 收端RX側(cè)的區(qū)域定義為漏極區(qū)，而將GND端側(cè)的區(qū)域定義為源極區(qū)。此外，低壓MISFET QN 的柵極電極經(jīng)由柵極電阻GR耦合至控制端VTX。柵極電阻GR是用于防止高頻信號泄漏進(jìn) 控制端VTX的隔離電阻器。換言之，柵極電阻GR具有衰減高頻信號的功能。
這里，在RX旁路晶體管SH(RX)中沒有串聯(lián)耦合多個(gè)低壓MISFET QN的原因在于 即使是一個(gè)低壓MISFET QN也可以充分地確保擊穿電壓的安全，因?yàn)橹挥薪邮諘r(shí)的微功率 接收信號會流入接收端RX。此外，使用低壓MISFET Qw作為RX旁路晶體管SH(RX)的原因 是因?yàn)榭梢越档蛯?dǎo)通電阻。也即，當(dāng)RX旁路晶體管SH(RX)導(dǎo)通時(shí)，接收端RX與GND端將 彼此電耦合，然而，在這種情況下，如果RX旁路晶體管SH(RX)的導(dǎo)通電阻較高，則接收端RX 與GND端之間的阻抗將增加，并且因此無法在接收端RX處充分反射泄漏到接收端RX側(cè)的 發(fā)射信號?！吹谝粚?shí)施方式中的天線開關(guān)的電路配置(特征配置)〉 在圖11中，TX旁路晶體管SH(TX)例如包括三個(gè)串聯(lián)耦合的高壓MISFET QH1到 QH3。在這種情況下，每一個(gè)高壓MISFET Qm到Q^具有源極區(qū)、漏極區(qū)和柵極電極。在本說 明書中，盡管各高壓MISFET QH1到QH3的源極區(qū)和漏極區(qū)是對稱的關(guān)系，但是在構(gòu)成TX旁路 晶體管SH(TX)的MISFET QH1到QH3中，應(yīng)將發(fā)射端TX側(cè)的區(qū)域定義為漏極區(qū)，而將GND端 側(cè)的區(qū)域定義為源極區(qū)。此外，各高壓MISFET Qm到Q^的柵極電極經(jīng)由柵極電阻GR耦合 至控制端V『柵極電阻GR是用于防止高頻信號泄漏進(jìn)控制端V^的隔離電阻器。換言之， 柵極電阻GR具有衰減高頻信號的功能。 這里，第一實(shí)施方式的特征在于，TX旁路晶體管SH(TX)例如包括三個(gè)串聯(lián)耦合的 高壓MISFET QHjljQH3。也即，在可比較示例中，TX旁路晶體管SH(TX)例如包括串聯(lián)耦合 的五個(gè)低壓MISFETQN1到Q^，然而，在第一實(shí)施方式中，使用的是高壓MISFET QH1到Q^，高 壓MISFET QH1到QH3的源極區(qū)和漏極區(qū)之間的擊穿電壓高于低壓MISFET QN1到QN5的源極 區(qū)和漏極區(qū)之間的擊穿電壓，并且三個(gè)高壓MISFET QH1到QH3串聯(lián)耦合以形成TX旁路晶體 管SH(TX)。 使用高壓MISFET Qm到Q^可以提高個(gè)體MISFET的擊穿電壓。因此，TX旁路晶體 管SH(TX)可以包括三個(gè)高壓MISFET QH1到QH3，這少于當(dāng)其包括五個(gè)串聯(lián)耦合的低壓MISFET Qm到Q^吋的情況。因此，可以抑制施加于構(gòu)成TX旁路晶體管SH(TX)的高壓MISFET QH1到 Qm中的每一個(gè)的電壓幅度的不均勻性，并且可以減少由電壓幅度的不均勻性所引起的高階
諧波的產(chǎn)生。 此后，將參考附圖來描述抑制施加于構(gòu)成TX旁路晶體管SH(TX)的高壓MISFET QH1 到QH3中的每一個(gè)的電壓幅度的不均勻性的能力。 圖12示出了在發(fā)射信號從天線開關(guān)ASW的發(fā)射端TX傳輸?shù)教炀€端ANT(0UT)時(shí)， 施加于TX旁路晶體管SH(TX)的電壓幅度。由于圖12示出了發(fā)射信號從天線開關(guān)ASW的發(fā) 射端TX傳輸?shù)教炀€端ANT(OUT)的情況，因此在天線開關(guān)ASW中，TX串聯(lián)晶體管SE(TX)是 導(dǎo)通的，而TX旁路晶體管SH(TX)是截止的。此時(shí)，施加于截止的整個(gè)TX旁路晶體管SH(TX)
17的電壓幅度的最大值由電壓幅度、(，k)表示。繼而，電壓幅度Vu(，k)到Vu(，k)分別施加于 構(gòu)成TX旁路晶體管SH(TX)的三個(gè)高壓MISFET QH1到QH3。 此時(shí)，如果將由高壓MISFET Qm到Q^引起的寄生電容、由柵極電阻GR引起的 寄生電容以及由布線引起的寄生電容納入考慮，則還是在第一實(shí)施方式的TX旁路晶體管 SH(TX)中，施加于構(gòu)成TX旁路晶體管SH(TX)的各高壓MISFET QH1到QH3的電壓幅度將產(chǎn) 生不均勻性。也就是說，如果將寄生電容納入考慮，則第一實(shí)施方式也滿足以下關(guān)系電壓
幅度Vu"k)〉電壓幅度VL2"k) >電壓幅度VL3(peak)。因此，如第 一 實(shí)施方式中，還是在TX旁
路晶體管SH(TX)包括三個(gè)高壓MISFET QH1到QH3時(shí)，如同在可比較示例中TX旁路晶體管 SH(TX)包括五個(gè)低壓MISFET QN1到QN5的情況一樣，由電壓幅度的不均勻性所引起的高階 諧波的產(chǎn)生可能增加。 然而，第一實(shí)施方式與可比較示例的決定性區(qū)別在于串聯(lián)耦合的MISFET的數(shù)目 (串行連接的數(shù)目、疊置體的數(shù)目)彼此不同。具體地，在第一實(shí)施方式中，TX旁路晶體管 SH(TX)包括三個(gè)高壓MISFET QH1到QH3，而在可比較示例中，TX旁路晶體管SH(TX)包括五 個(gè)低壓MISFET QNjljQN5。換言之，第一實(shí)施方式的特征在于，構(gòu)成TX旁路晶體管SH(TX)的 MISFET的串行連接的數(shù)目少于可比較示例中串行連接的數(shù)目。如果以此方式減少構(gòu)成TX 旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目，則可以充分地抑制施加于串聯(lián)耦合的每 個(gè)MISFET的電壓幅度的不均勻性。也即，在第一實(shí)施方式中，通過減少構(gòu)成TX旁路晶體管 SH(TX)的MISFET的串行連接的數(shù)目，施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻 性將在一定程度上產(chǎn)生，但是其可以受到相當(dāng)?shù)囊种啤?此后，將參考附圖來描述在第一實(shí)施方式中如何通過降低構(gòu)成TX旁路晶體管 SH(TX)的MISFET的串行連接的數(shù)目來顯著抑制施加于每個(gè)MISFET的電壓幅度的不均勻 性。 圖13示出了發(fā)射端TX與GND端之間串聯(lián)耦合的高壓MISFETQH1到QH3的等效電 路。也即，在發(fā)射端TX與GND端之間，形成有包括串行耦合的高壓MISFET QH1到QH3的TX 旁路晶體管SH(TX)。圖13示出了當(dāng)發(fā)射信號被發(fā)射時(shí)的狀態(tài)，并且這里的TX旁路晶體管 SH(TX)是截止的。在此狀態(tài)中，構(gòu)成TX旁路晶體管SH(TX)的所有高壓MISFET QH1到QH3 都是截止的。因此，截止的高壓MISFET Qm到Q^分別可以通過源極區(qū)和漏極區(qū)之間產(chǎn)生的 截止電容Coffl到Coff3來表示。因此，在圖13中，串行耦合的高壓MISFET QH1到QH3由 串行耦合的三個(gè)截止電容Coff 1到Coff3來示出。由于高壓MISFET QH1到QH3具有彼此類 似的結(jié)構(gòu)，因此示為等效電路的三個(gè)截止電容Coffl到Coff3具有相似的靜電電容值。繼 而，在圖13中，將各高壓MISFET Qm到Q^中存在的相應(yīng)寄生電容(與GND電位的)示為寄 生電容器Cparal到Cpara3。寄生電容Cparal到Cpara3對應(yīng)于各自的截止電容Coffl到 Coff3而形成。如上所述，在第一實(shí)施方式中，三個(gè)截止電容Coffl到Coff3以及三個(gè)寄生 電容Cparal到Cpara3可以構(gòu)成TX旁路晶體管SH(TX)的等效電路。另一方面，在可比較 示例中，如圖7所示，五個(gè)截止電容Coffl到Coff5以及五個(gè)寄生電容Capral到Cpara5構(gòu) 成了TX旁路晶體管SH(TX)的等效電路。因此，第一實(shí)施方式與可比較示例之間區(qū)別在于 截止電容的數(shù)目和寄生電容的數(shù)目，并且這是由構(gòu)成TX旁路晶體管SH(TX)的MISFET的串 行連接的數(shù)目差異所引起的。 在圖13所示的等效電路框圖中，考慮以下情況發(fā)射信號的功率被施加于發(fā)射端TX，并且在發(fā)射端TX側(cè)產(chǎn)生了電荷量Q。由于寄生電容Cparal到Cpara3的存在，電荷量Q 中的電荷量Qa將存儲在寄生電容Cparal中。由此，電荷量Q-Qa將存儲在截止電容Coffl 中。此外，由于電荷量Qa存儲在寄生電容Cpara2中，則電荷量Q_2Qa將存儲在截止電容 Coff2中。類似地，電荷量Q-3Qa存儲在截止電容Coff3中。因此，還是在第一實(shí)施方式中， 如果將寄生電容Cparal到Cpara3納入考慮，則存儲在截止電容Coffl到Coff3中的電荷量 將彼此不同。特別地，存儲在最接近發(fā)射端TX的截止電容Coffl中的電荷量最大(電荷量 Q-Qa)，而存儲在耦合至GND端的截止電容Coff3中的電荷量最小(電荷量Q_3Qa)。此時(shí)， 由于截止電容Coffl到Coff3的寄生電容值彼此相似，因此分別施加于截止電容Coffl到 Coff3的電壓幅度分別與存儲在截止電容Coffl到Coff3中的電荷量成比例。在這種情況 下，由于存儲在截止電容Coffl到Coff3中的電荷量彼此不同，因此施加于截止電容Coffl 到Coff3的電壓幅度不是均勻的，或者說是不均勻的。特別地，施加于截止電容Coffl的電 壓幅度最大，而在耦合至GND端的截止電容Coff3處所施加的電壓幅度最小。
然而，將第一實(shí)施方式與可比較示例進(jìn)行對比，如果如第一實(shí)施方式這樣減少構(gòu) 成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目，則可以抑制施加于截止電容Coffl 到Coff3的電壓幅度的不均勻性。也即，在這種情況下，由于施加于各截止電容Coffl到 Coff3的電壓幅度與各截止電容Coffl到Coff3中存儲的電荷量成正比，因此截止電容 Coffl至lJCoff3中存儲的電荷量的差別越小，則施加于截止電容Coffl至lJCoff3的電壓幅度 的不均勻性變得越小。將這考慮在內(nèi)，由于如圖7所示，在可比較示例中串聯(lián)耦合了五個(gè)截 止電容Coffl到Coff5，因此在具有存儲于其中的最大電荷量的截止電容Coffl中，電荷量 是Q-Qa，而在具有存儲于其中的最小電荷量的截止電容Coff5中，電荷量是Q-5Qa。因此， 在可比較示例中，存儲在截止電容Coffl中的電荷量與存儲在截止電容Coff5中的電荷量 之間的差是4Qa。 另一方面，在第一實(shí)施方式中，如圖13所示，由于串聯(lián)耦合了三個(gè)截止電容Coffl 到Coff3，因此在其中存儲有最大電荷量的截止電容Coffl中，電荷量是Q-Qa，而在其中存 儲有最小電荷量的截止電容Coff3中，電荷量是Q-3Qa。因此，在第一實(shí)施方式中，存儲在截 止電容Coffl中的電荷量與存儲在截止電容Coff3中的電荷量之間的差是2Qa。因此，在第 一實(shí)施方式中，與可比較示例相比，其中存儲有最大電荷量的截止電容中所存儲的電荷量 與其中存儲有最小電荷量的截止電容中所存儲的電荷量的差較小。這意味著，第一實(shí)施方 式中，施加于截止電容的電壓幅度的不均勻性小于可比較示例中的施加于截止電容的電壓 幅度的不均勻性。 根據(jù)上文易見，可以通過減少構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的 數(shù)目，來顯著地抑制施加于每個(gè)MISFET的電壓幅度的不均勻性。因此，特別地，只有被施加 以大電壓幅度的特定MISFET(例如，耦合至發(fā)射端TX的MISFET)的擊穿可以得到抑制。因 此，可以取得抑制由擊穿的MISFET產(chǎn)生的高階諧波的增加的顯著效果。
第一實(shí)施方式中的技術(shù)思想的特征在于，通過減少構(gòu)成TX旁路晶體管SH(TX)的 MISFET的串行連接的數(shù)目，來抑制施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性。 繼而，無法僅僅通過減少可比較示例中的低壓MISFET的串行連接數(shù)目來實(shí)現(xiàn)該配置。這 是因?yàn)椋绻麥p少了構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目，則施加于每 個(gè)MISFET的電壓幅度的幅值將增加，并且因此需要提高M(jìn)ISFET的擊穿電壓，使其即使被
19施加大電壓幅度時(shí)也不會被擊穿。因此，當(dāng)如第一實(shí)施方式這樣減少構(gòu)成TX旁路晶體管 SH(TX)的MISFET的串行連接的數(shù)目時(shí)，需要提高每個(gè)MISFET的擊穿電壓，因此需要使用高 壓MISFET。 這里，在可比較示例中，TX旁路晶體管SH(TX)包括五個(gè)串行耦合的低壓MISFET QM到Q^而在第一實(shí)施方式中，TX旁路晶體管SH(TX)包括三個(gè)串行耦合的高壓MISFET QH1 到Q^。由此，在第一實(shí)施方式中，可以通過減少構(gòu)成TX旁路晶體管SH(TX)的MISFET的串 行連接的數(shù)目，來抑制施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性。因此，可以 通過進(jìn)一步減少構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目，來進(jìn)一步抑制施 加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性。也即，對于降低施加于串聯(lián)耦合的每 個(gè)MISFET的電壓幅度的不均勻性來說，構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接 的數(shù)目越小，則越優(yōu)選。 繼而，例如，TX旁路晶體管SH(TX)可以包括一個(gè)高壓MISFET。在這種情況下，假 設(shè)這一個(gè)高壓MISFET具有擊穿電壓，使其即使是在發(fā)射端TX與GND端之間施加有最大電 壓幅度時(shí)也不會擊穿。 然而，在第一實(shí)施方式中，TX旁路晶體管SH(TX)不是包括一個(gè)高壓MISFET。原因 是這樣的。例如，將對以下情況進(jìn)行比較和研究，即如可比較示例中TX旁路晶體管SH(TX) 包括五個(gè)串聯(lián)耦合的低壓MISFET QN1到9,5的情況，如第一實(shí)施方式中TX旁路晶體管 SH(TX)包括三個(gè)串聯(lián)耦合的高壓MISFET QH1到QH3的情況，以及TX旁路晶體管SH(TX)包 括一個(gè)高壓MISFET的情況。 這里，當(dāng)TX旁路晶體管SH (TX)截止時(shí)，假設(shè)各MISFET (低壓MISFET，高壓MISFET) 的截止電容都是相同的電容C 。則在可比較示例中，由于串聯(lián)耦合了五個(gè)低壓MI SFET QN1到 Q^因此五個(gè)截止電容被認(rèn)為是串聯(lián)耦合。因此，TX旁路晶體管SH(TX)的截止電容是串聯(lián) 耦合的五個(gè)截止電容的組合電容，而其靜電電容值是C/5。另一方面，在第一實(shí)施方式中， 由于串聯(lián)耦合了三個(gè)高壓MISFET Qm到Q^因此三個(gè)截止電容被認(rèn)為是串聯(lián)耦合。因此， TX旁路晶體管SH(TX)的截止電容是串聯(lián)耦合的三個(gè)截止電容的組合電容，而其靜電電容 值是C/3。此外，當(dāng)TX旁路晶體管SH(TX)包括一個(gè)高壓MISFET時(shí)，TX旁路晶體管SH(TX) 的截止電容是一個(gè)高壓MISFET的截止電容，而其靜電電容值是C。 由此，隨著構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目減少，TX旁路 晶體管SH(TX)的截止電容增加。TX旁路晶體管SH(TX)的截止電容的增加意味著經(jīng)由截 止的TX旁路晶體管SH(TX)從發(fā)射端TX泄漏到GND端的發(fā)射信號增加。也即，當(dāng)發(fā)射信號 被發(fā)射時(shí)，在發(fā)射端TX與天線端ANT (OUT)之間提供的TX串聯(lián)晶體管SE (TX)被導(dǎo)通，而在 發(fā)射端TX與GND端之間提供的TX旁路晶體管SH(TX)被截止。因此，發(fā)射信號主要在彼此 電耦合的發(fā)射端TX與天線端ANT(OUT)之間傳輸，然而，如果截止的TX旁路晶體管SH(TX) 的截止電容增加，則一部分發(fā)射信號將經(jīng)由該大截止電容而泄漏出去，因?yàn)榘l(fā)射信號是高 頻信號。 從上文易見，對于減少從截止的TX旁路晶體管SH (TX)泄漏出的發(fā)射信號而言，應(yīng) 當(dāng)避免構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目的減少。另一方面，對于降 低施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性而言，優(yōu)選的是減少構(gòu)成TX旁路 晶體管SH(TX)的MISFET的串行連接的數(shù)目。因此，減少從截止的TX旁路晶體管SH(TX)泄漏出的發(fā)射信號與降低施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性是權(quán)衡的 關(guān)系。 因此，如果如可比較示例中那樣TX旁路晶體管SH(TX)包括五個(gè)串聯(lián)耦合的低壓 MISFET QM到Q^則可能充分減少從截止的TX旁路晶體管SH(TX)泄漏的發(fā)射信號，而施加 于串聯(lián)耦合的每個(gè)低壓MISFET QN1到QN5的電壓幅度的不均勻性將不利地增加，從而導(dǎo)致高 階諧波產(chǎn)生的增加。另一方面，如果TX旁路晶體管SH(TX)包括一個(gè)高壓MISFET，則可以降 低電壓幅度的不均勻性并且可以降低高階諧波的產(chǎn)生，然而，無法充分減少從截止的TX旁 路晶體管SH(TX)泄漏的發(fā)射信號。 繼而，如第一實(shí)施方式中，如果TX旁路晶體管SH(TX)包括三個(gè)串聯(lián)耦合的高壓 MISFET (^到QH3，則可以充分實(shí)現(xiàn)以下二者來自截止的TX旁路晶體管SH(TX)的發(fā)射信 號泄漏的減少；以及通過試圖降低電壓幅度不均勻性而導(dǎo)致的高階諧波產(chǎn)生的減少(上面 的兩個(gè)減少是權(quán)衡的關(guān)系)。也即，為了實(shí)現(xiàn)減少從截止的TX旁路晶體管SH(TX)泄漏出的 發(fā)射信號以及降低施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性這二者，需要調(diào) 整構(gòu)成TX旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目，而不是將其設(shè)為極值。
第一實(shí)施方式中的天線開關(guān)ASW如上所述地配置，現(xiàn)在將描述其操作。首先，描述 發(fā)射時(shí)的操作。在圖11中，在發(fā)射時(shí)，TX串聯(lián)晶體管SE(TX)和RX旁路晶體管SH(RX)導(dǎo) 通，并且TX旁路晶體管SH(TX)和RX串聯(lián)晶體管SE(RX)截止。由此，發(fā)射端TX與天線端 ANT(0UT)彼此電耦合，而接收端RX與天線端ANT(OUT)彼此電隔離。這樣，發(fā)射信號從發(fā) 射端TX向天線端ANT (OUT)輸出。此時(shí)，盡管RX串聯(lián)晶體管SE (RX)是截止的，但仍然存在 截止電容，因此一部分發(fā)射信號(其是高頻信號)將經(jīng)由RX串聯(lián)晶體管SE(RX)的截止電 容泄漏到接收端RX側(cè)。然而，由于RX旁路晶體管SH(RX)是導(dǎo)通的，因此接收端RX與GND 端彼此電耦合，并且接收端RX與GND端之間的阻抗變低。因此，已經(jīng)泄漏到接收端RX側(cè)的 發(fā)射信號在接收端RX處被充分地反射。這樣，已經(jīng)泄漏出的發(fā)射信號在接收端RX處被反 射，并且再次從天線端ANT (OUT)輸出。此外，在發(fā)射端TX與GND端之間提供的TX旁路晶 體管SH(TX)是截止的，然而，由于TX旁路晶體管SH(TX)包括三個(gè)串聯(lián)耦合的高壓MISFET QH1到QH3，因此可以降低施加于串聯(lián)耦合的高壓MISFET QH1到QH3的電壓幅度的不均勻性， 并且由此可以抑制高階諧波的產(chǎn)生。此外，由于可以充分降低TX旁路晶體管SH(TX)的截 止電容，因此可以減少從TX旁路晶體管SH(TX)泄漏的發(fā)射信號。以此方式，發(fā)射信號從天 線端ANT (OUT)高效地輸出。 接下來，將描述接收時(shí)的操作。在圖3中，在接收時(shí)，RX串聯(lián)晶體管SE(RX)和TX 旁路晶體管SH(TX)導(dǎo)通，并且RX旁路晶體管SH(RX)和TX串聯(lián)晶體管SE (TX)截止。由此， 接收端RX與天線端ANT(OUT)彼此電耦合，而發(fā)射端TX與天線端ANT(OUT)彼此電隔離。這 樣，接收信號從天線端ANT(OUT)向接收端RX輸出。此時(shí)，盡管TX串聯(lián)晶體管SE(TX)是截 止的，但仍然存在截止電容，因此一部分接收信號(其是高頻信號)將經(jīng)由TX串聯(lián)晶體管 SE(TX)的截止電容泄漏到發(fā)射端TX側(cè)。然而，由于TX旁路晶體管SH(TX)是導(dǎo)通的，因此 發(fā)射端TX與GND端彼此電耦合，并且發(fā)射端TX與GND端之間的阻抗變低。此時(shí)，由于TX 旁路晶體管SH(TX)包括三個(gè)高壓MISFET QH1到QH3，因此由于高壓MISFET QH1到QH3的導(dǎo)通 電阻增加，發(fā)射端TX與GND端之間的阻抗不會變低。然而，與其中串聯(lián)耦合有五個(gè)具有低 導(dǎo)通電阻的低壓MISFET的可比較示例相比，按照第一實(shí)施方式，盡管個(gè)體高壓MISFET QH1到QH3的導(dǎo)通電阻增加，但是可以減小串行連接的數(shù)目，并且因此可以抑制整個(gè)TX旁路晶體 管SH(TX)的導(dǎo)通電阻的增加。因此，在第一實(shí)施方式中，與可比較示例相似，可以將發(fā)射端 TX與GND端之間的阻抗保持得較低。因此，已經(jīng)泄漏到發(fā)射端TX側(cè)的接收信號在發(fā)射端 TX處被充分地反射。這樣，已經(jīng)泄漏出的接收信號在發(fā)射端TX處被反射，并且再次返回到 接收端RX側(cè)。以此方式，接收信號從天線端ANT(OUT)被高效地傳輸?shù)浇邮斩薘X側(cè)。
〈第一實(shí)施方式中天線開關(guān)的研究事項(xiàng)〉 第一實(shí)施方式的特征在于，TX旁路晶體管SH(TX)包括高壓MISFET，并且構(gòu)成TX 旁路晶體管SH(TX)的MISFET的串行連接的數(shù)目減少，從而抑制施加于串聯(lián)耦合的每個(gè) MISFET的電壓幅度的不均勻性。這里，除了 TX旁路晶體管SH (TX)之外，使用低壓MISFET用 于構(gòu)成TX串聯(lián)晶體管SE(TX)、RX串聯(lián)晶體管SE(RX)以及RX旁路晶體管SH(RX)的MISFET。 下面描述原因。 首先，描述RX串聯(lián)晶體管SE(RX)包括五個(gè)串行耦合的低壓MISFET的原因。在 圖11中，當(dāng)發(fā)射信號被發(fā)射時(shí)，TX串聯(lián)晶體管SE(TX)和RX旁路晶體管SH(RX)導(dǎo)通，并且 RX串聯(lián)晶體管SE(RX)和TX旁路晶體管SH(TX)截止。因此，相同的電壓幅度將施加于截 止的RX串聯(lián)晶體管SE(RX)和截止的TX旁路晶體管SH(TX)。因此，如果在TX旁路晶體管 SH(TX)中產(chǎn)生了電壓幅度的不均勻性，則電壓幅度的不均勻性在RX串聯(lián)晶體管SE(RX)中 可能也是問題。 然而，在RX串聯(lián)晶體管SE(RX)中，當(dāng)RX串聯(lián)晶體管SE(RX)截止時(shí)所施加的電壓 幅度的不均勻性將不會帶來TX旁路晶體管SH(TX)中的這種大問題。也就是說，RX串聯(lián)晶 體管SE(RX)具有在接收到接收信號時(shí)導(dǎo)通的功能，以及傳輸接收信號的功能。因此，為了 RX串聯(lián)晶體管SE(RX)降低接收信號的損耗，構(gòu)成RX串聯(lián)晶體管SE(RX)的MISFET需要降 低導(dǎo)通電阻。因此，在RX串聯(lián)晶體管SE(RX)中，使用具有小導(dǎo)通電阻的低壓MISFET QN，并 且增加低壓MISFET QN的柵極寬度，以便實(shí)現(xiàn)導(dǎo)通電阻的降低。 另一方面，還是在TX旁路晶體管SH(TX)中，在可比較示例中使用低壓MISFET。然 而，在這種情況下，由于發(fā)射信號不是直接通過TX旁路晶體管SH(TX)傳輸，因此并不需要 像RX串聯(lián)晶體管SE(RX)中的導(dǎo)通電阻降低得那樣多。相反，TX旁路晶體管SH(TX)的導(dǎo)通 電阻的降低意味著柵極寬度的增加，而如果柵極寬度增加，則截止電容增加。如果截止電容 增加，則TX旁路晶體管SH(TX)中發(fā)射信號的泄漏將增加。因此，在像可比較示例中那樣在 TX旁路晶體管SH(TX)中使用低壓MISFET時(shí)，將MISFET的柵極寬度設(shè)為小于RX串聯(lián)晶體 管SE(RX)中使用的低壓MISFETQw的柵極寬度。也即，即使在RX串聯(lián)晶體管SE(RX)和TX 旁路晶體管SH(TX) 二者中都是用低壓MISFET，也要將RX串聯(lián)晶體管SE(RX)中使用的低壓 MISFET QN的柵極寬度設(shè)為大于TX旁路晶體管SH(TX)中使用的低壓MISFET的柵極寬度。
在RX串聯(lián)晶體管SE(RX)中，由于柵極寬度大并且截止電容與柵極寬度的大小基 本上成比例，因此構(gòu)成RX串聯(lián)晶體管SE(RX)的低壓MISFET QN的截止電容大于構(gòu)成TX旁 路晶體管SH(TX)的低壓MISFET的截止電容。特別地，構(gòu)成RX串聯(lián)晶體管SE (RX)的低壓 MISFET QN的柵極寬度約比構(gòu)成TX旁路晶體管SH(TX)的低壓MISFET的柵極寬度大10倍。 因此，構(gòu)成RX串聯(lián)晶體管SE(RX)的低壓MISFET QN的截止電容約比構(gòu)成TX旁路晶體管 SH(TX)的低壓MISFET的截止電容大10倍。 另一方面，對于相對于地的寄生電容來說，由與柵極寬度無關(guān)的柵極電阻GR所引起的寄生電容所占的百分比是高的。因此，在RX串聯(lián)晶體管SE(RX)與TX旁路晶體管 SH(TX)之間，相對于地的寄生電容沒有太大差別。因此，在RX串聯(lián)晶體管SE(RX)中，寄生 電容相對于截止電容的百分比高于TX旁路晶體管SH(TX)中寄生電容相對于截止電容的百 分比。 這里，如圖7中所描述，如果總電荷量表示為Q，而存儲在寄生電容中的電荷量表 示為Qa，則對于將要存儲在每個(gè)截止電容中的電荷量來說，隨著截止電容的位置越靠近地， 存儲在截止電容中的電荷量越降低，因?yàn)镼a存儲在每個(gè)寄生電容中。這樣，存儲在每個(gè)截 止電容中的電荷量將彼此不同，并且因此在施加于各截止電容的電壓幅度中產(chǎn)生不均勻 性。基于這一機(jī)制，可以理解寄生電容相對于截止電容的百分比越高，施加于串聯(lián)耦合的 每個(gè)MISFET的電壓幅度的不均勻性變得越大。因此，在TX旁路晶體管SH(TX)中，與RX串 聯(lián)晶體管SE(RX)相比，寄生電容相對于截止電容的百分比增加，因此在構(gòu)成TX旁路晶體 管SH(TX)的低壓MISFET中，電壓幅度的不均勻性變得明顯。另一方面，在RX串聯(lián)晶體管 SE(RX)中，與TX旁路晶體管SH(TX)中相比，寄生電容相對于截止電容的百分比較低，因此 在構(gòu)成RX串聯(lián)晶體管SE(RX)的低壓MISFETQN中，電壓幅度的不均勻性將不會帶來這樣的 大問題。 繼而，在RX串聯(lián)晶體管SE(RX)中，使用低壓MISFET QN以降低導(dǎo)通電阻。也即， 由于電壓幅度的不均勻性在RX串聯(lián)晶體管SE(RX)中將不會帶來這種大問題，因此不太需 要RX串聯(lián)晶體管SE(RX)包括高壓MISFET以及減少構(gòu)成RX串聯(lián)晶體管SE(RX)的MISFET 的串行連接數(shù)目。相反，如果RX串聯(lián)晶體管SE(RX)包括高壓MISFET，則導(dǎo)通電阻將增加， 并且接收信號的損耗將增加。 注意，由于施加于截止的RX串聯(lián)晶體管SE(RX)的電壓幅度與施加于截止的TX旁 路晶體管SH(TX)的電壓幅度幾乎相同，假設(shè)使用低壓MISFET QN，則RX串聯(lián)晶體管SE (RX) 包括五個(gè)串聯(lián)耦合的低壓MISFET QN，以確保擊穿電壓的安全。 根據(jù)上文，在第一實(shí)施方式中，TX旁路晶體管SH(TX)包括三個(gè)串聯(lián)耦合的高壓 MISFET，而RX串聯(lián)晶體管SE(RX)包括五個(gè)串聯(lián)耦合的低壓MISFET。換言之，RX串聯(lián)晶體管 SE (RX)包括低壓MISFET，而TX旁路晶體管SH (TX)包括高壓MISFET，該高壓MISFET的源極 區(qū)與漏極區(qū)之間的擊穿電壓高于低壓MISFET的源極區(qū)與漏極區(qū)之間的擊穿電壓。繼而，串 聯(lián)耦合在發(fā)射端與GND端之間的高壓MISFET (構(gòu)成TX旁路晶體管SH(TX)的高壓MISFET) 的數(shù)目少于串聯(lián)耦合在接收端與天線端之間的低壓MISFET(構(gòu)成RX串聯(lián)晶體管SE(RX)的 低壓MISFET)的數(shù)目。 隨后，將描述如圖11中所示的TX串聯(lián)晶體管SE(TX)也包括低壓MISFET QN的原 因。TX串聯(lián)晶體管SE(TX)具有以下功能在發(fā)射信號被發(fā)射時(shí)導(dǎo)通，以及對發(fā)射信號進(jìn)行 發(fā)射。因此，在TX串聯(lián)晶體管SE(TX)中，為了降低發(fā)射信號的損耗，使用具有低導(dǎo)通電阻 的低壓MISFET QN作為構(gòu)成TX串聯(lián)晶體管SE(TX)的MISFET。 另一方面，考慮TX串聯(lián)晶體管SE(TX)截止的情況。TX串聯(lián)晶體管SE(TX)在接 收到接收信號時(shí)截止。此時(shí)，與發(fā)射信號相比，電壓幅度的幅值不大，因?yàn)榻邮招盘柕墓β?弱。因此，為了確保TX串聯(lián)晶體管SE(TX)的擊穿電壓的安全，低壓MISFET QN的串行連接 的數(shù)目可以少于在RX串聯(lián)晶體管SE(RX)中的數(shù)目。實(shí)際上，在發(fā)射/接收單頻帶高頻信 號的情況下，由于TX串聯(lián)晶體管SE(TX)在接收時(shí)截止，并且接收信號的功率與發(fā)射信號相
23比較小，因此即使構(gòu)成TX串聯(lián)晶體管SE(TX)的低壓MISFET QN的串行連接的數(shù)目小于5， 也不會存在問題。然而，在發(fā)射/接收雙頻帶高頻信號的情況下，將使用天線開關(guān)ASW來切 換用來傳輸?shù)谝活l帶的傳輸信號的路徑與用來傳輸?shù)诙l帶的傳輸信號的路徑(參見圖 2)。在這種情況下，例如，在發(fā)射第二頻帶的發(fā)射信號時(shí)，用于發(fā)射第一頻帶的發(fā)射信號的 TX串聯(lián)晶體管SE(TX)需要截止，并且與具有高功率的發(fā)射信號相對應(yīng)的電壓幅度將施加 于截止的TX串聯(lián)晶體管SE(TX)。因此，在對應(yīng)于雙頻帶的天線開關(guān)ASW中，在TX串聯(lián)晶體 管SE(TX)中也需要確保對應(yīng)于發(fā)射信號的擊穿電壓的安全，因此，與RX串聯(lián)晶體管SE(RX) 一樣，TX串聯(lián)晶體管SE(TX)例如包括五個(gè)串聯(lián)耦合的低壓MISFET QN。
這里，還是在TX串聯(lián)晶體管SE(TX)中，使用具有小導(dǎo)通電阻的低壓MISFET QN， 并且增加低壓MISFET Q,的柵極寬度，以便實(shí)現(xiàn)導(dǎo)通電阻的降低。因此，在TX串聯(lián)晶體管 SE(TX)中，與可比較示例的TX旁路晶體管SH(TX)相比，由于寄生電容相對于截止電容的百 分比較低，因此在構(gòu)成TX串聯(lián)晶體管SE(TX)的低壓MISFET QN中，電壓幅度的不均勻性也 將不會帶來這種大問題。 繼而，還是在TX串聯(lián)晶體管SE(TX)中，使用低壓MISFETQw以降低導(dǎo)通電阻。也即， 由于電壓幅度的不均勻性在TX串聯(lián)晶體管SE(TX)中將不會帶來這種大問題，因此不太需 要TX串聯(lián)晶體管SE(TX)包括高壓MISFET以及減少構(gòu)成TX串聯(lián)晶體管SE(TX)的MISFET 的串行連接的數(shù)目。相反，如果TX串聯(lián)晶體管SE(TX)包括高壓MISFET，則導(dǎo)通電阻將增 加，導(dǎo)致發(fā)射信號的損耗。 根據(jù)上文，在第一實(shí)施方式中，TX旁路晶體管SH(TX)包括三個(gè)串聯(lián)耦合的高壓 MISFET，而TX串聯(lián)晶體管SE(TX)包括五個(gè)串聯(lián)耦合的低壓MISFET。換言之，TX串聯(lián)晶體管 SE(TX)包括低壓MISFET，而TX旁路晶體管SH(TX)包括高壓MISFET，該高壓MISFET的源極 區(qū)與漏極區(qū)之間的擊穿電壓高于低壓MISFET的源極區(qū)與漏極區(qū)之間的擊穿電壓。繼而，串 聯(lián)耦合在發(fā)射端與GND端之間的高壓MISFET (構(gòu)成TX旁路晶體管SH(TX)的高壓MISFET) 的數(shù)目少于串聯(lián)耦合在接收端與天線端之間的低壓MISFET(構(gòu)成TX串聯(lián)晶體管SE(TX)的 低壓MISFET)的數(shù)目。此夕卜，TX串聯(lián)晶體管SE(TX)和RX串聯(lián)晶體管SE(RX)例如都包括 五個(gè)串聯(lián)耦合的低壓MISFET。 接下來，將描述如圖11中所示的RX旁路晶體管SH(RX)包括低壓MISFET QN的原 因。RX旁路晶體管SH(RX)在發(fā)射信號被發(fā)射時(shí)導(dǎo)通。這是為了有效地反射經(jīng)由在發(fā)射時(shí) 截止的RX串聯(lián)晶體管SE(RX)的截止電容而泄漏到接收端RX側(cè)的部分發(fā)射信號。也就是 說，可以通過導(dǎo)通RX旁路晶體管SH(RX)并由此將接收端RX與GND端之間的路徑置于低阻 抗?fàn)顟B(tài)，來有效地反射泄漏到接收端RX側(cè)的部分發(fā)射信號。因此，為了有效地反射部分發(fā) 射信號，RX旁路晶體管SH(RX)的導(dǎo)通電阻優(yōu)選地較小。繼而，在第一實(shí)施方式中，RX旁路 晶體管SH(RX)包括低壓MISFET QN。 另一方面，RX旁路晶體管SH(RX)在接收到接收信號時(shí)截止。然而，施加于截止的 RX旁路晶體管SH(RX)的電壓幅度是對應(yīng)于具有弱功率的接收信號的電壓幅度。因此，即使 RX旁路晶體管SH(RX)包括一個(gè)低壓MISFET QN，也可以充分地確保擊穿電壓的安全。如上 所述，在第一實(shí)施方式中，由于RX旁路晶體管SH(RX)包括一個(gè)低壓MISFET QN， RX旁路晶 體管SH(RX)中的電壓幅度的不均勻性不是問題。 根據(jù)上文，在第一實(shí)施方式中，TX旁路晶體管SH(TX)包括三個(gè)串聯(lián)耦合的高壓MISFET，而RX旁路晶體管SH(RX)包括一個(gè)低壓MISFET。
〈第一實(shí)施方式中安裝天線開關(guān)的配置> 接下來，將描述在第一實(shí)施方式中安裝天線開關(guān)ASW的配置。第一實(shí)施方式中的 天線開關(guān)ASW與功率放大器HPA —起構(gòu)成一個(gè)RF模塊RFM。圖14是示出本實(shí)施方式中安 裝RF模塊RFM的配置的透視圖。如圖14所示，在本實(shí)施方式的RF模塊RFM中，半導(dǎo)體芯 片CHP1、半導(dǎo)體芯片CHP2以及無源組件PC安裝在布線板WB上方。半導(dǎo)體芯片CHP1例如 是其中形成有構(gòu)成功率放大器HPA等的LDM0SFET (橫向擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體 管橫向擴(kuò)散MOSFET)的半導(dǎo)體芯片。另一方面，半導(dǎo)體芯片CHP2例如是其中形成有構(gòu)成 天線開關(guān)ASW等的MOSFET的半導(dǎo)體芯片。無源組件PC包括無源元件，諸如電阻元件(例 如，芯片電阻器)、電容元件(例如，芯片電容器)或者感應(yīng)元件(例如，芯片電感器)，并且 例如包括芯片部分。無源組件5例如是構(gòu)成匹配電路等的無源組件。
安裝在布線板WB上方的半導(dǎo)體芯片CHP1通過導(dǎo)線耦合至布線板WB上方形成的 導(dǎo)體圖案。此外，該導(dǎo)體圖案耦合至無源組件PC。類似地，安裝在布線板WB上方的半導(dǎo)體 芯片CHP2通過導(dǎo)線耦合至布線板WB上方形成的導(dǎo)體圖案。以此方式，半導(dǎo)體芯片CHP1、半 導(dǎo)體芯片CHP2以及無源組件PC將經(jīng)由導(dǎo)體圖案而彼此電耦合。
〈其中形成有天線開關(guān)的半導(dǎo)體芯片的布圖配置> 隨后，將描述其中形成有天線開關(guān)的半導(dǎo)體芯片CHP2的布圖配置。圖15是示出在 第一實(shí)施方式中形成天線開關(guān)ASW的半導(dǎo)體芯片CHP2的平面圖。如圖15所示，在半導(dǎo)體 芯片CHP2中，在矩形半導(dǎo)體襯底1S上方形成有多個(gè)端子和多個(gè)元件。具體地，在圖15中， 在半導(dǎo)體襯底1S的上部，形成有接收端RX和GND端GND (RX)，而在GND端GND (RX)的下側(cè)， 形成有包括一個(gè)低壓MISFET的RX旁路晶體管SH(RX)。在RX旁路晶體管SH(RX)的下側(cè)， 形成有包括五個(gè)低壓MISFET的RX串聯(lián)晶體管SE(RX)。繼而，在RX旁路晶體管SH(RX)和 RX串聯(lián)晶體管SE (RX)的右側(cè)，形成有柵極電阻GR，而在柵極電阻GR的再右側(cè)，形成有控制 端^和控制端V『 在RX串聯(lián)晶體管SE (RX)的下側(cè)，形成有天線端ANT (OUT)，而在天線端ANT (OUT) 的下側(cè)，形成有包括五個(gè)低壓MISFET的TX串聯(lián)晶體管SE(TX)。此外，在TX串聯(lián)晶體管 SE(TX)的下側(cè)，形成有發(fā)射端TX，并且在TX串聯(lián)晶體管SE(TX)的右側(cè)，形成有經(jīng)由柵極電 阻GR的TX旁路晶體管SH(TX) 。 TX旁路晶體管SH(TX)包括三個(gè)高壓MISFET，并且在TX旁 路晶體管SH (TX)的上部，形成有GND端GND (TX)。 另一方面，圖16是示出在可比較示例中形成天線開關(guān)ASW的半導(dǎo)體芯片CHP2的 平面圖。盡管圖16中所示的可比較示例與圖15中所示的第一實(shí)施方式具有幾乎相同的布 圖配置，但是TX旁路晶體管SH(TX)的配置不同于在第一實(shí)施方式中的配置。也即，在圖 16所示的可比較示例中，TX旁路晶體管SH(TX)包括五個(gè)低壓MISFET，而在圖15所示的第 一實(shí)施方式中，TX旁路晶體管SH(TX)包括三個(gè)高壓MISFET。由此，在圖15所示的第一實(shí) 施方式中，TX旁路晶體管SH(TX)的布圖面積有所減小，并且由此還取得了縮小半導(dǎo)體芯片 CHP2總體面積的效果。
〈天線開關(guān)的器件配置〉 天線開關(guān)需要具有如下性能，即確保高功率傳輸信號的高質(zhì)量，并且還要降低對 其它頻帶中的通信產(chǎn)生不利影響的干擾波(高階諧波)的產(chǎn)生。因此，在使用場效應(yīng)晶體
25管作為構(gòu)成天線開關(guān)的切換元件時(shí)，該場效應(yīng)晶體管不僅需要具有高壓電阻，而且還要具 有可以降低較高階諧波失真的性能。 因此，對于構(gòu)成天線開關(guān)的場效應(yīng)晶體管來說，使用在GaAs襯底或者藍(lán)寶石襯底 上方形成的、具有小寄生電容并且線性度優(yōu)異的場效應(yīng)晶體管(例如，HEMT(高電子遷移率 晶體管))，以便實(shí)現(xiàn)低損耗和低諧波失真。然而，在高頻特性方面優(yōu)異的化合物半導(dǎo)體襯底 是昂貴的，而且對于降低天線開關(guān)的成本而言不是優(yōu)選的。為了實(shí)現(xiàn)天線開關(guān)的成本降低， 使用在不昂貴的硅襯底上方形成的場效應(yīng)晶體管是有效的。然而，不昂貴的硅襯底與昂貴 的化合物半導(dǎo)體襯底相比具有較大的寄生電容，并且具有大于在化合物半導(dǎo)體襯底上方形 成的場效應(yīng)晶體管的諧波失真。 繼而，在第一實(shí)施方式中，為了實(shí)現(xiàn)天線開關(guān)的成本降低，描述是特別地基于以下 假設(shè)而進(jìn)行的即使當(dāng)天線開關(guān)包括在硅襯底上方形成的場效應(yīng)晶體管時(shí)，也能夠盡可能 多地降低天線開關(guān)中產(chǎn)生的諧波失真。特別地，在第一實(shí)施方式中，描述了其中在SOI (絕 緣體上硅)襯底上方形成低壓MISFET和高壓MISFET的示例。在第一實(shí)施方式中，低壓 MISFET分別應(yīng)用于TX串聯(lián)晶體管SE(TX)、 RX串聯(lián)晶體管SE(RX)以及RX旁路晶體管 SH(RX)，而高壓MISFET應(yīng)用于TX旁路晶體管SH(TX)。 圖17是示出第一實(shí)施方式中的低壓MISFET和高壓MISFET的器件配置的平面圖。 在圖17中，低壓MISFET和高壓MISFET的平面結(jié)構(gòu)彼此相似。低壓MISFET和高壓MISFET 分別具有源極區(qū)SR和漏極區(qū)DR，其中源極區(qū)SR和漏極區(qū)DR交替定位。繼而，在源極區(qū)SR 與漏極區(qū)DR之間形成柵極電極G。塞PLG1耦合至源極區(qū)SR，而塞PLG2耦合至漏極區(qū)DR。
接下來，將描述低壓MISFET Qw的剖面結(jié)構(gòu)。圖18是示出低壓MISFET QN的剖面 的剖面圖。在圖18中，在半導(dǎo)體襯底1S上方形成嵌入式絕緣層B0X，并且在嵌入式絕緣層 BOX上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層BOX以及硅層形成。繼而，在 該SOI襯底上方形成低壓MISFET QN。體區(qū)域BD在SOI襯底的硅層中形成。體區(qū)域BD例 如由其中引入了硼(它是P型雜質(zhì))的P型半導(dǎo)體區(qū)域形成。在體區(qū)域BD上方形成柵極 絕緣膜G0X1，并且在柵極絕緣膜G0X1上方形成柵極電極G。柵極絕緣膜G0X1例如由氧化 硅膜形成。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成 柵極電極G —部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 隨后，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅 層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EXls、 EXld。這些低濃度雜質(zhì)擴(kuò)散區(qū)EXls、 EXld與柵極電極G 對齊地形成。繼而，在低濃度雜質(zhì)擴(kuò)散區(qū)EXls的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NRls，并且在 低濃度雜質(zhì)擴(kuò)散區(qū)EXld的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NRld。高濃度雜質(zhì)擴(kuò)散區(qū)NRls、NRld 與側(cè)壁SW對齊地形成。此外，硅化鈷膜SL在高濃度雜質(zhì)擴(kuò)散區(qū)NRls、NRld的表面中形成。 源極區(qū)SR由低濃度雜質(zhì)擴(kuò)散區(qū)EXls、高濃度雜質(zhì)擴(kuò)散區(qū)NRls以及硅化鈷膜SL形成；而漏 極區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EXld、高濃度雜質(zhì)擴(kuò)散區(qū)NRld以及硅化鈷膜SL形成。
低濃度雜質(zhì)擴(kuò)散區(qū)EXls、EXld和高濃度雜質(zhì)擴(kuò)散區(qū)NRls、NRld都是引入有n型雜 質(zhì)(諸如，磷或者砷)的半導(dǎo)體區(qū)域，其中引入到低濃度雜質(zhì)擴(kuò)散區(qū)EXls、EXld的雜質(zhì)的濃 度低于引入到高濃度雜質(zhì)擴(kuò)散區(qū)NRls、 NRld的雜質(zhì)的濃度。特別地，在第一實(shí)施方式的低 壓MISFET Qw中，引入到低濃度雜質(zhì)擴(kuò)散區(qū)EXls、EXld的雜質(zhì)的濃度約為lX1018cm—3。這 樣，在第一實(shí)施方式中，低壓MISFET QN的源極區(qū)SR與漏極區(qū)DR之間的擊穿電壓約為4V。
第一實(shí)施方式中的低壓MISFET QN配置如上，現(xiàn)在將描述在低壓MISFET QN上方形成的布線結(jié)構(gòu)。在圖18中，形成層間絕緣膜IL，使得覆蓋第一實(shí)施方式中的低壓MISFETQN。層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的接觸孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。例如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線Ll上方形成多層布線，但是這在圖18中被省略。 接下來，將描述高壓MISFET QH的剖面結(jié)構(gòu)。圖19是示出高壓MISFET QH的剖面的剖面圖。在圖19中，在半導(dǎo)體襯底IS上方形成嵌入式絕緣層BOX，并且在嵌入式絕緣層BOX上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層BOX以及硅層形成。繼而，在該SOI襯底上方形成高壓MISFET QH。體區(qū)域BD在SOI襯底的硅層中形成。體區(qū)域例如由其中引入了硼(它是P型雜質(zhì))的P型半導(dǎo)體區(qū)域形成。在體區(qū)域BD上方形成柵極絕緣膜G0X2，并且在柵絕緣膜G0X2上方形成柵極電極G。柵極絕緣膜G0X2例如由氧化硅膜形成，并且它比低壓MISFET Qw的柵極絕緣膜GOXl要厚。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成柵極電極G —部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 隨后，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、 EX2d。這些低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、 EX2d與柵極電極G對齊地形成。繼而，在低濃度雜質(zhì)擴(kuò)散區(qū)EX2s的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR2s，并且在低濃度雜質(zhì)擴(kuò)散區(qū)EX2d的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR2d。高濃度雜質(zhì)擴(kuò)散區(qū)NR2s、NR2d與側(cè)壁SW對齊地形成。此外，在高濃度雜質(zhì)擴(kuò)散區(qū)NR2s、NR2d的表面中形成硅化鈷膜SL。源極區(qū)SR由低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、高濃度雜質(zhì)擴(kuò)散區(qū)NR2s以及硅化鈷膜SL形成；而漏極區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EX2d、高濃度雜質(zhì)擴(kuò)散區(qū)NR2d以及硅化鈷膜SL形成。
低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、EX2d和高濃度雜質(zhì)擴(kuò)散區(qū)NR2s、NR2d都是引入有n型雜質(zhì)(諸如，磷或者砷)的半導(dǎo)體區(qū)域，其中引入到低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、EX2d的雜質(zhì)的濃度低于引入高濃度雜質(zhì)擴(kuò)散區(qū)NR2s、 NR2d的雜質(zhì)的濃度。特別地，在第一實(shí)施方式的高壓MISFET QH中，引入到低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、 EX2d的雜質(zhì)的濃度約為3X 1017cm—3。因此，該濃度低于引入到上述低壓MISFET QN的低濃度雜質(zhì)擴(kuò)散區(qū)EXls、EXld的雜質(zhì)濃度(其約為1 X 1018cm—3)。因此，在第一實(shí)施方式的高壓MISFET QH中，可以通過將引入低到濃度雜質(zhì)擴(kuò)散區(qū)EX2s、 EX2d的雜質(zhì)濃度設(shè)為低于引入到低壓MISFET QN的低濃度雜質(zhì)擴(kuò)散區(qū)EXls、EXld的雜質(zhì)濃度，來提高擊穿電壓。這是由以下事實(shí)造成的構(gòu)成源極區(qū)SR的一部分以及漏極區(qū)DR的一部分的低濃度雜質(zhì)擴(kuò)散區(qū)EX2s、 EX2d的雜質(zhì)濃度被設(shè)為低，并且因此，在源極區(qū)SR與漏極區(qū)DR之間施加電壓時(shí)在源極區(qū)DR和體區(qū)域BD之間的邊界中產(chǎn)生的耗盡層延伸到了漏極區(qū)DR側(cè)(低濃度雜質(zhì)擴(kuò)散區(qū)EX2d側(cè))。由此，漏極區(qū)DR和體區(qū)域BD之間的邊界的鄰域中的電場強(qiáng)度被降低。這樣，利用第一實(shí)施方式中的高壓MISFET Q"源極區(qū)SR與漏極區(qū)DR之間的擊穿電壓可被設(shè)置為約6V。 第一實(shí)施方式中的高壓MISFET QH配置如上，現(xiàn)在將描述在高壓MISFET QH上方形成的布線結(jié)構(gòu)。在圖19中，形成層間絕緣膜IL，使得覆蓋第一實(shí)施方式中的高壓MISFETQH。層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的
27接觸孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。例如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線L1上方形成多層布線，但是這在圖19中被省略。 以此方式，可以形成第一實(shí)施方式中的低壓MISFET Qw和高壓MISFET QH。第一實(shí)施方式的低壓MISFET QN應(yīng)用于TX串聯(lián)晶體管SE (TX) 、 RX串聯(lián)晶體管SE (RX)和RX旁路晶體管SH(RX)，而第一實(shí)施方式中的高壓MISFET QH應(yīng)用于TX旁路晶體管SH(TX)。這樣，可以減小TX旁路晶體管SH(TX)的串聯(lián)連接的數(shù)目，并且可以實(shí)現(xiàn)具有低損耗和低諧波失真的天線開關(guān)。特別地，例如，與可比較示例(在TX旁路晶體管SH(TX)中使用低壓MISFET)相比，在第一實(shí)施方式中，頻率0. 9GHz和輸入功率35dB處的第二諧波失真和第三諧波失真分別可以降低5dB。
(第二實(shí)施方式) 在本發(fā)明的第二實(shí)施方式中，將描述高壓MISFET QH的另一方面的器件結(jié)構(gòu)。圖20是示出高壓MISFET QH的剖面的剖面圖。在圖20中，在半導(dǎo)體襯底IS上方形成嵌入式絕緣層BOX,并且在嵌入式絕緣層BOX上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層BOX以及硅層形成。繼而，在該SOI襯底上方形成高壓MISFET QH。在SOI襯底的硅層中形成體區(qū)域BD。體區(qū)域BD例如由其中引入了硼(它是p型雜質(zhì))的p型半導(dǎo)體區(qū)域形成。在體區(qū)域BD上方形成柵極絕緣膜G0X2，并且在柵極絕緣膜GOX2上方形成柵極電極G。柵極絕緣膜GOX2例如由氧化硅膜形成，并且它比低壓MISFET QN的柵極絕緣膜GOX1要厚。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成柵極電極G一部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 接下來，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EX3s、EX3d。這些低濃度雜質(zhì)擴(kuò)散區(qū)EX3s、EX3d與柵極電極G對齊地形成。繼而，在低濃度雜質(zhì)擴(kuò)散區(qū)EX3s的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR3s，并且在低濃度雜質(zhì)擴(kuò)散區(qū)EX3d的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR3d。高濃度雜質(zhì)擴(kuò)散區(qū)NR3s、NR3d與側(cè)壁SW對齊地形成。此外，硅化鈷膜SL在高濃度雜質(zhì)擴(kuò)散區(qū)NR3s、NR3d的表面中形成。源極區(qū)SR由低濃度雜質(zhì)擴(kuò)散區(qū)EX3s、高濃度雜質(zhì)擴(kuò)散區(qū)NR3s以及硅化鈷膜SL形成；而漏極區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EX3d、高濃度雜質(zhì)擴(kuò)散區(qū)NR3d以及硅化鈷膜SL形成。
低濃度雜質(zhì)擴(kuò)散區(qū)EX3s、EX3d和高濃度雜質(zhì)擴(kuò)散區(qū)NR3s、NR3d都是可以引入n型雜質(zhì)(諸如，磷或者砷)的半導(dǎo)體區(qū)域，其中引入到低濃度雜質(zhì)擴(kuò)散區(qū)EX3s、EX3d的雜質(zhì)的濃度低于引入高濃度雜質(zhì)擴(kuò)散區(qū)NR3s、NR3d的雜質(zhì)的濃度。 第二實(shí)施方式中的高壓MISFET QH的特征在于柵極電極G的柵極長度方向(形成溝道的方向)的長度比低壓MISFET的柵極長度方向上的長度要長。特別地，第二實(shí)施方式中的高壓MISFET QH的柵極長度約為1 y m，而低壓MISFET的柵極長度約為0. 5 y m。也即，高壓MISFET QH的柵極長度約為低壓MISFET的兩倍。 在高壓MISFET QH中，在漏極區(qū)DR與源極區(qū)SR之間施加電壓將在漏極區(qū)DR與體區(qū)域BD之間的邊界中產(chǎn)生耗盡層。施加于漏極區(qū)DR與源極區(qū)SR之間的電壓越大，該耗盡層延伸得越遠(yuǎn)。繼而，如果耗盡層延伸通過體區(qū)域BD的內(nèi)部并且達(dá)到源極區(qū)SR，則發(fā)生穿通現(xiàn)象。然而，在第二實(shí)施方式的高壓MISFET QH中，增加了柵極電極G的柵極長度。換言之，這意味著，體區(qū)域BD的寬度將增加。因此，存在更多的空間使耗盡層在體區(qū)域BD內(nèi)部 延伸，因此，為了耗盡層延伸通過體區(qū)域BD并達(dá)到源極區(qū)SR，應(yīng)當(dāng)相當(dāng)?shù)卦黾邮┘佑谠礃O 區(qū)SR和漏極區(qū)DR之間的電壓。這意味著，高壓MISFETQH的擊穿電壓(源極區(qū)SR與漏極 區(qū)DR之間的擊穿電壓)已經(jīng)得到提高。根據(jù)上文，按照第二實(shí)施方式，可以獲得具有約為 6V的提高的擊穿電壓的高壓MISFET QH。 第二實(shí)施方式中的高壓MISFET QH配置如上，現(xiàn)在將描述高壓MISFET Qh上方形成 的布線結(jié)構(gòu)。在圖20中，形成層間絕緣膜IL，使得覆蓋第二實(shí)施方式中的高壓MISFET QH。 層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的接觸 孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT，以形 成塞PLG1、 PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。例 如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線L1上方形 成多層布線，但是這在圖20中被省略。 以此方式，可以形成第二實(shí)施方式中的高壓MISFET QH。第二實(shí)施方式的低壓 MISFET應(yīng)用于TX串聯(lián)晶體管SE(TX) 、 RX串聯(lián)晶體管SE(RX)和RX旁路晶體管SH(RX)，而 第二實(shí)施方式中的高壓MISFET QH應(yīng)用于TX旁路晶體管SH(TX)。這樣，可以減小TX旁路 晶體管SH(TX)的串聯(lián)連接的數(shù)目，并且可以實(shí)現(xiàn)具有低損耗和低諧波失真的天線開關(guān)。特 別地，例如，與可比較示例(在TX旁路晶體管SH(TX)中使用低壓MISFET的配置)相比，在 第二實(shí)施方式中，頻率0. 9GHz和輸入功率35dB處的第二諧波失真和第三諧波失真分別可 以降低5dB。(第三實(shí)施方式) 在本發(fā)明的第三實(shí)施方式中，描述一個(gè)示例，其中使用完全耗盡的FET作為低壓 MISFET Qw，并且使用部分耗盡的FET作為高壓MISFET QH。 首先，描述低壓MISFET Qw的剖面結(jié)構(gòu)。圖21是示出低壓MISFET QN的剖面的剖 面圖。在圖21中，在半導(dǎo)體襯底IS上方形成嵌入式絕緣層BOX，并且在嵌入式絕緣層BOX 上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層B0X以及硅層形成。繼而，在該 SOI襯底上方形成低壓MISFET QN。在S0I襯底的硅層中形成體區(qū)域BD1。體區(qū)域BDl例如 由其中引入了硼(它是P型雜質(zhì))的P型半導(dǎo)體區(qū)域形成。在體區(qū)域BDl上方形成柵極絕 緣膜G0X1，并且在柵極絕緣膜G0X1上方形成柵極電極G。柵極絕緣膜G0X1例如由氧化硅 膜形成。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成柵 極電極G —部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 隨后，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅 層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EX4s、 EX4d。這些低濃度雜質(zhì)擴(kuò)散區(qū)EX4s、 EX4d與柵極電極G 對齊地形成。繼而，在低濃度雜質(zhì)擴(kuò)散區(qū)EX4s的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR4s，并且在 低濃度雜質(zhì)擴(kuò)散區(qū)EX4d的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR4d。高濃度雜質(zhì)擴(kuò)散區(qū)NR4s、NR4d 與側(cè)壁SW對齊地形成。此外，在高濃度雜質(zhì)擴(kuò)散區(qū)NR4s、NR4d的表面中形成硅化鈷膜SL。 源極區(qū)SR由低濃度雜質(zhì)擴(kuò)散區(qū)EX4s、高濃度雜質(zhì)擴(kuò)散區(qū)NR4s以及硅化鈷膜SL形成；而漏 極區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EX4d、高濃度雜質(zhì)擴(kuò)散區(qū)NR4d以及硅化鈷膜SL形成。
低濃度雜質(zhì)擴(kuò)散區(qū)EX4s、EX4d和高濃度雜質(zhì)擴(kuò)散區(qū)NR4s、NR4d是可以引入n型雜 質(zhì)(諸如，磷或者砷)的半導(dǎo)體區(qū)域，并且引入到低濃度雜質(zhì)擴(kuò)散區(qū)EX4s、EX4d的雜質(zhì)的濃度低于引入到高濃度雜質(zhì)擴(kuò)散區(qū)NR4s、 NR4d的雜質(zhì)的濃度。 第三實(shí)施方式中的低壓MISFET QN的特征在于體區(qū)域BD1是完全耗盡的。也即，即使是在低壓MISFET Qw的操作期間，整個(gè)體區(qū)域BDl由于柵極電極G的功函數(shù)值和施加于柵極電極的電壓值而完全耗盡。體區(qū)域BD1的這種完全耗盡狀態(tài)可以通過降低體區(qū)域BD1的雜質(zhì)濃度來實(shí)現(xiàn)。特別地，在第三實(shí)施方式中，將體區(qū)域BD1的雜質(zhì)濃度設(shè)為約2X10"cm—3。通過以此方式來配置基于完全耗盡FET的低壓MISFET Qw，可以改善低壓MISFET Qw的電學(xué)特性。例如，在完全耗盡FET中，體區(qū)域BD1的雜質(zhì)濃度低。因此，盡管當(dāng)?shù)蛪篗ISFET Qw導(dǎo)通時(shí)將在體區(qū)域BDl中形成溝道，但是該溝道的電阻可以降低。這意味著，低壓MISFET Qw的導(dǎo)通電阻可以降低。因此，使用完全耗盡FET作為低壓MISFET QN可以實(shí)現(xiàn)改善的屬性，也即，例如導(dǎo)通電阻的降低。 第三實(shí)施方式中的低壓MISFET QN配置如上，現(xiàn)在將描述在低壓MISFET QN上方形成的布線結(jié)構(gòu)。在圖21中，形成層間絕緣膜IL，使得覆蓋第三實(shí)施方式中的低壓MISFETQN。層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的接觸孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。例如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線Ll上方形成多層布線，但是這在圖21中被省略。 接下來，將描述高壓MISFET QH的剖面結(jié)構(gòu)。圖22是示出高壓MISFET QH的剖面的剖面圖。在圖22中，在半導(dǎo)體襯底IS上方形成嵌入式絕緣層BOX,并且在嵌入式絕緣層BOX上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層BOX以及硅層形成。繼而，在該SOI襯底上方形成高壓MISFET QH。在S0I襯底的硅層中形成體區(qū)域BD2。體區(qū)域例如由其中引入了硼(它是P型雜質(zhì))的P型半導(dǎo)體區(qū)域形成。在體區(qū)域BD2上方形成柵極絕緣膜G0X2，并且在柵極絕緣膜G0X2上方形成柵極電極G。柵極絕緣膜G0X2例如由氧化硅膜形成，并且它比低壓MISFET Qw的柵極絕緣膜GOXl要厚。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成柵極電極G —部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 隨后，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EX5s、 EX5d。這些低濃度雜質(zhì)擴(kuò)散區(qū)EX5s、 EX5d與柵極電極G對齊地形成。繼而，在低濃度雜質(zhì)擴(kuò)散區(qū)EX5s的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR5s，并且在低濃度雜質(zhì)擴(kuò)散區(qū)EX5d的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR5d。高濃度雜質(zhì)擴(kuò)散區(qū)NR5s、NR5d與側(cè)壁SW對齊地形成。此外，在高濃度雜質(zhì)擴(kuò)散區(qū)NR5s、NR5d的表面中形成硅化鈷膜SL。源極區(qū)SR由低濃度雜質(zhì)擴(kuò)散區(qū)EX5s、高濃度雜質(zhì)擴(kuò)散區(qū)NR5s以及硅化鈷膜SL形成；而漏極區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EX5d、高濃度雜質(zhì)擴(kuò)散區(qū)NR5d以及硅化鈷膜SL形成。
低濃度雜質(zhì)擴(kuò)散區(qū)EX5s、EX5d和高濃度雜質(zhì)擴(kuò)散區(qū)NR5s、NR5d是可以引入n型雜質(zhì)(諸如，磷或者砷)的半導(dǎo)體區(qū)域，并且引入到低濃度雜質(zhì)擴(kuò)散區(qū)EX5s、EX5d的雜質(zhì)的濃度低于引入到高濃度雜質(zhì)擴(kuò)散區(qū)NR5s、NR5d的雜質(zhì)的濃度。 第三實(shí)施方式中的高壓MISFET QH的特征在于體區(qū)域BD2是部分耗盡的。也即，在高壓MISFET QH的操作期間，體區(qū)域BD2由于柵極電極G的功函數(shù)值和施加于柵極電極的電壓值而部分耗盡。體區(qū)域BD2的這種部分耗盡狀態(tài)可以通過將體區(qū)域BD2的雜質(zhì)濃度設(shè)為高來實(shí)現(xiàn)。特別地，在第三實(shí)施方式中，將體區(qū)域BD2的雜質(zhì)濃度設(shè)為約5X1017cm—3。也即，在第三實(shí)施方式中，高壓MISFETQH的體區(qū)域BD2的雜質(zhì)濃度高于低壓MISFET QN的體區(qū)域BD1的雜質(zhì)濃度。通過以此方式來配置基于部分耗盡FET的高壓MISFETQ"可以提高高壓MISFET QH的擊穿電壓(源極區(qū)SR與漏極區(qū)DR之間的擊穿電壓)。例如，在部分耗盡FET中，體區(qū)域BD2的雜質(zhì)濃度高。因此，盡管在源極區(qū)SR與漏極區(qū)DR之間施加電壓時(shí)在漏極區(qū)DR與體區(qū)域BD2之間的邊界中將形成耗盡層，但是此耗盡層向體區(qū)域BD2的擴(kuò)展卻受到了抑制。也即，由于體區(qū)域BD2的雜質(zhì)濃度高，因此耗盡層向體區(qū)域BD2的延伸受到了抑制。因此，即使施加高電壓，也可以抑制耗盡層延伸通過體區(qū)域BD2并達(dá)到源極區(qū)SR。也即，通過如第三實(shí)施方式這樣來配置基于部分耗盡FET的高壓MISFET Q"可以增加擊穿電壓。特別地，通過配置基于部分耗盡FET的高壓MISFET QH，可以確保約6V的擊穿電壓的安全。 第三實(shí)施方式中的高壓MISFET QH配置如上，現(xiàn)在將描述在高壓MISFET QH上方形成的布線結(jié)構(gòu)。在圖22中，形成層間絕緣膜IL，使得覆蓋第三實(shí)施方式中的高壓MISFETQH。層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的接觸孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。例如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線L1上方形成多層布線，但是這在圖22中被省略。 以此方式，可以形成第三實(shí)施方式中的低壓MISFET Qw和高壓MISFET QH。第三實(shí)施方式的低壓MISFET QN(完全耗盡FET)應(yīng)用于TX串聯(lián)晶體管SE(TX) 、 RX串聯(lián)晶體管SE(RX)和RX旁路晶體管SH(RX)，而第三實(shí)施方式中的高壓MISFET QH(部分耗盡FET)應(yīng)用于TX旁路晶體管SH(TX)。這樣，可以減小TX旁路晶體管SH(TX)的串行連接的數(shù)目，并且可以實(shí)現(xiàn)具有低損耗和低諧波失真的天線開關(guān)。特別地，例如，與可比較示例(在TX旁路晶體管SH(TX)中使用低壓MISFET的配置)相比，在第三實(shí)施方式中，頻率0. 9GHz和輸入功率35dB處的第二諧波失真和第三諧波失真分別可以降低5dB。[O^O](第四實(shí)施方式) 在本發(fā)明的第四實(shí)施方式中，將描述高壓MISFET QH的另一方面的器件結(jié)構(gòu)。圖23示出了第四實(shí)施方式中的高壓MISFET的平面結(jié)構(gòu)。在圖23中，高壓MISFET具有源極區(qū)SR和漏極區(qū)DR，并且這里源極區(qū)SR和漏極區(qū)DR交替定位。繼而，在源極區(qū)SR與漏極區(qū)DR之間形成柵極電極G。塞PLG1耦合至源極區(qū)SR，而塞PLG2耦合至漏極區(qū)DR。這里，第四實(shí)施方式中的高壓MISFET的特征在于體區(qū)域BD3也與電耦合至源極區(qū)SR的塞PLG1電耦合。也即，第四實(shí)施方式中的高壓MISFET Q的特征在于源極區(qū)SR和體區(qū)域BD3電短接。另一方面，在第四實(shí)施方式的低壓MISFET中，源極區(qū)和體區(qū)域沒有彼此耦合，并且體區(qū)域處于浮置狀態(tài)(floating state)。 圖24是示出高壓MISFET QH的剖面的剖面圖。在圖24中，在半導(dǎo)體襯底IS上方形成嵌入式絕緣層BOX,并且在嵌入式絕緣層BOX上方形成硅層。SOI襯底由半導(dǎo)體襯底1S、嵌入式絕緣層BOX以及硅層形成。繼而，在該SOI襯底上方形成高壓MISFET QH。在SOI襯底的硅層中形成體區(qū)域BD3。體區(qū)域BD3例如由其中引入了硼(它是p型雜質(zhì))的p型半導(dǎo)體區(qū)域形成。在體區(qū)域BD3上方形成柵極絕緣膜G0X2，并且在柵極絕緣膜G0X2上方形成柵極電極G。柵極絕緣膜G0X2例如由氧化硅膜形成，并且它比低壓MISFETQN的柵極絕緣膜 G0X1要厚。另一方面，柵極電極G由多晶硅膜PF和硅化鈷膜SL的疊置膜形成。形成構(gòu)成 柵極電極G —部分的硅化鈷膜SL是為了降低柵極電極G的電阻。 隨后，在柵極電極G兩側(cè)上的側(cè)壁中形成側(cè)壁SW，并且在作為側(cè)壁SW的下層的硅 層中形成低濃度雜質(zhì)擴(kuò)散區(qū)EX6d。低濃度雜質(zhì)擴(kuò)散區(qū)EX6d與柵極電極G對齊地形成。繼 而，在低濃度雜質(zhì)擴(kuò)散區(qū)EX6d的外側(cè)形成高濃度雜質(zhì)擴(kuò)散區(qū)NR6d。高濃度雜質(zhì)擴(kuò)散區(qū)NR6d 與側(cè)壁SW對齊地形成。此外，在高濃度雜質(zhì)擴(kuò)散區(qū)NR6d的表面中形成硅化鈷膜SL。漏極 區(qū)DR由低濃度雜質(zhì)擴(kuò)散區(qū)EX6d、高濃度雜質(zhì)擴(kuò)散區(qū)NR6d以及硅化鈷膜SL形成。
在第四實(shí)施方式中，盡管如上所述形成有漏極區(qū)DR，但是源極區(qū)與漏極區(qū)并不對 稱。也即，在第四實(shí)施方式的高壓MISFET QH中，在柵極電極G的下層中形成的體區(qū)域BD3 延伸到源極區(qū)SR側(cè)。也就是說，體區(qū)域BD3直接從圖24的柵極電極G和源極區(qū)SR側(cè)的側(cè) 壁SW之下延伸，從而與塞PLG1鄰接。由此，體區(qū)域BD3和源極區(qū)SR將經(jīng)由塞PLG1彼此電
親合o 第四實(shí)施方式中的高壓MISFET QH的特征在于體區(qū)域BD3和源極區(qū)SR經(jīng)由塞 PLG1彼此電耦合。由此，可以提高第四實(shí)施方式中的高壓MISFET QH的擊穿低壓。下面將 描述其原因。 在高壓MISFET QH中，在漏極區(qū)DR與源極區(qū)SR之間施加電壓將在漏極區(qū)DR與體 區(qū)域BD之間的邊界中產(chǎn)生耗盡層。由于在此耗盡層中將產(chǎn)生高電場，因此電子被該高電場 加速并與硅原子碰撞，并且從碰撞的硅原子，碰撞電離將使空穴和電子成對產(chǎn)生。由于耗盡 層中的電荷，產(chǎn)生的電子將移動到漏極區(qū)DR。另一方面，空穴被耗盡層中的電場加速，并移 動到體區(qū)域BD3。此時(shí)，如果體區(qū)域BD3處于浮置狀態(tài)，則已經(jīng)流入到體區(qū)域BD3中的空穴 在體區(qū)域BD3中加速。繼而，由于加速空穴的影響，將可能出現(xiàn)MISFET的擊穿。繼而，在第 四實(shí)施方式中，體區(qū)域BD3與極源極區(qū)SR彼此電耦合。由此，由碰撞電離產(chǎn)生的空穴移動 到體區(qū)域BD3，然而，由于體區(qū)域BD3與源極區(qū)SR彼此電耦合，因此已經(jīng)移動到體區(qū)域BD3 的空穴將移動到源極區(qū)SR，而不是在體區(qū)域BD3中被加速。這樣，可以防止空穴在體區(qū)域 BD3中被加速。因此，利用第四實(shí)施方式中的高壓MISFET QH，不太可能出現(xiàn)擊穿，并且擊穿 電壓可以提高，因?yàn)榭昭ú豢赡茉隗w區(qū)域BD3中被加速。根據(jù)上文，按照第四實(shí)施方式，可 以實(shí)現(xiàn)具有約為6V的提高的擊穿電壓的高壓MISFET QH。 第四實(shí)施方式中的高壓MISFET QH配置如上，現(xiàn)在將描述在高壓MISFET QH上方 形成的布線結(jié)構(gòu)。在圖24中，形成層間絕緣膜IL，使得覆蓋第四實(shí)施方式中的高壓MISFET QH。層間絕緣膜IL例如由氧化硅膜形成。繼而，在層間絕緣膜IL中形成達(dá)到源極區(qū)SR的 接觸孔CNT和達(dá)到漏極區(qū)DR的接觸孔CNT。繼而，鈦/氮化鈦膜和鴇膜被嵌入接觸孔CNT， 以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的層間絕緣膜IL上方形成布線Ll。 例如，布線L1由鈦/氮化鈦膜、鋁膜和鈦/氮化鈦膜的疊置膜形成。此外，在布線Ll上方 形成多層布線，但是這在圖24中被省略。 以此方式，可以形成第四實(shí)施方式中的高壓MISFET QH。低壓MISFET Qw應(yīng)用于TX 串聯(lián)晶體管SE(TX) 、RX串聯(lián)晶體管SE(RX)和RX旁路晶體管SH(RX)，而第四實(shí)施方式中的 高壓MISFETQH應(yīng)用于TX旁路晶體管SH(TX)。這樣，可以減小TX旁路晶體管SH(TX)的串 行連接的數(shù)目，并且可以實(shí)現(xiàn)具有低損耗和低諧波失真的天線開關(guān)。特別地，例如，與可比較示例(在TX旁路晶體管SH(TX)中使用低壓MISFET的配置)相比，在第四實(shí)施方式中， 頻率0. 9GHz和輸入功率35dB處的第二諧波失真和第三諧波失真分別可以降低5dB。
上文已經(jīng)基于實(shí)施方式對發(fā)明人的本發(fā)明進(jìn)行了具體描述，然而，很顯然，本發(fā)明 不限于這些實(shí)施方式，在不脫離本發(fā)明精神的情況下，可以在發(fā)明范圍內(nèi)進(jìn)行各種修改。
在上文描述的實(shí)施方式中，已經(jīng)描述了其中低壓MISFET和高壓MISFET包括在 SOI襯底上方形成的場效應(yīng)晶體管的示例，然而，例如，本發(fā)明也適用于低壓MISFET和高壓 MISFET包括在化合物半導(dǎo)體襯底上方形成的場效應(yīng)晶體管的情況。在化合物半導(dǎo)體襯底 中使用半絕緣襯底。半絕緣襯底是包括GaAS襯底(它是一種化合物半導(dǎo)體)的襯底，如下 所示。也即，在具有大禁帶寬度的化合物半導(dǎo)體中，如果添加特定類型的雜質(zhì)，將在禁帶中 形成深能級。繼而，此深能級處的電子和空穴是固定的，并且導(dǎo)帶的電子密度或者價(jià)帶的空 穴密度變得非常低，而該化合物半導(dǎo)體變得像絕緣體一樣。這種襯底稱為半絕緣襯底。在 GaAs襯底中，深能級是通過添加Cr、In、氧等或者通過引入過量的砷而形成的，并且GaAS襯 底變成半絕緣襯底。利用該半絕緣襯底，可以降低與GND的寄生電容。然而，即使在這種情 況下，TX旁路晶體管仍然包括高壓MSIFET，并且構(gòu)成TX旁路晶體管的MISFET的串聯(lián)數(shù)目 被減小，從而抑制施加于串聯(lián)耦合的每個(gè)MISFET的電壓幅度的不均勻性，由此可以進(jìn)一步 抑制高階諧波的產(chǎn)生。 此外，已經(jīng)將場效應(yīng)晶體管作為示例而描述了上述實(shí)施方式，然而，本發(fā)明的技術(shù) 思想還適用于使用結(jié)型FET (JFET) 、 HEMT或者雙極晶體管的情況。 注意，在上文描述的實(shí)施方式中，已經(jīng)描述了具有單個(gè)柵極結(jié)構(gòu)的器件，然而，例 如，本發(fā)明的技術(shù)思想還可以適用于具有多柵結(jié)構(gòu)(諸如，雙柵結(jié)構(gòu))的器件。
本發(fā)明可以在半導(dǎo)體器件的制造行業(yè)中廣泛使用。
權(quán)利要求
一種半導(dǎo)體器件，包括具有發(fā)射端、天線端和接收端的天線開關(guān)，所述天線開關(guān)包括(a)多個(gè)第一MISFET，其串聯(lián)耦合在所述發(fā)射端與所述天線端之間；(b)多個(gè)第二MISFET，其串聯(lián)耦合在所述接收端與所述天線端之間；(c)多個(gè)第三MISFET，其串聯(lián)耦合在所述發(fā)射端與GND端之間；以及(d)第四MISFET，其耦合在所述接收端與所述GND端之間，其中所述第一MISFET、所述第二MISFET和所述第四MISFET中的每一個(gè)包括低壓MISFET，而所述第三MISFET包括高壓MISFET，所述高壓MISFET的源極區(qū)與漏極區(qū)之間的擊穿電壓高于所述低壓MISFET的源極區(qū)與漏極區(qū)之間的擊穿電壓，以及其中串聯(lián)耦合在所述發(fā)射端與所述GND端之間的所述第三MISFET的數(shù)目少于串聯(lián)耦合在所述接收端與所述天線端之間的所述第二MISFET的數(shù)目。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中串聯(lián)耦合在所述發(fā)射端與所述GND端之間的所述第三MISFET的數(shù)目少于串聯(lián)耦 合在所述發(fā)射端與所述天線端之間的所述第一 MISFET的數(shù)目。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中串聯(lián)耦合在所述接收端與所述天線端之間的所述第二 MISFET的數(shù)目與串聯(lián)耦合 在所述發(fā)射端與所述天線端之間的所述第一 MISFET的數(shù)目相同。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在發(fā)射信號被發(fā)射時(shí)，所述天線開關(guān)將所述發(fā)射端與所述天線端彼此電耦合，并 且還將所述接收端與所述天線端彼此電隔離。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中在所述發(fā)射信號被發(fā)射時(shí)，通過導(dǎo)通所述第一 MISFET來將所述發(fā)射端與所述天 線端彼此電耦合，并且還通過截止所述第二 MISFET來將所述接收端與所述天線端彼此電 隔離。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中進(jìn)一步，在所述發(fā)射信號被發(fā)射時(shí)，通過截止所述第三MISFET來將所述發(fā)射端與 所述GND端彼此電隔離，并且還通過導(dǎo)通所述第四MISFET來將所述接收端與所述GND端彼 此電耦合。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在接收信號被接收時(shí)，所述天線開關(guān)將所述發(fā)射端與所述天線端彼此電隔離，并 且還將所述接收端與所述天線端彼此電耦合。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中在所述接收信號被接收時(shí)，通過截止所述第一 MISFET來將所述發(fā)射端與所述天 線端彼此電隔離，并且還通過導(dǎo)通所述第二 MISFET來將所述接收端與所述天線端彼此電親合o
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中進(jìn)一步，在所述接收信號被接收時(shí)，通過導(dǎo)通所述第三MISFET來將所述發(fā)射端與 所述GND端彼此電耦合，并且還通過截止所述第四MISFET來將所述接收端與所述GND端彼 此電隔離。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述天線開關(guān)的所述發(fā)射端電耦合至用于放大發(fā)射信號的功率放大器的輸出。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體器件， 其中所述天線開關(guān)的所述天線端電耦合至天線。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體器件，其中所述天線開關(guān)的所述接收端電耦合至用于處理接收信號的接收電路的輸入。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述天線開關(guān)包括單個(gè)半導(dǎo)體芯片。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中所述半導(dǎo)體芯片包括包括半導(dǎo)體襯底的SOI襯底，在所述半導(dǎo)體襯底上方形成 的嵌入式絕緣層，以及在所述嵌入式絕緣層上方形成的硅層。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中所述低壓MISFET和所述高壓MISFET在所述SOI襯底上方形成； 其中所述低壓MISFET包括(el)在所述SOI襯底的所述硅層上方形成的第一柵極絕緣膜； (e2)在所述第一柵極絕緣膜上方形成的第一柵極電極； (e3)在所述第一柵極電極的側(cè)壁中形成的第一側(cè)壁； (e4)在所述硅層中、與所述第一柵極電極對齊地形成的第一源極區(qū)；以及 (e5)在所述硅層中、與所述第一柵極電極對齊地形成的第一漏極區(qū)； 其中所述第一源極區(qū)和所述第一漏極區(qū)中的每一個(gè)由第一低濃度雜質(zhì)擴(kuò)散區(qū)和第一 高濃度雜質(zhì)擴(kuò)散區(qū)域形成，其中所述第一低濃度雜質(zhì)擴(kuò)散區(qū)是通過向所述硅層中引入傳導(dǎo) 型雜質(zhì)而形成的半導(dǎo)體區(qū)域，所述第一低濃度雜質(zhì)擴(kuò)散區(qū)與所述第一柵極電極對齊地形 成；并且其中所述第一高濃度雜質(zhì)擴(kuò)散區(qū)是通過向所述硅層中引入傳導(dǎo)型雜質(zhì)而形成的半 導(dǎo)體區(qū)域，所述第一高濃度雜質(zhì)擴(kuò)散區(qū)具有高于所述第一低濃度雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度，并且形成在所述第一低濃度雜質(zhì)擴(kuò)散區(qū)的外側(cè)； 其中所述高壓MISFET包括(fl)在所述SOI襯底的所述硅層上方形成的第二柵極絕緣膜； (f2)在所述第二柵極絕緣膜上方形成的第二柵極電極； (f3)在所述第二柵極電極的側(cè)壁中形成的第二側(cè)壁；(f4)在所述硅層中、與所述第二柵極電極對齊地形成的第二源極區(qū)；以及 (f5)在所述硅層中、與所述第二柵極電極對齊地形成的第二漏極區(qū)；以及 其中所述第二源極區(qū)和所述第二漏極區(qū)中的每一個(gè)由第二低濃度雜質(zhì)擴(kuò)散區(qū)和第二 高濃度雜質(zhì)擴(kuò)散區(qū)域形成，其中所述第二低濃度雜質(zhì)擴(kuò)散區(qū)是通過向所述硅層中引入傳導(dǎo) 型雜質(zhì)而形成的半導(dǎo)體區(qū)域，所述第二低濃度雜質(zhì)擴(kuò)散區(qū)與所述第二柵極電極對齊地形 成；并且其中所述第二高濃度雜質(zhì)擴(kuò)散區(qū)是通過向所述硅層中引入傳導(dǎo)型雜質(zhì)而形成的半 導(dǎo)體區(qū)域，所述第二高濃度雜質(zhì)擴(kuò)散區(qū)具有高于所述第二低濃度雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度，并且形成在所述第二低濃度雜質(zhì)擴(kuò)散區(qū)的外側(cè)。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述高壓MISFET的所述第二低濃度雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度低于所述低壓MISFET的所述第一低濃度雜質(zhì)擴(kuò)散區(qū)的雜質(zhì)濃度。
17. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述高壓MISFET的所述第二柵極電極的柵極長度大于所述低壓MISFET的所述第 一柵極電極的柵極長度。
18. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述低壓MISFET是完全耗盡的MISFET，其在所述第一源極區(qū)與所述第一漏極區(qū) 之間的所述硅層中形成的第一體區(qū)域是完全耗盡的，以及其中所述高壓MISFET是部分耗盡的MISFET，其在所述第二源極區(qū)與所述第二漏極區(qū) 之間的所述硅層中形成的第二體區(qū)域是部分耗盡的。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體器件，其中所述第二體區(qū)域的雜質(zhì)濃度高于所述第一體區(qū)域的雜質(zhì)濃度。
20. 根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中在所述低壓MISFET中，在所述第一源極區(qū)與所述第一漏極區(qū)之間的所述硅層中 形成的第一體區(qū)域處于浮置狀態(tài)，以及其中在所述高壓MISFET中，在所述第二源極區(qū)與所述第二漏極區(qū)之間的所述硅層中 形成的第二體區(qū)域電耦合至所述第二源極區(qū)。
全文摘要
本發(fā)明涉及半導(dǎo)體器件。具體地，為了實(shí)現(xiàn)天線開關(guān)的成本降低，提供了一種技術(shù)，其可以盡可能多地降低在天線開關(guān)中產(chǎn)生的諧波失真，特別是在天線開關(guān)包括在硅襯底上方形成的場效應(yīng)晶體管時(shí)。TX串聯(lián)晶體管、RX串聯(lián)晶體管和RX旁路晶體管中的每一個(gè)包括低壓MISFET，而TX旁路晶體管包括高壓MISFET。由此，通過減小構(gòu)成TX旁路晶體管的高壓MISFET的串行連接的數(shù)目，施加于各串聯(lián)耦合的高壓MISFET的電壓幅度的不均勻性得以抑制。這樣，可以抑制高階諧波的產(chǎn)生。
文檔編號H04M1/02GK101794793SQ20101010774
公開日2010年8月4日 申請日期2010年1月29日 優(yōu)先權(quán)日2009年1月29日
發(fā)明者三宅智之, 后藤聰, 近藤將夫 申請人:株式會社瑞薩科技