專利名稱：高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)碼印花領(lǐng)域和嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域，具體涉及一種高速印花機(jī)圖像
數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法。
背景技術(shù)：
隨著數(shù)碼印花機(jī)的飛速發(fā)展，數(shù)碼印花產(chǎn)業(yè)的快速增長(zhǎng)，對(duì)數(shù)碼印花的速度有了
更高的要求，需要有更快的數(shù)據(jù)處理能力的系統(tǒng)來(lái)實(shí)現(xiàn)數(shù)碼印花機(jī)的數(shù)據(jù)處理。 針對(duì)數(shù)碼印花機(jī)的自定義接口及高速數(shù)據(jù)傳輸?shù)囊?，需要有專用的系統(tǒng)作為數(shù)
碼印花機(jī)的數(shù)據(jù)處理。相對(duì)與通用計(jì)算機(jī)對(duì)于數(shù)碼印花機(jī)的數(shù)據(jù)處理，特別是要求數(shù)據(jù)按
bit的旋轉(zhuǎn)，通用計(jì)算機(jī)的處理速度遠(yuǎn)遠(yuǎn)無(wú)法達(dá)到印花機(jī)的要求，所以通過(guò)由專用系統(tǒng)來(lái)實(shí)
現(xiàn)數(shù)據(jù)的高速旋轉(zhuǎn)來(lái)提高印花機(jī)的工作效率。

發(fā)明內(nèi)容
本發(fā)明針對(duì)數(shù)碼印花機(jī)特定并行接口和高速數(shù)據(jù)處理的要求，提供了實(shí)現(xiàn)高速印 花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，來(lái)滿足數(shù)碼印花機(jī)高速打印的需求。
—種高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，包括
數(shù)據(jù)接收設(shè)備，用于接收需要處理的原始數(shù)據(jù)； 數(shù)據(jù)解析設(shè)備，連接數(shù)據(jù)接收設(shè)備，用于將數(shù)據(jù)接收設(shè)備接收到的數(shù)據(jù)進(jìn)行解析， 獲取有效數(shù)據(jù)； 數(shù)據(jù)傳輸通道，連接數(shù)據(jù)解析設(shè)備，用于將解析后有效數(shù)據(jù)高速傳輸?shù)綌?shù)據(jù)處理 設(shè)備； 數(shù)據(jù)處理設(shè)備，連接數(shù)據(jù)傳輸通道，用于將數(shù)據(jù)解析設(shè)備解析后獲取的有效數(shù)據(jù) 按要求進(jìn)行處理； 數(shù)據(jù)輸出設(shè)備，連接數(shù)據(jù)處理設(shè)備，用于將數(shù)據(jù)處理設(shè)備處理后的數(shù)據(jù)進(jìn)行輸出。
所述的數(shù)據(jù)接收設(shè)備為嵌入式處理器外擴(kuò)千兆以太網(wǎng)接口。 所述的數(shù)據(jù)解析設(shè)備為嵌入式處理器和嵌入式處理器外擴(kuò)的四片DDR2存儲(chǔ)芯 片；數(shù)據(jù)解析設(shè)備中的嵌入式處理器與數(shù)據(jù)接收設(shè)備中的嵌入式處理器可以是同一個(gè)也可 以分別設(shè)置的。所述的數(shù)據(jù)處理設(shè)備為FPGA及FPGA外擴(kuò)的六片DDR2存儲(chǔ)芯片。 所述的數(shù)據(jù)傳輸通道為嵌入式處理器的R即idIO控制器和與其互聯(lián)的FPGA的
RapidIO控制器。 所述的數(shù)據(jù)輸出設(shè)備為FPGA及兩塊由FPGA實(shí)現(xiàn)的接口單板；FPGA將數(shù)據(jù)通過(guò)IO 米的傳輸線輸送至接口單板，然后由接口單板實(shí)現(xiàn)數(shù)據(jù)的并行輸出； 數(shù)據(jù)處理設(shè)備中的FPGA與數(shù)據(jù)輸出設(shè)備中的FPGA可以是同一個(gè)也可以分別設(shè)置 的，但是和接口單板中的FPGA不同。 本發(fā)明還提供了一種高速印花機(jī)數(shù)據(jù)處理方法，包括以下步驟
步驟A，由數(shù)據(jù)接收設(shè)備通過(guò)千兆以太網(wǎng)接口獲得解析前數(shù)據(jù)； 步驟B，由數(shù)據(jù)解析設(shè)備的嵌入式處理器將由千兆以太網(wǎng)接口獲得的數(shù)據(jù)(以數(shù) 據(jù)塊的形式)，進(jìn)行解壓，按協(xié)議分析數(shù)據(jù)塊的文件頭，提取有效數(shù)據(jù)，然后通過(guò)數(shù)據(jù)傳輸通 道送至數(shù)據(jù)處理設(shè)備； 步驟C，由數(shù)據(jù)處理設(shè)備經(jīng)由數(shù)據(jù)傳輸通道獲取的有效數(shù)據(jù)按要求進(jìn)行數(shù)據(jù)處理， 在數(shù)據(jù)處理設(shè)備中，配備三個(gè)旋轉(zhuǎn)處理模塊和三個(gè)數(shù)據(jù)緩存模塊，實(shí)現(xiàn)并行處理，提高數(shù)據(jù) 處理的吞吐量，實(shí)現(xiàn)高速處理； 本步驟中所述的按要求進(jìn)行數(shù)據(jù)處理，一般包括了如下幾種情況 a)不作任何處理，而直接輸出； b)對(duì)數(shù)據(jù)進(jìn)行旋轉(zhuǎn)，包括左旋轉(zhuǎn)或右旋轉(zhuǎn)。 具體作何種處理需要根據(jù)數(shù)據(jù)塊的文件頭中的信息來(lái)確定。 步驟D，由數(shù)據(jù)輸出設(shè)備將數(shù)據(jù)處理設(shè)備處理后的數(shù)據(jù)按16位并行輸出，通過(guò)10 米左右數(shù)據(jù)傳輸后，再由兩塊接口單板將數(shù)據(jù)處理后分別實(shí)現(xiàn)64位的并行輸出，共128位 的并行輸出； 采用通用計(jì)算機(jī)來(lái)完成圖像數(shù)據(jù)的處理，對(duì)于一個(gè)200MByte大小的數(shù)據(jù)，需要15 分鐘的處理時(shí)間，采用本發(fā)明處理系統(tǒng)和處理方法，需要io秒的處理時(shí)間，可以明顯看出， 本發(fā)明處理系統(tǒng)和處理方法可以實(shí)現(xiàn)數(shù)據(jù)的高速處理，采用三個(gè)模塊的并行處理模式，數(shù) 據(jù)處理速度可以實(shí)現(xiàn)60Mbyte/s的平均處理速度。


圖1為本發(fā)明處理系統(tǒng)的結(jié)構(gòu)示意框圖；
圖2為本發(fā)明處理方法的流程圖。
具體實(shí)施例方式如圖1所示，本發(fā)明處理系統(tǒng)包括 數(shù)據(jù)接收設(shè)備IIO，用于接收需要處理的原始數(shù)據(jù)，該原始數(shù)據(jù)是以數(shù)據(jù)塊的形
式，每個(gè)數(shù)據(jù)塊對(duì)應(yīng)數(shù)碼印花機(jī)的一個(gè)待打印的掃描行(現(xiàn)有數(shù)碼印花技術(shù)中，根據(jù)打印
機(jī)的噴頭個(gè)數(shù)將完整的圖像分割成若干個(gè)掃描行)，由工業(yè)計(jì)算機(jī)發(fā)送； 數(shù)據(jù)解析設(shè)備120，用于將數(shù)據(jù)接收設(shè)備110接收到的數(shù)據(jù)進(jìn)行解析，獲取有效數(shù)
據(jù)； 數(shù)據(jù)傳輸通道130，用于將解析后有效數(shù)據(jù)高速傳輸?shù)綌?shù)據(jù)處理設(shè)備140 ; 數(shù)據(jù)處理設(shè)備140，用于將數(shù)據(jù)解析設(shè)備120解析后獲取的有效數(shù)據(jù)按要求進(jìn)行
處理； 數(shù)據(jù)輸出設(shè)備150，用于將數(shù)據(jù)處理設(shè)備140處理后的數(shù)據(jù)進(jìn)行輸出。
利用本發(fā)明處理系統(tǒng)，進(jìn)行高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理時(shí)，步驟如下
由嵌入式處理器外擴(kuò)千兆以太網(wǎng)接口來(lái)接收數(shù)據(jù)； 由嵌入數(shù)處理器和嵌入式處理器外擴(kuò)的四片DDR2存儲(chǔ)芯片來(lái)實(shí)現(xiàn)數(shù)據(jù)的緩存和 解析； 由嵌入式處理器的R即idIO控制器和FPGA的R即idIO控制器互聯(lián)實(shí)現(xiàn)嵌入式處理器和FPGA之間的高速數(shù)據(jù)傳輸； 由FPGA及FPGA外擴(kuò)的六片DDR2存儲(chǔ)芯片來(lái)實(shí)現(xiàn)數(shù)據(jù)的處理，包括數(shù)據(jù)的緩存和 六片DDR2存儲(chǔ)芯片并行工作； 由FPGA及兩塊由FPGA實(shí)現(xiàn)的接口單板來(lái)實(shí)現(xiàn)將主板數(shù)據(jù)通過(guò)10米的傳輸線輸 送至接口單板，然后由接口單板實(shí)現(xiàn)數(shù)據(jù)的并行輸出； 如圖2所示，本發(fā)明處理方法中首先，由數(shù)據(jù)接收設(shè)備110通過(guò)千兆以太網(wǎng)接口獲 得原始數(shù)據(jù)(數(shù)碼印花機(jī)的待打印圖象數(shù)據(jù))； 然后，由數(shù)據(jù)解析設(shè)備120的嵌入式處理器將由千兆以太網(wǎng)接口獲得的數(shù)據(jù)進(jìn)行 解壓，按協(xié)議分析數(shù)據(jù)塊的文件頭，提取有效數(shù)據(jù)，然后通過(guò)數(shù)據(jù)傳輸通道130送至數(shù)據(jù)處 理設(shè)備140 ; 其次，由數(shù)據(jù)處理設(shè)備140經(jīng)由數(shù)據(jù)傳輸通道130獲取的有效數(shù)據(jù)按要求進(jìn)行數(shù) 據(jù)旋轉(zhuǎn)處理，在數(shù)據(jù)處理設(shè)備140中，配備三個(gè)旋轉(zhuǎn)處理模塊和三個(gè)數(shù)據(jù)緩存模塊，實(shí)現(xiàn)并 行處理，提高數(shù)據(jù)處理的吞吐量，實(shí)現(xiàn)高速處理； 最后，由數(shù)據(jù)輸出設(shè)備150將數(shù)據(jù)處理設(shè)備140處理后的數(shù)據(jù)按16位并行輸出，
通過(guò)10米左右數(shù)據(jù)傳輸后，再由兩塊接口單板將數(shù)據(jù)處理后分別實(shí)現(xiàn)64位的并行輸出，共
128位的并行輸出，輸出到數(shù)碼印花機(jī)的噴頭，將待打印圖象打印在載體上。 其中在數(shù)據(jù)處理設(shè)備處，同時(shí)配備有三個(gè)旋轉(zhuǎn)處理模塊和三個(gè)數(shù)據(jù)緩存模塊，三
個(gè)旋轉(zhuǎn)處理模塊和三個(gè)數(shù)據(jù)緩存模塊分別對(duì)應(yīng)于FPGA內(nèi)部三個(gè)獨(dú)立的旋轉(zhuǎn)功能塊和三個(gè)
DDR2控制器以及與三個(gè)DDR2控制器對(duì)應(yīng)的六片DDR2存儲(chǔ)芯片，每個(gè)控制器對(duì)應(yīng)兩片DDR2
存儲(chǔ)芯片，可以實(shí)現(xiàn)數(shù)據(jù)流水線的操作，即在數(shù)據(jù)處理階段包含數(shù)據(jù)的寫(xiě)入，數(shù)據(jù)的旋轉(zhuǎn)和
數(shù)據(jù)的讀出三個(gè)步驟，三個(gè)設(shè)備模塊分別對(duì)應(yīng)三個(gè)步驟之一，這樣的處理可以提高數(shù)據(jù)處
理的吞吐量，實(shí)現(xiàn)高速數(shù)據(jù)處理； 通過(guò)以上步驟的連續(xù)執(zhí)行，可以實(shí)現(xiàn)數(shù)據(jù)的高速連續(xù)處理，數(shù)據(jù)處理速度可以實(shí) 現(xiàn)60Mbyte/s的平均處理速度。
權(quán)利要求
一種高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于，包括數(shù)據(jù)接收設(shè)備(110)，用于接收需要處理的原始數(shù)據(jù)；數(shù)據(jù)解析設(shè)備(120)，連接數(shù)據(jù)接收設(shè)備(110)，用于將數(shù)據(jù)接收設(shè)備(110)接收到的數(shù)據(jù)進(jìn)行解析，獲取有效數(shù)據(jù)；數(shù)據(jù)傳輸通道(130)，連接數(shù)據(jù)解析設(shè)備(120)，用于將解析后有效數(shù)據(jù)高速傳輸?shù)綌?shù)據(jù)處理設(shè)備(140)；數(shù)據(jù)處理設(shè)備(140)，連接數(shù)據(jù)傳輸通道(130)，用于將數(shù)據(jù)解析設(shè)備(120)解析后獲取的有效數(shù)據(jù)按要求進(jìn)行處理；數(shù)據(jù)輸出設(shè)備(150)，連接數(shù)據(jù)處理設(shè)備(140)，用于將數(shù)據(jù)處理設(shè)備(140)處理后的數(shù)據(jù)進(jìn)行輸出。
2. 如權(quán)利要求1所述的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于所述的數(shù)據(jù) 接收設(shè)備(110)為嵌入式處理器外擴(kuò)千兆以太網(wǎng)接口。
3. 如權(quán)利要求1所述的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于所述的數(shù)據(jù) 解析設(shè)備(120)為嵌入式處理器和嵌入式處理器外擴(kuò)的四片DDR2存儲(chǔ)芯片。
4. 如權(quán)利要求1所述的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于所述的數(shù)據(jù) 處理設(shè)備(140)為FPGA及FPGA外擴(kuò)的六片DDR2存儲(chǔ)芯片。
5. 如權(quán)利要求1所述的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于所述的數(shù)據(jù) 傳輸通道(130)為嵌入式處理器的R即idIO控制器和與其互聯(lián)的FPGA的R即idIO控制器。
6. 如權(quán)利要求1所述的高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)，其特征在于所述的數(shù)據(jù) 輸出設(shè)備(150)為FPGA及兩塊由FPGA實(shí)現(xiàn)的接口單板。
7. —種高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理方法，其特征在于，包括以下步驟 步驟A，由數(shù)據(jù)接收設(shè)備(110)通過(guò)千兆以太網(wǎng)接口獲得需要處理的原始數(shù)據(jù)； 步驟B，由數(shù)據(jù)解析設(shè)備(120)的嵌入式處理器將由千兆以太網(wǎng)接口獲得的數(shù)據(jù)，進(jìn)行解壓，按協(xié)議分析數(shù)據(jù)塊的文件頭，提取有效數(shù)據(jù)，然后通過(guò)數(shù)據(jù)傳輸通道(130)送至數(shù)據(jù) 處理設(shè)備(140);步驟C，由數(shù)據(jù)處理設(shè)備(140)經(jīng)由數(shù)據(jù)傳輸通道(130)獲取的有效數(shù)據(jù)按要求進(jìn)行數(shù) 據(jù)處理，在數(shù)據(jù)處理設(shè)備(140)中，通過(guò)三個(gè)旋轉(zhuǎn)處理模塊和三個(gè)數(shù)據(jù)緩存模塊，實(shí)現(xiàn)并行 處理；步驟D，由數(shù)據(jù)輸出設(shè)備(150)將數(shù)據(jù)處理設(shè)備(140)處理后的數(shù)據(jù)按16位并行輸出 到兩塊接口單板，再由兩塊接口單板將數(shù)據(jù)處理后分別實(shí)現(xiàn)64位的并行輸出。
全文摘要
本發(fā)明公開(kāi)了一種高速印花機(jī)圖像數(shù)據(jù)旋轉(zhuǎn)處理系統(tǒng)及方法，系統(tǒng)包括數(shù)據(jù)接收設(shè)備、數(shù)據(jù)解析設(shè)備、數(shù)據(jù)傳輸通道、數(shù)據(jù)處理設(shè)備、數(shù)據(jù)輸出設(shè)備。由嵌入式處理器完成數(shù)據(jù)的接收，數(shù)據(jù)的解析，然后通過(guò)RapidIO高速數(shù)據(jù)傳輸通道將數(shù)據(jù)送至FPGA，由FPGA實(shí)現(xiàn)數(shù)據(jù)的處理和數(shù)據(jù)的輸出；在FPGA中通過(guò)實(shí)現(xiàn)數(shù)據(jù)的三級(jí)流水線的操作方式來(lái)提高數(shù)據(jù)的吞吐量，通過(guò)狀態(tài)機(jī)的控制，來(lái)實(shí)現(xiàn)數(shù)據(jù)嚴(yán)格的循環(huán)操作，提高了系統(tǒng)的可靠性。
文檔編號(hào)H04N1/00GK101790016SQ201010039579
公開(kāi)日2010年7月28日 申請(qǐng)日期2010年1月7日 優(yōu)先權(quán)日2010年1月7日
發(fā)明者祝曉平, 陳耀武 申請(qǐng)人:浙江大學(xué)