專(zhuān)利名稱(chēng)：串接式信號(hào)采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種信號(hào)采集裝置。更具體而言，涉及一種串接式信號(hào)采集裝置。
背景技術(shù)：
目前常見(jiàn)的視頻采集卡主要可分成插卡式及外接式兩種。插卡式的視頻采集卡一般是插接于主機(jī)板上的擴(kuò)充插槽，以根據(jù)PCI或ISA規(guī)格進(jìn)行信號(hào)傳輸。插卡式的視頻采集卡可不需外接電源，但安裝上較為麻煩，且受到插槽數(shù)量的限制，可擴(kuò)展性差。[0003] 另外，有些外接式的視頻采集卡可通過(guò)RS-232或RS-485接口與計(jì)算機(jī)裝置相接，但這類(lèi)型的視頻采集卡通常不具有熱插拔的功能，使用上較為不便。因此，目前也發(fā)展出了基于USB接口的視頻采集卡，其中USB不僅可支持熱插拔、具有雙向傳輸功能、且具有市場(chǎng)普及性。然而，由于受到USB帶寬的限制，此視頻采集卡仍無(wú)法實(shí)現(xiàn)高速實(shí)時(shí)的數(shù)據(jù)傳輸與存儲(chǔ)。

實(shí)用新型內(nèi)容鑒于現(xiàn)有技術(shù)所存在的問(wèn)題，本實(shí)用新型提供了一種可高速傳輸所采集信號(hào)的信號(hào)采集裝置。 本實(shí)用新型提供一種信號(hào)采集器的串接結(jié)構(gòu)，通過(guò)倍數(shù)硬件數(shù)量以提高總體性能，解決了 DVI接口與USB接口帶寬不對(duì)等的問(wèn)題。 本實(shí)用新型藉由串接多個(gè)信號(hào)采集器，并分配每一信號(hào)采集器的采集任務(wù)，以降低每一 USB傳輸線的傳輸負(fù)荷，進(jìn)而提高整體系統(tǒng)的傳輸速率。 本實(shí)用新型的每一信號(hào)采集器之間通過(guò)一幀同步信號(hào)來(lái)溝通其串聯(lián)順序。本實(shí)用新型藉由DVI-D線纜中的模擬信道來(lái)傳送幀同步信號(hào)，因此每一信號(hào)采集器之間不需連接額外的傳輸線纜。 根據(jù)本實(shí)用新型的一個(gè)方面，本實(shí)用新型提供一種串接式信號(hào)采集裝置。此串接式信號(hào)采集裝置包含第一信號(hào)采集器、第二信號(hào)采集器、及DVI-I線纜。第一信號(hào)采集器包含第一輸入接口、第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片、第一輸出接口、以及第一USB接口，其中第一輸入接口、第一輸出接口以及第一USB接口均耦合至第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片。第二信號(hào)采集器包含第二輸入接口 、第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片、第二輸出接口 、以及第二 USB接口 ，其中第二輸入接口 、第二輸出接口以及第二 USB接口均耦合至第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片。第一輸入接口用以接收視訊信號(hào)并傳送至第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片。第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生一幀同步信號(hào)及對(duì)應(yīng)視訊信號(hào)的圖像信號(hào)，并將視訊信號(hào)及幀同步信號(hào)傳送至第一輸出接口 、將圖像信號(hào)的一第一部份傳送至第一 USB接口 。 DVI-I線纜具有第一端及第二端，分別連接第一輸出接口及第二輸出接口，用以將視訊信號(hào)及幀同步信號(hào)傳送至第二輸出接口。第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片接收視訊信號(hào)及幀同步信號(hào)，且產(chǎn)生對(duì)應(yīng)視訊信號(hào)的圖像信號(hào)。第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片傳送視訊信號(hào)至第二輸出接口，且根據(jù)幀同步信號(hào)傳送圖像信號(hào)的第二部份至第二 USB接口 。[0009] 結(jié)合以下的較佳實(shí)施例的敘述與附圖說(shuō)明，本實(shí)用新型的目的、實(shí)施例、特征、及優(yōu)點(diǎn)將更為清楚。

從下述的本實(shí)用新型的實(shí)施例的詳細(xì)描述，且結(jié)合附圖，將能更完全地理解及體會(huì)本實(shí)用新型，其中附圖為 圖1為根據(jù)本實(shí)用新型一實(shí)施例所繪示的串接式信號(hào)采集裝置的模塊連接示意圖。
具體實(shí)施方式本實(shí)用新型揭示一種信號(hào)采集裝置，通過(guò)兩個(gè)以上信號(hào)采集器的串接而提高信號(hào)傳輸?shù)乃俣?。為了使本?shí)用新型的敘述更加詳盡與完備，可參照下面結(jié)合圖1的描述。但是以下實(shí)施例中所述的裝置、組件及方法步驟，僅用以說(shuō)明本實(shí)用新型，并非用以限制本實(shí)用新型的范圍。 圖1為根據(jù)本實(shí)用新型一實(shí)施例所繪示的串接式信號(hào)采集裝置10的模塊連接示意圖，包含一第一信號(hào)采集器100、一第二信號(hào)采集器200、及一 DVI-I線纜300。第一信號(hào)采集器100包含一第一現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片110、一第一輸入接口 120、一第一輸出接口 130、一第一儲(chǔ)存單元140、及一第一USB接口 150。在此實(shí)施例中，至少第一輸出接口 130及第二輸入接口 220為DVI-I接口，此接口包含對(duì)應(yīng)數(shù)字規(guī)格信號(hào)及對(duì)應(yīng)模擬規(guī)格信號(hào)的腳位。參考圖l，第一輸入接口 120包含用以傳送TMDS數(shù)字信號(hào)的數(shù)字腳位122及用以傳送RGB模擬信號(hào)的模擬腳位124。類(lèi)似地，第一輸出接口 130也包含數(shù)字腳位132及模擬腳位134。 第一輸入接口 120連接至一視訊源20，以接收來(lái)自視訊源20的視訊信號(hào)。此視訊信號(hào)可經(jīng)由數(shù)字腳位122傳輸至第一 FPGA芯片110。第一 FPGA芯片110將視訊信號(hào)還原成多幀的圖像信號(hào)，同時(shí)產(chǎn)生一幀同步(framesynchronization)信號(hào)，其中圖像信號(hào)可暫存于第一儲(chǔ)存單元140。 第二信號(hào)采集器200的結(jié)構(gòu)與第一信號(hào)采集器100類(lèi)似，也包含了一第二 FPGA芯片210、一第二輸入接口 220、一第二輸出接口 230、一第二儲(chǔ)存單元240、及一第二 USB接口250。第一輸出接口 130及第二輸入接口 220通過(guò)DVI-I線纜300而連接，其中DVI-I線纜300包含對(duì)應(yīng)數(shù)字腳位132及222的數(shù)字信道310以及對(duì)應(yīng)模擬腳位134及224的模擬信道320。 第一 FPGA芯片110將所接收到的視訊信號(hào)及所產(chǎn)生的幀同步信號(hào)傳送至第一輸出接口 130，以通過(guò)DVI-I線纜300傳送至第二信號(hào)采集器200，其中視訊信號(hào)經(jīng)由數(shù)字信道310傳送，而幀同步信號(hào)則經(jīng)由模擬信道320傳送。第二 FPGA芯片210也會(huì)將視訊信號(hào)還原成一幀一幀的圖像信號(hào)，并暫存于第二儲(chǔ)存單元240。接著，第二 FPGA芯片210將所接收到的視訊信號(hào)傳送至第二輸出接口 230，以將視訊信號(hào)輸出至一顯示裝置30顯示。在此實(shí)施例中，第二輸出接口 230也包含數(shù)字腳位232及模擬腳位234，并通過(guò)數(shù)字腳位232來(lái)傳輸視訊信號(hào)。 一般來(lái)說(shuō)，顯示裝置30所接收到的視訊信號(hào)與視訊源20所發(fā)出的視訊信號(hào)為完全相同的信號(hào)。[0017] 在信號(hào)采集的部份，第一 FPGA芯片110及第二 FPGA芯片210將所接收到的視訊 信號(hào)還原成圖像信號(hào)后，針對(duì)某一畫(huà)面(即一幀)的內(nèi)容，第一FPGA芯片110及第二 FPGA 芯片210可分別規(guī)劃為用以采集畫(huà)面的上半部及下半部數(shù)據(jù)，再分別傳送至一計(jì)算機(jī)裝置 40。第一信號(hào)采集器100及第二信號(hào)采集器200分別通過(guò)第一USB接口 150與第二USB接 口 250與計(jì)算機(jī)裝置40的不同USB host端42及44連接。因此，所采集到的畫(huà)面上半部 及下半部數(shù)據(jù)可分別經(jīng)由兩個(gè)USB host端42及44傳送至計(jì)算機(jī)裝置40，而使整體系統(tǒng)的 帶寬加倍。 依此精神，本實(shí)用新型的串接式信號(hào)采集裝置可很容易地?cái)U(kuò)充為包含3個(gè)或3個(gè) 以上的信號(hào)采集器，其中每?jī)蓚€(gè)信號(hào)采集器間皆通過(guò)DVI-I線纜彼此串接。因此，藉由本實(shí) 用新型所提供的串接式信號(hào)采集裝置，可隨實(shí)際應(yīng)用所需，簡(jiǎn)便地提高系統(tǒng)的信號(hào)采集能 力，有效地解決了 USB帶寬不足的問(wèn)題。 以下將更詳細(xì)說(shuō)明本實(shí)用新型的串接式信號(hào)采集裝置實(shí)現(xiàn)高速信號(hào)采集的運(yùn)作 流程。 一般來(lái)說(shuō)，與視訊源連接的第一個(gè)信號(hào)采集器做為主采集器，其它信號(hào)采集器則為副 采集器。主采集器將產(chǎn)生出一幀同步信號(hào)，并通過(guò)DVI-I線纜中的模擬信道將此幀同步信 號(hào)依序傳送至其它副信號(hào)采集器，使每個(gè)信號(hào)采集器可知道自己的串接順序。舉例來(lái)說(shuō)， 主信號(hào)采集器可傳輸0x0 1序列號(hào)至第二信號(hào)采集器，第二個(gè)信號(hào)采集器收到之后再傳輸 0x02序列號(hào)至下一個(gè)信號(hào)采集器，依此類(lèi)推。值得一提的是，由于DVI-I線纜中的模擬信道 包含至少3條信號(hào)線，因此幀同步信號(hào)可通過(guò)其中1條信號(hào)線傳送，而序列號(hào)可通過(guò)其中2 條信號(hào)線以I2C協(xié)議傳送。 每一信號(hào)采集器都分配到特定的序列號(hào)后，再由計(jì)算機(jī)裝置中的控制軟件來(lái)分配 任務(wù)，即分配各個(gè)信號(hào)采集器所要采集的部份。以圖1所示的實(shí)施例為例，第一FPGA芯片 110及第二 FPGA芯片210分別將所接收到的視訊信號(hào)還原成圖像信號(hào)并分別儲(chǔ)存于第一儲(chǔ) 存單元140及第二儲(chǔ)存單元240 。計(jì)算機(jī)裝置40中的控制軟件通過(guò)USB傳輸線傳送控制信 號(hào)給第一FPGA芯片IIO及第二FPGA芯片210，用以，舉例來(lái)說(shuō)，控制第一FPGA芯片110采 集一畫(huà)面的上半部，并控制第二 FPGA芯片210采集一畫(huà)面的下半部。接收到控制信號(hào)后， 第一FPGA芯片110中的直接內(nèi)存存取(DMA)控制單元11 5將從第一儲(chǔ)存單元140中采集 出對(duì)應(yīng)畫(huà)面上半部的信號(hào)，并轉(zhuǎn)化成符合USB協(xié)議的信號(hào)，再通過(guò)第一 USB接口 150傳送至 計(jì)算機(jī)裝置40。類(lèi)似地，第二 FPGA芯片120中的DMA控制單元215也從第二儲(chǔ)存單元240 中采集出對(duì)應(yīng)畫(huà)面下半部的信號(hào)，再通過(guò)第二USB接口 250傳送至計(jì)算機(jī)裝置40。在此實(shí) 施例中，通過(guò)兩個(gè)信號(hào)采集器100及200的分工，使得整體信號(hào)采集裝置10的采集能力相 較于單一信號(hào)采集器100或200提高了兩倍。 以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并非用以限定本實(shí)用新型的專(zhuān)利范 圍；凡其它未脫離本實(shí)用新型所揭示的精神下所完成的等效改變或修飾，均應(yīng)包含在本實(shí) 用新型的權(quán)利要求書(shū)的范圍內(nèi)。
權(quán)利要求一種串接式信號(hào)采集裝置，其特征在于，包含第一信號(hào)采集器，包含第一輸入接口，接收視訊信號(hào)；第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片，耦合至所述第一輸入接口以接收所述視訊信號(hào)，其中所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生幀同步信號(hào)及對(duì)應(yīng)所述視訊信號(hào)的圖像信號(hào)；第一輸出接口，耦合至所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片，其中所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片傳送所述視訊信號(hào)及所述幀同步信號(hào)至所述第一輸出接口；和第一USB接口，耦合至所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片，其中所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片傳送所述圖像信號(hào)的第一部份至所述第一USB接口；DVI-I線纜，具有第一端及第二端，所述第一端連接至所述第一輸出接口；以及第二信號(hào)采集器，包含；第二輸入接口，連接至所述DVI-I線纜的第二端；第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片，耦合至所述第二輸入接口以接收所述視訊信號(hào)及所述幀同步信號(hào)，所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片產(chǎn)生所述圖像信號(hào)；第二輸出接口，耦合至所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片，其中所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片傳送所述視訊信號(hào)至所述第二輸出接口；和第二USB接口，耦合至所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片，其中所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片根據(jù)所述幀同步信號(hào)傳送所述圖像信號(hào)的第二部份至所述第二USB接口。
2. 如權(quán)利要求1所述的串接式信號(hào)采集裝置，其特征在于，所述第一輸入接口、所述第 一輸出接口 、所述第二輸入接口 、及所述第二輸出接口的每一個(gè)為DVI-I接口且包含模擬 腳位及數(shù)字腳位，且所述幀同步信號(hào)是由所述第一輸出接口的模擬腳位通過(guò)所述DVI-I線 纜傳送至所述第二輸入接口。
3. 如權(quán)利要求1所述的串接式信號(hào)采集裝置，其特征在于，所述第一信號(hào)采集器包含 耦合至所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片的第一儲(chǔ)存單元，所述第二信號(hào)采集器包含耦合至 所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片的第二儲(chǔ)存單元，所述第一儲(chǔ)存單元及所述第二儲(chǔ)存單元 用以暫存所述圖像信號(hào)。
4. 如權(quán)利要求3所述的串接式信號(hào)采集裝置，其特征在于，所述第一現(xiàn)場(chǎng)可編程門(mén)陣 列芯片包含第一直接內(nèi)存存取控制單元，其中所述圖像信號(hào)的第一部份由所述第一直接內(nèi) 存存取控制單元自所述第一儲(chǔ)存單元中采集而傳送至所述第一 USB接口 ；以及所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片包含第二直接內(nèi)存存取控制單元，其中所述圖像信號(hào) 的第二部份由所述第二直接內(nèi)存存取控制單元自所述第二儲(chǔ)存單元中采集而傳送至所述 第二USB接口。
5. 如權(quán)利要求l所述的串接式信號(hào)采集裝置，其特征在于，所述第一USB接口及所述第 二USB接口分別與計(jì)算機(jī)裝置連接，以接收來(lái)自所述計(jì)算機(jī)裝置的控制信號(hào)，其中所述控 制信號(hào)控制所述第一直接內(nèi)存存取控制單元采集所述圖像信號(hào)的第一部分，且控制所述第 二直接內(nèi)存存取控制單元采集所述圖像信號(hào)的第二部分。
6. 如權(quán)利要求1所述的串接式信號(hào)采集裝置，其特征在于，還包含第三信號(hào)采集器及 另一 DVI-I線纜，所述第三信號(hào)采集器通過(guò)所述另一 DVI-I線纜連接至所述第二信號(hào)采集 器的第二輸出接口。
專(zhuān)利摘要一種串接式信號(hào)采集裝置，包含第一信號(hào)采集器、DVI-I線纜和第二信號(hào)采集器。該第一信號(hào)采集器包含第一輸入接口，接收視訊信號(hào)，第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片，耦合至所述第一輸入接口以接收所述視訊信號(hào)，第一輸出接口，耦合至所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片，和第一USB接口，耦合至所述第一現(xiàn)場(chǎng)可編程門(mén)陣列芯片；該DVI-I線纜，具有第一端及第二端；以及該第二信號(hào)采集器包含第二輸入接口，連接至所述DVI-I線纜的第二端，第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片，耦合至所述第二輸入接口以接收所述視訊信號(hào)及所述幀同步信號(hào)，第二輸出接口，耦合至所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片，和第二USB接口，耦合至所述第二現(xiàn)場(chǎng)可編程門(mén)陣列芯片。
文檔編號(hào)H04N7/24GK201528403SQ20092017552
公開(kāi)日2010年7月14日 申請(qǐng)日期2009年8月21日 優(yōu)先權(quán)日2009年8月21日
發(fā)明者唐浩, 徐爽 申請(qǐng)人:輝達(dá)公司