專利名稱：一種圖像記錄系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種圖像記錄系統(tǒng)。
背景技術(shù)：
由于圖像信息具有信息量豐富、直觀生動(dòng)等特點(diǎn)，故將圖像信息實(shí)時(shí)完整地記錄 下來(lái)，是科研和實(shí)際工程應(yīng)用中對(duì)圖像進(jìn)行深入分析和處理的必要手段。但隨著圖像記錄 系統(tǒng)技術(shù)的不斷發(fā)展，對(duì)數(shù)據(jù)的傳輸速率、系統(tǒng)的存儲(chǔ)容量、系統(tǒng)的小型化、穩(wěn)定性等方面 都提出了更高的要求。而目前傳統(tǒng)的圖像記錄存儲(chǔ)由于受到存儲(chǔ)介質(zhì)、傳輸協(xié)議、信號(hào)完整 性、外界環(huán)境等多方面因素的影響，無(wú)法達(dá)到系統(tǒng)的更小型化和更高速、更穩(wěn)定的圖像數(shù)據(jù) 記錄存儲(chǔ)。 現(xiàn)有的圖像記錄系統(tǒng)由于受到存儲(chǔ)介質(zhì)、傳輸協(xié)議、信號(hào)完整性、外界環(huán)境等多種 因素的影響，具有如下缺陷 1、系統(tǒng)智能化程度低，接口復(fù)雜，不利于人工開發(fā)；
2、整個(gè)系統(tǒng)過(guò)于龐大，難于應(yīng)用于其它類似系統(tǒng)；
3、系統(tǒng)性能不高，難以滿足各種市場(chǎng)應(yīng)用需求；
4、系統(tǒng)穩(wěn)定性不強(qiáng)，會(huì)經(jīng)常出現(xiàn)各種問題，導(dǎo)致難以應(yīng)用。 現(xiàn)有的IDE電子盤作為數(shù)據(jù)存儲(chǔ)介質(zhì)，具有體積小、容量大、接口智能化程度高、 速度高等優(yōu)點(diǎn)，因此，選擇IDE電子盤可以充分發(fā)揮存儲(chǔ)介質(zhì)的優(yōu)勢(shì)，開發(fā)出速度高、存儲(chǔ) 量大、性能可靠的圖像存儲(chǔ)記錄系統(tǒng)。 在外圍設(shè)備總線方面，PCI總線以其獨(dú)立于處理器的獨(dú)特設(shè)計(jì)和高性能、開放性等 優(yōu)勢(shì)，得到迅速普及和發(fā)展，已經(jīng)廣泛應(yīng)用于高速數(shù)據(jù)采集、存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸。其總線 帶寬為32位并可升級(jí)到64位，總線速度可達(dá)33/66MHz，在同步控制、猝發(fā)傳輸時(shí)數(shù)據(jù)傳輸 速率高達(dá)132MB/s (32位，33MHz) 、264MB/s (64位，33MHz)或者528MB/s (64位，66MHz)。
因此，研制一種基于PCI總線規(guī)范的以高速大容量電子盤為存儲(chǔ)介質(zhì)的小型高速 圖像記錄系統(tǒng)具有非常重要的意義。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種圖像記錄系統(tǒng)，以克服現(xiàn)有技術(shù)中存在的缺陷。 本發(fā)明的技術(shù)方案為 —種圖像記錄系統(tǒng)，其特殊之處在于包括處理器、存儲(chǔ)介質(zhì)、FLASH存儲(chǔ)器、 SDRAM以及2個(gè)異步FIFO存儲(chǔ)器， 所述FPGA內(nèi)分別形成IDE接口 、圖像傳送接口 、圖像數(shù)據(jù)接口 、SDRAM控制器以及， 其中， IDE接口和圖像傳送接口 ，用于轉(zhuǎn)換接口規(guī)范，實(shí)現(xiàn)處理器上的PCI接口與存儲(chǔ)介 質(zhì)接口之間的數(shù)據(jù)交換；
圖像數(shù)據(jù)接口，用于接收外部圖像數(shù)據(jù)； SDRAM控制器，用于控制SDRAM進(jìn)行緩存圖像數(shù)據(jù)； FLASH存儲(chǔ)器，用于存儲(chǔ)啟動(dòng)程序； 所述2個(gè)異步FIFO存儲(chǔ)器，用于對(duì)數(shù)據(jù)進(jìn)行緩沖，已匹配PCI總線和存儲(chǔ)介質(zhì)之 間的時(shí)序。 包括串口 ，用于對(duì)整個(gè)系統(tǒng)進(jìn)行監(jiān)控； 所述FPGA內(nèi)形成異步串行接口和同步串行接口 ，其分別通過(guò)電平轉(zhuǎn)后與串口相
連接，以及與處理器上的FLASH/ROM接口相連接。 包括圖像處理壓縮芯片，用于對(duì)圖像數(shù)據(jù)進(jìn)行壓縮； 所述FPGA內(nèi)形成圖像壓縮接口，其分別與SDRAM控制器和圖像處理壓縮芯片相連 接。 上述處理器采用PowerPC處理器MPC8245 ，
所述串口為16C550， 所述存儲(chǔ)介質(zhì)采用大小為2. 5寸、容量為16G、支持ATA-6規(guī)范、最大傳輸速率
100MB/s、持續(xù)傳輸速率為36MB/s的電子盤，所述FPGA采用XC2V1000-6FG456 FPGA芯片， 所述每個(gè)FIFO存儲(chǔ)器大小為1KX 16bit。 本發(fā)明的技術(shù)效果為 1、利用當(dāng)前應(yīng)用廣泛的低功耗高性能PowerPC處理器及外圍電路作為系統(tǒng)平臺(tái)， 整個(gè)系統(tǒng)具有高性能，整個(gè)系統(tǒng)大部分功能由FPGA實(shí)現(xiàn)，很大程度地節(jié)約了系統(tǒng)空間，使 得體積小(整個(gè)系統(tǒng)僅占用128mmX 78mmX 20mm空間體積)，能夠適用于各種環(huán)境。
2、利用高性能FPGA實(shí)現(xiàn)包括系統(tǒng)調(diào)度、圖像處理、存儲(chǔ)及串行接口等大部分接口 功能，達(dá)到整個(gè)系統(tǒng)的高度集成。 3、在FPGA內(nèi)部實(shí)現(xiàn)包括PCI2. 2規(guī)范、ATA-6規(guī)范等傳輸協(xié)議，用于圖像數(shù)據(jù)的高 速傳輸、大容量存儲(chǔ)控制，達(dá)到圖像記錄系統(tǒng)的高速性能。 4、在系統(tǒng)軟件中打開其所含有的文件系統(tǒng)功能，用于對(duì)存儲(chǔ)記錄后的圖像文件進(jìn) 行優(yōu)化配置管理，達(dá)到圖像記錄系統(tǒng)的高穩(wěn)定性。


圖1為本發(fā)明系統(tǒng)結(jié)構(gòu)框圖。 圖2為PCI總線DMA傳輸周期時(shí)序圖。 圖3為FPGA內(nèi)部功能框圖。
具體實(shí)施例方式
1、硬件平臺(tái)設(shè)計(jì) 參見圖l，硬件平臺(tái)的核心是PowerPC處理器MPC8245，該處理器內(nèi)部集成MPC603e 的核(最高處理速度300MHz)、一個(gè)100MHz高速SRAM存儲(chǔ)器接口和一個(gè)滿足PCI2. 2規(guī)范 的PCI橋，該P(yáng)CI橋最高能實(shí)現(xiàn)132MB/s的數(shù)據(jù)傳輸速度，性能滿足本系統(tǒng)要求，另外它還 集成了 2個(gè)DMA控制器，支持PCI秘詿妗20.詿媯瑛CI、內(nèi)存秘詿妗CI-PCI之間的DMA傳輸。 存儲(chǔ)介質(zhì)使用的是2. 5寸的電子盤，容量16G，支持ATA_6規(guī)范，最大傳輸速率 100MB/s，持續(xù)傳輸速率為36MB/s。整個(gè)硬件平臺(tái)僅占用128mmX78mm的面積。
在PCI總線上進(jìn)行高速數(shù)據(jù)傳輸可采用直接存儲(chǔ)器存儲(chǔ)DMA技術(shù)，DMA技術(shù)是一種 由DMA控制器完成的存儲(chǔ)器與外部設(shè)備或存儲(chǔ)器之間大數(shù)據(jù)量傳輸?shù)姆椒?，既不通過(guò)CPU, 也不需要CPU的干預(yù)，可使整個(gè)系統(tǒng)的性能大大提高，能夠達(dá)到PCI總線規(guī)范的最大數(shù)據(jù)傳 輸速率，參見圖2的PCI總線DMA傳輸?shù)闹芷跁r(shí)序圖。 2、 FPGA設(shè)計(jì)本發(fā)明可采用Xilinx公司的XC2V1000-6FG456 FPGA芯片， XC2V1000-6FG456是Virtex-II系列的高性能FPGA，支持最高420MHz的內(nèi)部時(shí)鐘，有100 萬(wàn)門、5120個(gè)邏輯單元、720Kbit的內(nèi)部RAM可用于構(gòu)建FIFO。芯片內(nèi)部提供33/66MHz的 PCI接口和66/133MHz的PCI-X接口 ，還提供高速的SRAM和DRAM接口 。利用FPGA內(nèi)部的 Block RAM來(lái)產(chǎn)生2個(gè)異步FIF0存儲(chǔ)器，使PCI總線和電子盤分別以不同的時(shí)序?qū)Υ鎯?chǔ)器 進(jìn)行操作，從而解決不同時(shí)序匹配的問題。 FPGA的主要功能是完成圖像數(shù)據(jù)流程中各個(gè)環(huán)節(jié)控制，同時(shí)為PowerPC處理器和 外界通訊擴(kuò)展異步、同步串口，并提供存儲(chǔ)器訪問的周期控制，參見圖3的FPGA內(nèi)部功能框 圖。 由于PCI總線和電子盤的時(shí)序不匹配，高速的數(shù)據(jù)無(wú)法由PCI總線直接寫入電子 盤，因此需要一個(gè)存儲(chǔ)器進(jìn)行緩沖或匹配，使PCI總線和電子盤分別以不同的時(shí)序?qū)Υ鎯?chǔ) 器進(jìn)行操作，從而解決不同時(shí)序匹配的問題?？紤]到電路的集成和穩(wěn)定性等因素，利用FPGA 內(nèi)部的Block RAM來(lái)產(chǎn)生2個(gè)異步FIF0存儲(chǔ)器(每個(gè)FIFO大小為1KX 16bit)。基于FIFO 的先入先出的特性，數(shù)據(jù)利用FIFO進(jìn)行緩沖，只要寫電子盤所用的時(shí)間不超過(guò)存滿FIFO深 度的時(shí)間，即可達(dá)到數(shù)據(jù)無(wú)丟失完全存儲(chǔ)。 3、系統(tǒng)軟件設(shè)計(jì)系統(tǒng)根據(jù)不同的傳輸命令產(chǎn)生不同的軟件流程，F(xiàn)PGA根據(jù)系統(tǒng) 要求對(duì)圖像數(shù)據(jù)進(jìn)行處理及轉(zhuǎn)發(fā)，實(shí)現(xiàn)圖像數(shù)據(jù)的高速采集存儲(chǔ)，采集存儲(chǔ)后的圖像文件 經(jīng)過(guò)文件系統(tǒng)進(jìn)行優(yōu)化配置管理，達(dá)到圖像數(shù)據(jù)的準(zhǔn)確、穩(wěn)定記錄。 本系統(tǒng)可配置VxWorks5. 5實(shí)時(shí)多任務(wù)操作系統(tǒng)，負(fù)責(zé)管理系統(tǒng)中硬件資源分配、 調(diào)度及應(yīng)用軟件的工作過(guò)程和任務(wù)的執(zhí)行順序。操作系統(tǒng)軟件主要具有如下功能
a、快速實(shí)時(shí)響應(yīng)能力；
b、異常處理能力； C、看門狗處理能力；
d、多任務(wù)調(diào)度能力； e、支持高速數(shù)據(jù)緩存(CACHE); f、動(dòng)態(tài)存儲(chǔ)器管理能力；
g、消息隊(duì)列能力； [OOM] h、可剪裁能力； i、系統(tǒng)時(shí)鐘支持能力、輔助時(shí)鐘支持能力；
j、為用戶提供API接口。 另外，此系統(tǒng)軟件自身具有文件系統(tǒng)功能，用于管理圖像文件，支持FAT32文件格 式，使系統(tǒng)的兼容性更強(qiáng)。
開機(jī)后，本系統(tǒng)會(huì)根據(jù)不同的傳輸命令產(chǎn)生不同的軟件流程，F(xiàn)PGA根據(jù)系統(tǒng)要求 對(duì)圖像數(shù)據(jù)進(jìn)行處理及轉(zhuǎn)發(fā)，實(shí)現(xiàn)圖像數(shù)據(jù)的高速采集存儲(chǔ)，采集存儲(chǔ)后的圖像文件經(jīng)過(guò) 文件系統(tǒng)進(jìn)行優(yōu)化配置管理，達(dá)到圖像數(shù)據(jù)的準(zhǔn)確、穩(wěn)定記錄。 本發(fā)明提供了一個(gè)以PowerPC處理器平臺(tái)為基礎(chǔ)，F(xiàn)PGA技術(shù)為核心的小型化系 統(tǒng)，整個(gè)系統(tǒng)大部分功能由FPGA實(shí)現(xiàn)，很大程度地節(jié)約了系統(tǒng)空間。系統(tǒng)完成圖像數(shù)據(jù)的 處理、傳輸及記錄存儲(chǔ)、文件管理等功能，符合PCI2. 2及ATA-6協(xié)議規(guī)范，具有高速、穩(wěn)定的 特點(diǎn)。 本發(fā)明能應(yīng)用于高速存儲(chǔ)系統(tǒng)，其所具有的小型化、高穩(wěn)定性的特點(diǎn)使之不容易 受到環(huán)境、空間的影響，具有很好的應(yīng)用前景。
權(quán)利要求
一種圖像記錄系統(tǒng)，其特征在于包括處理器、存儲(chǔ)介質(zhì)、FLASH存儲(chǔ)器、SDRAM以及2個(gè)異步FIFO存儲(chǔ)器，所述FPGA內(nèi)分別形成IDE接口、圖像傳送接口、圖像數(shù)據(jù)接口、SDRAM控制器以及，其中，IDE接口和圖像傳送接口，用于轉(zhuǎn)換接口規(guī)范，實(shí)現(xiàn)處理器上的PCI接口與存儲(chǔ)介質(zhì)接口之間的數(shù)據(jù)交換；圖像數(shù)據(jù)接口，用于接收外部圖像數(shù)據(jù)；SDRAM控制器，用于控制SDRAM進(jìn)行緩存圖像數(shù)據(jù)；FLASH存儲(chǔ)器，用于存儲(chǔ)啟動(dòng)程序；所述2個(gè)異步FIFO存儲(chǔ)器，用于對(duì)數(shù)據(jù)進(jìn)行緩沖，已匹配PCI總線和存儲(chǔ)介質(zhì)之間的時(shí)序。
2. 根據(jù)權(quán)利要求1所述的圖像記錄系統(tǒng)，其特征在于包括串口 ，用于對(duì)整個(gè)系統(tǒng)進(jìn) 行監(jiān)控；所述FPGA內(nèi)形成異步串行接口和同步串行接口，其分別通過(guò)電平轉(zhuǎn)后與串口相連 接，以及與處理器上的FLASH/ROM接口相連接。
3. 根據(jù)權(quán)利要求1或2所述的圖像記錄系統(tǒng)，其特征在于包括圖像處理壓縮芯片，用 于對(duì)圖像數(shù)據(jù)進(jìn)行壓縮；所述FPGA內(nèi)形成圖像壓縮接口，其分別與SDRAM控制器和圖像處 理壓縮芯片相連接。
4. 根據(jù)權(quán)利要求3所述的圖像記錄系統(tǒng)，其特征在于所述處理器采用PowerPC處 理器MPC8245，所述串口為16C550，所述存儲(chǔ)介質(zhì)采用大小為2. 5寸、容量為16G、支持 ATA-6規(guī)范、最大傳輸速率100MB/s、持續(xù)傳輸速率為36MB/s的電子盤，所述FPGA采用 XC2V1000-6FG456 FPGA芯片，所述每個(gè)FIFO存儲(chǔ)器大小為lKX16bit。
全文摘要
本發(fā)明涉及一種圖像記錄系統(tǒng)，包括處理器、存儲(chǔ)介質(zhì)、FLASH存儲(chǔ)器、SDRAM以及2個(gè)異步FIFO存儲(chǔ)器。本發(fā)明要解決的技術(shù)問題是提供一種圖像記錄系統(tǒng)，以克服現(xiàn)有技術(shù)中存在的缺陷。本發(fā)明能夠很大程度地節(jié)約了系統(tǒng)空間，使得體積小，能夠適用于各種環(huán)境。
文檔編號(hào)H04N5/76GK101729838SQ20091031221
公開日2010年6月9日 申請(qǐng)日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者楚要?dú)J, 陳穎圖 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司第六三一研究所