專利名稱：一種基于內(nèi)存條陣列的高速圖像記錄方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種髙速圖像數(shù)據(jù)的記錄方法，特別涉及一種基于內(nèi)存條陣列的髙速圖像 記錄方法。背JR技術(shù)在一些現(xiàn)代的高速測(cè)量應(yīng)用中，為了測(cè)量物體的物理信息瞬時(shí)高速變化特征，需要采用 髙速的視頻采集手段，如髙速CCD, CMOS數(shù)字相機(jī)進(jìn)行圖像采集，隨之而來(lái)的是高速數(shù) 字圖像數(shù)據(jù)流的存儲(chǔ)問(wèn)題，高速的數(shù)字圖像采集需要高速的數(shù)字圖像記錄設(shè)備作為保障， 高速圖像記錄技術(shù)在汽車碰撞測(cè)試，微觀生物反應(yīng)實(shí)驗(yàn)中有著廣泛的應(yīng)用前錄。從存儲(chǔ)介質(zhì)來(lái)看，目前的記錄介質(zhì)主要為硬磁盤，其采用機(jī)械式尋址方式，具有讀寫時(shí) 鐘頻率低、并行讀寫位數(shù)少、隨即產(chǎn)生壞道等缺點(diǎn)，極大地限制了讀寫速率。單盤的持續(xù) 讀寫速率只能達(dá)到幾兆字節(jié)每秒到幾十兆字節(jié)每秒，要完成幾百兆字節(jié)每秒的記錄速度需要大量的硬盤進(jìn)行級(jí)聯(lián)，體積龐大，容量擴(kuò)展難度大，復(fù)雜度髙；可移植性不強(qiáng)，操作難 度大，.難以實(shí)現(xiàn)高速記錄。從記錄的方案來(lái)分，目前常見(jiàn)的記錄方案為基于主機(jī)的記錄，，圖像數(shù)據(jù)通過(guò)插在計(jì)算 機(jī)主機(jī)PCI總線上的圖像采集卡進(jìn)入主機(jī)，在計(jì)算機(jī)操作系統(tǒng)的調(diào)度下通過(guò)PCI總線進(jìn)入 主機(jī)系統(tǒng)內(nèi)存，最后存入主機(jī)系統(tǒng)的硬盤存儲(chǔ)介質(zhì)；由于高速圖像數(shù)據(jù)流途經(jīng)PCI總線故 記錄速度大大的受到PCI總線帶寬(133兆字節(jié)每秒)和主機(jī)性能的限制；同時(shí)由于操作系 統(tǒng)具有冗余開(kāi)銷以增加穩(wěn)定性故降低了磁盤讀寫操作的效率，使得記錄速度不高，操作不 方便。 發(fā)明內(nèi)容本發(fā)明要解決的技術(shù)問(wèn)題為了克服現(xiàn)有技術(shù)的不足，本發(fā)明利用可編程邏輯器件 FPGA控制DDR1內(nèi)存條陣列模塊中的N根DDR1內(nèi)存條進(jìn)行.協(xié)同操作,可編程邏輯器件 FPGA管腳豐富、內(nèi)存條體積小、以及每添加一根內(nèi)存條所需添加的信號(hào)線很少，再加上 FPGA內(nèi)部豐富的可編程邏輯資源使得該陣列的容量擴(kuò)展十分容易利用高速猝發(fā)的讀寫方 式來(lái)實(shí)現(xiàn)高速髙容量的圖像數(shù)據(jù)記錄，同時(shí)通過(guò)可編程邏輯單元FPGA來(lái)控制百兆網(wǎng)絡(luò)模 塊來(lái)與遠(yuǎn)程計(jì)算機(jī)主機(jī)通信，進(jìn)行命令的發(fā)送和接收以及數(shù)據(jù)的遠(yuǎn)程備份，從而實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案，提高了使用方便性。本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是一種基于內(nèi)存條陣列的高速圖像記錄方 法，基于此記錄方法所采用的記錄裝置由可編程邏輯器件FPGA、百兆網(wǎng)絡(luò)模塊、DDR1內(nèi) 存條陣列模塊、高速相機(jī)接口模塊四部分組成，其中DDR1內(nèi)存條陣列模塊包含有N根 DDR1內(nèi)存條此記錄方法特征在于利用可編程邏輯器件FPGA控制DDR1內(nèi)存條陣列模 塊中的N根DDR1內(nèi)存條協(xié)同操作，同時(shí)利用高速猝發(fā)的讀寫方式來(lái)實(shí)現(xiàn)高速髙容量的圖 像數(shù)據(jù)記錄，利用百兆網(wǎng)絡(luò)模塊來(lái)與遠(yuǎn)程計(jì)算機(jī)主機(jī)通信，從而實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方 案。所述的內(nèi)存條陣列協(xié)同操作指的是同一時(shí)刻只能有一個(gè)內(nèi)存條處于土作狀態(tài)，進(jìn)行高速讀寫，其余非工作狀態(tài)的內(nèi)存條處于自刷新?tīng)顟B(tài)以低功耗的狀態(tài)等到工作命令的到來(lái) 可編程邏輯器件FPGA在系統(tǒng)初始化階段將第一根內(nèi)存條置于工作狀態(tài)，將其余內(nèi)存條置 于非工作狀態(tài)；當(dāng)?shù)谝桓鶅?nèi)存條操作完畢后可編程邏輯器件FPGA激活下一根內(nèi)存條到工 作狀態(tài)并將工作完畢的內(nèi)存條置于自刷新?tīng)顟B(tài)以低功耗的狀態(tài)保持?jǐn)?shù)據(jù)依此類推，直到 所有內(nèi)存條都完成操作后全部置為非工作狀態(tài)以等待下一次命令。所述的髙速猝發(fā)的讀寫方式指的是為了提髙內(nèi)存條操作的效率即提高內(nèi)存條平均讀 寫速率，采用提高一次讀寫操作的數(shù)據(jù)量的方法；利用可編程邏輯器件FPGA在內(nèi)存條一 次讀寫操作中遍歷了該內(nèi)存條內(nèi)部某一行(row)中的所有列(column)的1024存儲(chǔ)單元 的數(shù)據(jù)，然后在下一次的讀寫操作中遍歷另一行(row)中的所有列(column)的1024存 儲(chǔ)單元的數(shù)據(jù)，由于每個(gè)單元存儲(chǔ)位寬為64bit，從而完成了猝發(fā)長(zhǎng)度為8K (1024*64bit) 字節(jié)的高速數(shù)據(jù)操作。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1、 本發(fā)明利用動(dòng)態(tài)存儲(chǔ)介質(zhì)DDR1內(nèi)存條的髙速率讀寫特性，即工作頻率在100MHZ 以上，雙倍速率操作，并行讀寫位寬64bit;采用可編程邏輯器件FPGA直接控制DDR1內(nèi) 存條讀寫操作同時(shí)采用髙速猝發(fā)讀寫方式，從而極大的提高了讀寫效率使得峰值持續(xù)記 錄速度到達(dá)了 1.46G字節(jié)每秒，突破了傳統(tǒng)記錄方案的速率瓶頸，極大的提高了記錄速度2、 本發(fā)明提供了一種在硬件平臺(tái)上利用可編程邏輯器件FPGA來(lái)控制多條DDR1內(nèi)存 條協(xié)同工作的方式實(shí)現(xiàn)了單板上高度集成一定容S'的髙速記錄方案，具有容量擴(kuò)展性好的 優(yōu)點(diǎn)。3、 本發(fā)明利用可編程邏輯器件FPGA來(lái)控制百兆網(wǎng)絡(luò)模塊從而實(shí)現(xiàn)了和遠(yuǎn)程計(jì)算機(jī)主 機(jī)通信，極大的方便了命令和數(shù)據(jù)的傳輸，而實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案，遠(yuǎn)程操作更為 方便。


圖1為基于內(nèi)存條陣列的高速圖像記錄裝覽的結(jié)構(gòu)示意圖圖2為基于內(nèi)存條陣列的高速圖像記錄裝置的DDR1內(nèi)存條陣列模塊的內(nèi)部結(jié)構(gòu)示意圖；圖3為基于內(nèi)存條陣列的髙速圖像記錄裝置的的可編程邏輯器件FPGA內(nèi)部結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施方式
詳細(xì)介紹本發(fā)明。一種基于內(nèi)存條陣列的髙速圖像記錄方法所涉及到的記錄裝置由可編程邏輯器件 FPGA， DDR1內(nèi)存條陣列模塊，百兆網(wǎng)絡(luò)模塊，高速相機(jī)接口模塊組成；如圖l的虛線框 內(nèi)所示；其中DDR1內(nèi)存條陣列模塊，采用N個(gè)DDR1內(nèi)存條組成內(nèi)存條陣列模塊，作為 商速圖像的存儲(chǔ)介質(zhì)，這里選取由4個(gè)DDR1內(nèi)存條組成的內(nèi)存條陣列模塊，如圖2所示；其中可編程邏輯器件FPGA內(nèi)部又包括DDR1內(nèi)存條陣列控制模塊、百兆網(wǎng)絡(luò)控制模 塊、圖像接口模塊如圖3所示。一種基于內(nèi)存條陣列的高速圖像記錄方法采用上述裝置，并利用可編程邏輯器件FPGA 控制DDR1內(nèi)存條陣列模塊中的4根DDR1內(nèi)存條協(xié)同操作，同時(shí)利用高速猝發(fā)的讀寫方 式來(lái)實(shí)現(xiàn)高速髙容量的圖像數(shù)據(jù)記錄，利用百兆網(wǎng)絡(luò)模塊來(lái)與遠(yuǎn)程計(jì)算機(jī)主機(jī)通信，從而 實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案。其具體記錄過(guò)程如下計(jì)算機(jī)主機(jī)通過(guò)網(wǎng)線遠(yuǎn)程地向百兆網(wǎng)絡(luò)模塊發(fā)送記錄命令，于 是可編程邏輯器件FPGA內(nèi)部的百兆網(wǎng)絡(luò)控制模塊接收該百兆網(wǎng)絡(luò)模塊數(shù)據(jù)并解析命令； 然后產(chǎn)生控制信號(hào)告知可編程邏輯器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制模塊準(zhǔn)備進(jìn)入 工作狀態(tài)，與此同時(shí)百兆網(wǎng)絡(luò)控制模塊根據(jù)解析的命令告知可編程邏輯器件FPGA內(nèi)部的 圖像接口模塊接收高速相機(jī)接口模塊送過(guò)來(lái)的圖像數(shù)據(jù)以準(zhǔn)備進(jìn)行記錄操作，可編程邏輯 器件FPGA內(nèi)部的圖像接口模塊負(fù)責(zé)從新一幀圖像開(kāi)始的時(shí)候?qū)⒏咚賵D像數(shù)據(jù)緩存進(jìn)入該 模塊內(nèi)部并將圖像數(shù)據(jù)拼湊成為寬度為64bit的待操作數(shù)據(jù)，并通知可編程邏輯器件FPGA 內(nèi)部的DDR1內(nèi)存條陣列控制模塊準(zhǔn)備接收髙速教據(jù)當(dāng)可編程邏輯器件FPGA內(nèi)部的圖 像接口模塊的緩存數(shù)據(jù)達(dá)到一次DDR1內(nèi)存條陣列控制模塊猝發(fā)寫的數(shù)據(jù)量8K字節(jié)(內(nèi)存 條一列的數(shù)據(jù)量1024X8字節(jié))的時(shí)候即開(kāi)始數(shù)據(jù)記錄，可編程邏輯器件FPGA內(nèi)部的DDR1 內(nèi)存條陣列控制模塊不斷判斷可編程邏輯器件FPGA內(nèi)部的圖像接口模塊內(nèi)的圖像緩存數(shù) 據(jù)量從而不斷地進(jìn)行離速猝發(fā)記錄,源源不斷的將商速雷像數(shù)據(jù)'以猝發(fā)的方式記錄到DDRi內(nèi)存條陣列模塊中處于工作狀態(tài)中的內(nèi)存條當(dāng)該條內(nèi)存條寫滿數(shù)據(jù)的時(shí)候，可編程邏輯 器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制模塊檄活另外一條內(nèi)存條并關(guān)閉當(dāng)前工作中的內(nèi) 存條從而完成切換操作激活的內(nèi)存條繼續(xù)進(jìn)行高速數(shù)據(jù)寫操作，而其余的內(nèi)存條則處于 自刷新?tīng)顟B(tài);可編程邏輯器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制模塊則控制這4根DDR1 內(nèi)存條進(jìn)行協(xié)調(diào)工作；當(dāng)4根DDR1內(nèi)存條都記錄滿或者都讀空后計(jì)算機(jī)主機(jī)遠(yuǎn)程發(fā)出停 止命令后，此時(shí)停止記錄并等待計(jì)算機(jī)主機(jī)通過(guò)百兆網(wǎng)絡(luò)模塊遠(yuǎn)程發(fā)出備份命令或者重新 發(fā)出記錄命令；當(dāng)備份命令到達(dá)后，可編程邏輯器件FPGA內(nèi)部的DDR1內(nèi)存條陣列控制 模塊將把DDR1內(nèi)存條陣列模塊中的數(shù)據(jù)送往百兆網(wǎng)絡(luò)模塊并通過(guò)網(wǎng)線傳輸?shù)竭h(yuǎn)程的計(jì)算 機(jī)主機(jī)進(jìn)行數(shù)據(jù)備份；通過(guò)百兆網(wǎng)絡(luò)模塊實(shí)現(xiàn)了和遠(yuǎn)程計(jì)算機(jī)主機(jī)的通信'，極大的方便了 命令和數(shù)據(jù)的傳輸，實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案，且此方法操作方便。
權(quán)利要求
1、一種基于內(nèi)存條陣列的高速圖像記錄方法，基于此記錄方法所采用的記錄裝置由可編程邏輯器件FPGA、百兆網(wǎng)絡(luò)模塊、DDR1內(nèi)存條陣列模塊、高速相機(jī)接口模塊四部分組成，其中DDR1內(nèi)存條陣列模塊包含有N根DDR1內(nèi)存條；此記錄方法特征在于利用可編程邏輯器件FPGA控制DDR1內(nèi)存條陣列模塊中的N根DDR1內(nèi)存條協(xié)同操作，同時(shí)利用高速猝發(fā)的讀寫方式來(lái)實(shí)現(xiàn)高速高容量的圖像數(shù)據(jù)記錄，利用百兆網(wǎng)絡(luò)模塊來(lái)與遠(yuǎn)程計(jì)算機(jī)主機(jī)通信，從而實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案。
2、 根據(jù)權(quán)利要求l所述的一種基于內(nèi)存條陣列的高速圖像記錄方法，其特征在于所述的 利用可編程邏輯器件FPGA控制DDR1內(nèi)存條陣列模塊中的N根DDR1內(nèi)存條協(xié)同操作指的是 同一時(shí)刻只能有一個(gè)內(nèi)存條處于工作狀態(tài)，進(jìn)行高速讀寫操作，其余非工作的內(nèi)存條處于自刷 新?tīng)顟B(tài)以低功耗的狀態(tài)等到工作命令的到來(lái)；可編程邏輯器件FPGA在系統(tǒng)初始化階段將第一 根內(nèi)存條置于工作狀態(tài)，將其余內(nèi)存條覽于非工作狀態(tài)；當(dāng)?shù)谝桓鶅?nèi)存條記錄滿或者讀空后可 編程邏輯器件FPGA激活下一根內(nèi)存條到工作狀態(tài)并將工作完畢的內(nèi)存條置于自刷新?tīng)顟B(tài)以低 功耗的狀態(tài)保持?jǐn)?shù)據(jù)依此類推，直到所有內(nèi)存條都完成操作后全部設(shè)置為非工作狀態(tài)以等待 下一次命令的到來(lái)。
3、 根據(jù)權(quán)利要求1所述的一種基于內(nèi)存條陣列的髙速圖像記錄方法，其特征在于所述的 高速猝發(fā)的讀寫方式指的是為了提髙內(nèi)存條操作的效率即提高內(nèi)存條平均讀寫速率，采用提 高一次讀寫操作的數(shù)據(jù)量的方法；利用可編程邏輯器件FPGA在內(nèi)存條一次讀寫操作中遍歷了 該內(nèi)存條內(nèi)部某一行(row)中的所有列(column)的1024存儲(chǔ)單元的數(shù)據(jù)，然后在下一次的 讀寫操作中遍歷另一行(row)中的所有列(column)的1024存儲(chǔ)單元的數(shù)據(jù)，由于每個(gè)單元 存儲(chǔ)位寬為64bit，從而完成了猝發(fā)長(zhǎng)度為8K (1024*64bit)字節(jié)的高速數(shù)據(jù)操作。
全文摘要
一種基于內(nèi)存條陣列的高速圖像記錄方法，基于此記錄方法所采用的記錄裝置由可編程邏輯器件FPGA、百兆網(wǎng)絡(luò)模塊、DDR1內(nèi)存條陣列模塊、高速相機(jī)接口模塊四部分組成，其中DDR1內(nèi)存條陣列模塊包含有N根DDR1內(nèi)存條；其特征在于利用可編程邏輯器件FPGA控制DDR1內(nèi)存條陣列模塊中的N根DDR1內(nèi)存條協(xié)同操作，利用高速猝發(fā)的讀寫方式來(lái)實(shí)現(xiàn)高速高容量的圖像數(shù)據(jù)記錄，同時(shí)利用百兆網(wǎng)絡(luò)模塊來(lái)與遠(yuǎn)程計(jì)算機(jī)主機(jī)通信，從而實(shí)現(xiàn)了遠(yuǎn)程脫機(jī)記錄的方案；利用本發(fā)明的記錄方法記錄高速圖像數(shù)據(jù)不僅操作方便，而且極大的提高了記錄速度，突破了傳統(tǒng)記錄方案的速率瓶頸。
文檔編號(hào)H04N5/77GK101222600SQ200810056789
公開(kāi)日2008年7月16日 申請(qǐng)日期2008年1月24日 優(yōu)先權(quán)日2008年1月24日
發(fā)明者張啟衡, 彭先蓉, 徐啟明, 強(qiáng) 陳 申請(qǐng)人:中國(guó)科學(xué)院光電技術(shù)研究所