專利名稱：：一種atm與ip的轉(zhuǎn)換裝置、系統(tǒng)及方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及電子通信
技術(shù)領(lǐng)域：
，具體地說(shuō)涉及一種ATM(異步傳輸模式AsynchronousTransferMode)與IP(因特網(wǎng)協(xié)議InternetProtocol)的轉(zhuǎn)換裝置、系統(tǒng)及方法。
背景技術(shù)：
：在通訊
技術(shù)領(lǐng)域：
，ATM和IP是使用廣泛的兩種網(wǎng)絡(luò)傳輸技術(shù)。在一些底層使用ATM傳輸?shù)木W(wǎng)絡(luò)中，上層經(jīng)常會(huì)用到IPOA(IPOverATM),IP交換，還有可能是將IP格式的數(shù)據(jù)經(jīng)過(guò)處理后以ATM信元格式在底層傳輸?shù)?，這些都需要完成ATM與IP數(shù)據(jù)格式的轉(zhuǎn)換。根據(jù)ATM的協(xié)議，對(duì)ATM物理層傳輸?shù)腁TM信元數(shù)據(jù)，需要完成ATM層的處理，信元頭的拆離和加載以及信元交換功能和AAL(ATM適配層ATMAdaptationLayer)協(xié)議的處理，AAL處理包括SAR(分段與重組SegmentAndReassemble)和CS(匯聚子層ConvergenceSublayer)。經(jīng)過(guò)AAL處理后的數(shù)據(jù)完成UDP(UserDatagramProtocol:用戶數(shù)據(jù)報(bào)協(xié)議)/IP映射后輸出，反之亦然?，F(xiàn)有的ATM與IP轉(zhuǎn)換的技術(shù)主要包含以下幾種方式1、ATM層協(xié)議采用ATM端口控制器，完成ATM信元的產(chǎn)生和剝離，信元的交換，流量控制等功能。AAL層協(xié)議采用網(wǎng)絡(luò)處理器，完成SAR處理，并完成UDP/IP的映射處理，通過(guò)各種Mil(MediaInd印endentInterface,媒體獨(dú)立介質(zhì))接口接外部設(shè)備。這種方案適用于大業(yè)務(wù)量，高可靠性的環(huán)境，但是硬件成本高，功耗也大，同時(shí)由于微代碼難度大，軟件工作量較大，開(kāi)發(fā)周期較長(zhǎng)。2、AAL協(xié)議層采用DSP進(jìn)行處理，這種方案好處是處理速度快，然而同樣價(jià)格高，功耗大，軟件工作量也大。并且DSP的IA)(輸入輸出1叩ut/0utput)引腳較少，很難實(shí)現(xiàn)標(biāo)準(zhǔn)的UTOPIA(ATM通用測(cè)試維護(hù)物理層接口UniverseTestandOperationsPHYInterfaceofATM)Levell(或Level2)總線接口，必須通過(guò)另外帶有UTOPIA總線接口芯片如ATM層處理芯片和ATM物理層芯片連接；同樣地，DSP內(nèi)部一方面很難實(shí)現(xiàn)高速的千兆以太網(wǎng)接口(125MHz)，另一方面DSP完成AAL的處理后將IP格式數(shù)據(jù)發(fā)送出去還必須通過(guò)外接以太網(wǎng)物理層接口芯片或MAC(MediaAccessControl,媒體接入控制)芯片，除非采用低速的CPU總線傳輸。3、采用CPU處理ATM與IP的轉(zhuǎn)換，包括AAL的SAR處理，和IP與ATM格式的轉(zhuǎn)換，而ATM層的轉(zhuǎn)換一般采用ATM端口控制器。這種方案優(yōu)點(diǎn)是速度快，但是問(wèn)題在于CPU因此不得不花大量的資源專門(mén)進(jìn)行這種轉(zhuǎn)換處理，導(dǎo)致其效率低，同時(shí)由于需要另外接入ATM端口控制器(因?yàn)镃PU—般不帶UTOPIA接口)，增加硬件成本，而且要達(dá)到通過(guò)接入多個(gè)ATM物理層芯片則無(wú)能為力。
發(fā)明內(nèi)容有鑒于此，本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種ATM與IP轉(zhuǎn)換裝置、系統(tǒng)和方法，使得ATM與IP轉(zhuǎn)換實(shí)現(xiàn)簡(jiǎn)單方便，硬件的成本低、功耗小。為了解決上述技術(shù)問(wèn)題，本發(fā)明采用的技術(shù)方案是一種ATM與IP的轉(zhuǎn)換裝置，包含基于FPGA實(shí)現(xiàn)的ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊；所述ATM接口模塊用于發(fā)送/接收ATM信元，所述IP接口模塊用于發(fā)送/接收IP包，所述ATM轉(zhuǎn)IP模塊用于將所述ATM接口模塊送來(lái)的ATM信元進(jìn)行處理得到IP包后發(fā)送到IP接口模塊，所述IP轉(zhuǎn)ATM模塊用于將所述IP接口模塊送來(lái)的IP包進(jìn)行處理得到ATM信元后發(fā)送到ATM接口模塊，所述時(shí)鐘模塊用于提供時(shí)鐘信號(hào)。其中，所述IP轉(zhuǎn)ATM模塊包含IP接口調(diào)整模塊、IP方先入先出模塊、IP方ATM適配層接口模塊、工P方ATM適配層緩存模塊和IP方層處理模塊，所述IP接口調(diào)整模塊用于調(diào)整從IP接口模塊接收到的IP包的數(shù)據(jù)速率，所述IP方先入先出模塊用于緩存調(diào)整后的IP包數(shù)據(jù)，所述IP方ATM適配層接口模塊用于接收IP方先入先出模塊緩存的IP包數(shù)據(jù)，將IP包數(shù)據(jù)處理為IP凈荷，所述IP方ATM適配層緩存模塊用于緩存所述IP凈荷，所述IP方層處理模塊用于將緩存的IP凈荷經(jīng)AAL處理后轉(zhuǎn)換成ATM信元發(fā)出。所述IP方ATM適配層緩存模塊可以是至少為兩個(gè)，兩者之間形成為乒乓操作模式。所述的轉(zhuǎn)換裝置中，所述ATM轉(zhuǎn)IP模塊包含ATM接口調(diào)整模塊、ATM方先入先出模塊、ATM方ATM適配層接口模塊、ATM方ATM適配層緩存模塊和ATM方層處理模塊，所述ATM方層處理模塊用于將從ATM接口模塊接收到的ATM信元處理為ATM凈荷，所述ATM方ATM適配層緩存模塊用于緩存所述ATM凈荷，所述ATM方ATM適配層接口模塊用于將緩存的ATM凈荷處理為IP凈荷并調(diào)整數(shù)據(jù)速率，所述ATM方先入先出模塊用于緩存所述IP凈荷，所述ATM接口調(diào)整模塊用于調(diào)整緩存的IP凈荷的數(shù)據(jù)速率并轉(zhuǎn)換成IP數(shù)據(jù)包發(fā)出。所述ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊可以至少為兩組，兩組ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊分別為AAL2類型和AAL5類型，用于分別對(duì)AAL2類型和AAL5類型的ATM信元進(jìn)行相應(yīng)處理。6.如權(quán)利要求1至5任一所述的轉(zhuǎn)換裝置，其特征在于，所述A頂接口模塊至少為兩個(gè)，所述裝置還包括選擇模塊，所述選擇模塊用于選擇ATM接口模塊之一。所述的轉(zhuǎn)換裝置，ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊集成于單片F(xiàn)PGA中。本發(fā)明還公開(kāi)了一種包含上述轉(zhuǎn)換裝置的ATM與IP的轉(zhuǎn)換系統(tǒng)。本發(fā)明還公開(kāi)了一種ATM與IP的轉(zhuǎn)換方法，包含IP轉(zhuǎn)ATM處理流程，所述IP轉(zhuǎn)ATM處理流程包含如下步驟Al、IP接口模塊接收IP包數(shù)據(jù)；A2、IP接口調(diào)整模塊調(diào)整從IP接口模塊接收到的IP包數(shù)據(jù)速率；A3、IP方先入先出模塊緩存調(diào)整后的IP包數(shù)據(jù)；A4、IP方ATM適配層接口模塊接收IP方先入先出模塊緩存的IP包數(shù)據(jù)，將IP包數(shù)據(jù)處理為IP凈荷；A5、IP方ATM適配層緩存模塊緩存所述IP凈荷；A6、IP方層處理模塊將緩存的IP凈荷經(jīng)AAL處理后轉(zhuǎn)換成ATM信元送至ATM接口模塊；所述IP接口模塊、IP接口調(diào)整模塊、IP方先入先出模塊、IP方ATM適配層接口模塊、IP方ATM適配層緩存模塊、IP方層處理模塊和ATM接口模塊基于FPGA實(shí)現(xiàn)。本發(fā)明還公開(kāi)了一種ATM與IP的轉(zhuǎn)換方法，包含ATM轉(zhuǎn)IP處理流程，所述ATM轉(zhuǎn)IP處理流程包含如下步驟Bl、ATM接口模塊接收ATM信元；B2、ATM方層處理模塊將從ATM接口模塊接收到的ATM信元處理為ATM凈荷；B3、ATM方ATM適配層緩存模塊緩存所述ATM凈荷；B4、ATM方ATM適配層接口模塊將緩存的ATM凈荷處理為IP凈荷并調(diào)整數(shù)據(jù)速率；B5、ATM方先入先出模塊緩存所述IP凈荷；B6、ATM接口調(diào)整模塊調(diào)整緩存的IP凈荷的數(shù)據(jù)速率并轉(zhuǎn)換成IP數(shù)據(jù)包送至IP接口模塊；所述ATM接口模塊、ATM接口調(diào)整模塊、ATM方先入先出模塊、ATM方ATM適配層接口模塊、ATM方ATM適配層緩存模塊、ATM方層處理模塊和IP接口模塊基于FPGA實(shí)現(xiàn)。與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果1)在FPGA上編程，實(shí)現(xiàn)ATM與IP的轉(zhuǎn)換。.進(jìn)一步的，通過(guò)設(shè)置ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊為兩組，兩組ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊分別為AAL2類型和AAL5類型，能同時(shí)實(shí)現(xiàn)AA12和AA15的處理；2)充分利用FPGA芯片引腳數(shù)目多的特點(diǎn)，可以實(shí)現(xiàn)多個(gè)UTOPIA接口的接入，而且外部接線配置非常簡(jiǎn)單；能夠同時(shí)支持UTOPIALevell，Level2，支持RGMII(簡(jiǎn)化的千兆媒體獨(dú)立介質(zhì):ReducedGigabitMediaInd印endentInterface)千兆以太網(wǎng)J妾口；由于一般硬件設(shè)計(jì)中都會(huì)用到FPGA芯片，所以本發(fā)明可以在不增加其他芯片的基礎(chǔ)上實(shí)現(xiàn)ATM與IP的轉(zhuǎn)換，達(dá)到成本低，功耗低，節(jié)省體積的效果；具有開(kāi)發(fā)簡(jiǎn)單，設(shè)計(jì)靈活、適應(yīng)性強(qiáng)、易于升級(jí)等特點(diǎn)。圖1是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的外部框圖；圖2是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的內(nèi)部框圖；圖3是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的ATM轉(zhuǎn)IP模塊結(jié)構(gòu)框圖；圖4是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的IP轉(zhuǎn)ATM模塊結(jié)構(gòu)框圖；圖5是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置中的AAL2的數(shù)據(jù)處理流程圖；圖6是本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置中的AAL5的數(shù)據(jù)處理流程圖。具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的外部框圖如圖1所示，其基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)，具體說(shuō)明如下在ATM物理層接口側(cè)，根據(jù)FPGA引腳數(shù)目多少，可以有選擇的設(shè)置多路UTOPIA接口，即可以接入多路A頂物理層芯片，以兩路UTI0PIALeve12為例，圖中的UTOPIA總線l和UTOPIA總線2，可以分別接入兩個(gè)ATM物理層芯片。一路標(biāo)準(zhǔn)的UTOPIALevel2有50根信號(hào)線，兩路共100根，占用FPGA100個(gè)引腳，對(duì)于每一個(gè)UTOPIA接口的RX和TX端的信號(hào)盡量都采用FPGA的同一Bank的10口做引腳。另外，UTOPIA還需要收發(fā)時(shí)鐘，所以FPGA還需要一根PIN腳接外部時(shí)鐘，即圖1中的UTOPIA時(shí)鐘，兩路的收發(fā)時(shí)鐘可以共用這一個(gè)PIN腳接入的時(shí)鐘。這兩套Level2的接口也支持Levell接口。在系統(tǒng)接口側(cè)，F(xiàn)PGA提供數(shù)據(jù)總線(DATABUS),地址總線(ADDRBUS)和控制總線(ControlBUS)接口，這些接口大部分是和CPU相連。如表1所示。SEL信號(hào)的作用是FPGA初始化時(shí)根據(jù)其電平高低選擇兩套UTOPIA接口中的一套。表l系統(tǒng)接口引腳信息<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>在以太網(wǎng)接口側(cè)，F(xiàn)PGA提供一路標(biāo)準(zhǔn)的RGMII接口，即圖l中RGMII總線，可以接其他MAC或物理層芯片。FPGA提供的引腳包括RXD〈0..3>(接收數(shù)據(jù)，4位)，RXCLK(接收時(shí)鐘引腳)，RXCTL(接收控制引腳)，TXD<0..3>(發(fā)送數(shù)據(jù)，4位)，TXCLK(發(fā)送時(shí)鐘引腳)，TXCTL(發(fā)送控制引腳)，共10根。另外FPGA還需要125MHz的時(shí)鐘源參考輸入，經(jīng)過(guò)驅(qū)動(dòng)后可以用作RGMII接口的發(fā)送時(shí)鐘，即圖1中125MHz時(shí)鐘。如圖2所示，本發(fā)明具體實(shí)施方式的轉(zhuǎn)換裝置的內(nèi)部框圖包含ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊(未示出)；ATM接口模塊用于發(fā)送/接收ATM信元，IP接口模塊用于發(fā)送/接收IP包，ATM轉(zhuǎn)IP模塊用于將所述ATM接口模塊送來(lái)的ATM信元進(jìn)行處理得到IP包后發(fā)送到IP接口模塊，IP轉(zhuǎn)ATM模塊用于將所述IP接口模塊送來(lái)的IP包進(jìn)行處理得到ATM信元后發(fā)送到ATM接口模塊，時(shí)鐘模塊用于提供時(shí)鐘信號(hào)。在ATM接口模塊為圖示的兩個(gè)，或者更多時(shí)，可在裝置中加入選擇模塊固X，選擇模塊MUX用來(lái)選擇兩路或多路UTOPIA接口中的一路，由一個(gè)FPGA的I/O狀態(tài)決定，也可選擇UTOPIALevell和UTOPIAlevel2中的一種。以上狀態(tài)的選擇通過(guò)以下8位寄存器進(jìn)行設(shè)置。寄存器在FPGA內(nèi)部建立，通過(guò)CPU訪問(wèn)。<table>tableseeoriginaldocumentpage10</column></row><table>其中，各個(gè)參數(shù)的含義為SI:UTOPIA接口總線選擇。0選擇UTOPIA11選擇UTOPIA2S2:UTOPIA接口Level選擇。0選擇UTOPIALevel11選擇UTOPIALevel2其他幾位為保留位。ATM轉(zhuǎn)IP模塊ATM—IP用來(lái)實(shí)現(xiàn)ATM格式數(shù)據(jù)轉(zhuǎn)換成IP格式數(shù)據(jù)通過(guò)RGMII接口發(fā)送出去的功能。FPGA通過(guò)UTOPIA接口接收ATM信元數(shù)據(jù)，判斷AAL2和AAL5并分別進(jìn)行SAR處理，重新組成IP包，通過(guò)RGMII接口發(fā)送，RGMII工作在125MHz。IP轉(zhuǎn)ATM模塊IP—ATM用來(lái)接收IP包，判斷AAL2和AAL5，進(jìn)行SAR處理，添加ATM信元頭，通過(guò)UTOPIA接口發(fā)送，是ATM轉(zhuǎn)IP的逆過(guò)程。兩個(gè)模塊的具體工作過(guò)程如下如圖3，IP轉(zhuǎn)ATM模塊包含IP接口調(diào)整模塊GMI—RE、IP方先入先出模塊IP—FIFO、IP方ATM適配層接口模塊AAL—FIFO—INTERFACE、IP方ATM適配層緩存模塊AAL_FIF0和AAL一FIFO以及IP方層處理模塊UTX，在本例中，AAL_FIF0模塊為兩個(gè)，分別為AAL_FIF0_0和AAL_FIF0_1，顯然，AAL—FIFO模塊的數(shù)目并不限定于此。IP接口調(diào)整模塊GMI—RE用于調(diào)整從IP接口模塊接收到的IP包的數(shù)據(jù)速率，IP方先入先出模塊IP_FIF0用于緩存調(diào)整后的IP包數(shù)據(jù)，所述IP方ATM適配層接口模塊AAL—FIFO—INTERFACE用于接收IP方先入先出模塊緩存的IP包數(shù)據(jù)，將IP包數(shù)據(jù)處理為IP凈荷，IP方ATM適配層緩存模塊AAL_FIF0—0和AAL—FIFO—1用于緩存所述IP凈荷，IP方層處理模塊UTX用于將緩存的IP凈荷經(jīng)AAL處理后轉(zhuǎn)換成ATM信元送至ATM接口模塊。以UTOPIALevel1舉例。從RGMII接口接收來(lái)的數(shù)據(jù)經(jīng)GMII—RE模塊轉(zhuǎn)換成16bit62.5MHz的數(shù)據(jù)，數(shù)據(jù)速率仍為1Gbits/s，這是考慮到FPGA內(nèi)部速率達(dá)不到125MHz而降低速率，其中62.5MHz的時(shí)鐘是通過(guò)外部供給的125MHz經(jīng)二分頻得到。將GMII—RE模塊出來(lái)的16bit的IP格式數(shù)據(jù)存入IP—FIFO模塊中，根據(jù)IP格式數(shù)據(jù)中提供的CID(ChannelIdentifier:上層用戶標(biāo)識(shí))將數(shù)據(jù)分別存在相應(yīng)的FIFO中，轉(zhuǎn)成16bit12.5MHz速率的數(shù)據(jù)(12.5MHz的時(shí)鐘是通過(guò)外部供給的25MHz經(jīng)二分頻得到)，然后通過(guò)AAL_FIF0—IBNTERFACE模塊轉(zhuǎn)成8bit25MHz速率的數(shù)據(jù)，同時(shí)去除MAC幀頭和IP頭，剩下IP凈荷。之后通過(guò)乒乓操作，將數(shù)據(jù)存入AAL—FIFO—0或AAI^FIF0—1中，具體是當(dāng)其中一個(gè)FIFO在寫(xiě)時(shí)，另一個(gè)可以同時(shí)被讀出，反之亦然。AAL—FIFO中的數(shù)據(jù)送到UTX模塊中，進(jìn)行AAL的SAR和ATM層的處理，最后通過(guò)UTOPIA接口輸出ATM信元數(shù)據(jù)。關(guān)于UTX模塊中AAL的SAR和ATM層的處理將在后文說(shuō)明。如圖4所示，ATM轉(zhuǎn)IP模塊包含ATM接口調(diào)整模塊GMI_TR、ATM方先入先出模塊ATM—FIFO、ATM方ATM適配層接口模塊AAL—FIFO—INTERFACE、ATM方ATM適配層緩存模塊AAL_BUF_FIFO和ATM方層處理模塊URX。在本例中，根據(jù)ATM信元的類型，將ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊設(shè)為兩組，兩組ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊分別為AAL2類型和AAL5類型，即分別為AAL2—FIFO禾BAAL5—FIFO、AAL2—FIF0—INTERFACE和AAL5一FIF0一INTERFACE、AAL2一BUF—FIF0禾口AAL5—BUF—FIFO,用于分別對(duì)AAL2類型和AAL5類型的ATM信元進(jìn)行相應(yīng)處理。其中，AAL5_FIF0為5個(gè)，AAL2_FIF0為8個(gè)，每個(gè)FIFO對(duì)應(yīng)一個(gè)CID(FIFO數(shù)量的設(shè)定，也即CID的數(shù)目根據(jù)用戶的需求來(lái)定，可以每個(gè)用戶使用一個(gè)CID)。以UTOPIALevel1舉例。URX模塊對(duì)物理層來(lái)的ATM信元進(jìn)行ATM層的處理，去除信元頭，得到ATM凈荷，進(jìn)行服C(16進(jìn)制)校驗(yàn)。之后進(jìn)行AAL的SAR處理，形成IP凈荷。同時(shí)FPGA根據(jù)ATM信元頭的PVC配置(見(jiàn)下表2所示)，査找符合的VCI和VPI，從而確定SVR-TYPE，并根據(jù)ATMTYPE的值為2或5而分別被存入AAL2_BUF—FIFO或AAL5_BUF—FIFO中。之后通過(guò)AAL2_FIF0—INTERFACE模塊進(jìn)行將8bit25M速率的數(shù)據(jù)轉(zhuǎn)換成16bit12.5MHz的數(shù)據(jù)的處理，同樣通過(guò)AAL5_FIF0—INTERFACE模塊進(jìn)行將8bit25M速率的的數(shù)據(jù)轉(zhuǎn)換成16bit12.5MHz的數(shù)據(jù)的處理。本設(shè)計(jì)可同時(shí)支持8條AAL2通路和5條AAL5通路。關(guān)于AAL2和AAL5的處理是IP轉(zhuǎn)ATM中AAL處理的逆過(guò)程，48字節(jié)的信元載荷完成重組的過(guò)程。與IP轉(zhuǎn)ATM處理中類似，根據(jù)ATM信元數(shù)據(jù)中提供的CID(ChannelIdentifier:上層用戶標(biāo)識(shí))將數(shù)據(jù)分別存在相應(yīng)的FIFO中，轉(zhuǎn)換成16bit62.5腿z的數(shù)據(jù)，同樣62.5MHz的時(shí)鐘是通過(guò)外部供給的125MHz經(jīng)二分頻得到。GMII—TR模塊接收IP凈荷后增加IP頭和MAC幀頭轉(zhuǎn)換為IP數(shù)據(jù)包，通過(guò)RGMII接口發(fā)送出去。對(duì)FPGA還需要專門(mén)的寄存器進(jìn)行PVC(PermanentVirtualCircuit:永久虛電路)配置，CPU對(duì)這些寄存器進(jìn)行讀寫(xiě)，用來(lái)規(guī)定虛電路和SVR-TYPE。寄存器位數(shù)位8位，分配如下表2AAL5PVC配置<table>tableseeoriginaldocumentpage13</column></row><table><table>tableseeoriginaldocumentpage14</column></row><table>其中VPI:虛通道標(biāo)識(shí)，16位。VCI:虛通路標(biāo)識(shí)，16位。SVR-TYPE:服務(wù)類型，16位。包括CID、A曹YPE、SVRTYPE。分配如下:ATMTYPE(4b)SVRTYPE(4b)CID(1B)對(duì)PVC配置寄存器的操作具體為CPU先通過(guò)系統(tǒng)總線向FPGA的PVC寄存器0x00—0x4D中寫(xiě)入預(yù)置的參數(shù)。之后在ATM與IP的不同轉(zhuǎn)換方向上的具體處理如下1)IP轉(zhuǎn)ATM方向FPGA從RGMII接口接收IP包，從IP包中提取出VCI和VPI參數(shù)，將VCI和VPI參數(shù)與PVC寄存器中的VCI和VPI值進(jìn)行比較，找到對(duì)應(yīng)的SVR-TYPE，根據(jù)相應(yīng)的SVR-TYPE寄存器中的ATMTYPE，SVRTYPE進(jìn)行相應(yīng)AAL的處理，然后在SAR處理后增加ATM信元頭時(shí)，將其中的CID添加到5字節(jié)信元頭中，根據(jù)相應(yīng)的SVR-TYPE寄存器中的CID，ATMTYPE，SVRTYPE進(jìn)行相應(yīng)AAL的處理，2)ATM轉(zhuǎn)IP方向FPGA從ATM信元中提取出VCI和VPI參數(shù)，將此VCI和VPI參數(shù)與PVC寄存器中的VCI和VPI值進(jìn)行比較，找到對(duì)應(yīng)的SVR-TYPE，根據(jù)相應(yīng)的SVR-TYPE寄存器中的ATMTYPE,SVRTYPE進(jìn)行相應(yīng)AAL的處理，之后并將CID，ATMTYPE,SVRTYPE添加到IP參數(shù)字節(jié)中，從RGMII接口發(fā)出。AAL2的SAR和ATM層的處理如圖5所示，AAL5的SAR和ATM層的處理如圖6所示。FPGA從RGMII接口接收的IP數(shù)據(jù)的格式如下:1)IP格式報(bào)文的格式<table>tableseeoriginaldocumentpage15</column></row><table>各字節(jié)說(shuō)明如下B:Byte，字節(jié)。b:bit，位。DSTMAC:目標(biāo)MAC地址，6個(gè)字節(jié)，在FPGA內(nèi)部固化。SRCMAC:源MAC地址，6個(gè)字節(jié)，在FPGA內(nèi)部固化。MACTYPE:設(shè)為0x0800，2個(gè)字節(jié)。表示IP數(shù)據(jù)報(bào)。IPHEADER:標(biāo)準(zhǔn)的IPV4頭，20個(gè)字節(jié)。PARAM:內(nèi)部參數(shù)頭，8字節(jié)，自定義如下<table>tableseeoriginaldocumentpage15</column></row><table>B:Byte，字節(jié)。b:bit,位。RESV=0，保留字節(jié)。.ATMTYPE=5，SVRTYPE二O，表示是AAL5鏈路上的信令報(bào)文'ATMTYPE二5，SVRTYPE=1，表示是AAL5鏈路上的IP報(bào)文。CID:ChannelIdentifier，上層用戶標(biāo)識(shí)(8Bits)。ATMTYPE:2，SVRTYPE=0，表示是AAL2鏈路上的報(bào)文。A頂INFO組成VPI(2B)VCI(2B)取VPI的低12bit表示ATM信元的VPI。VPI:VirtualPathIdentifier,虛通道標(biāo)識(shí)。VCI:VirtualChannelIdentifier,虛通路標(biāo)識(shí)。2)AAL的處理如上所述，F(xiàn)PGA根據(jù)IP報(bào)文中的ATMTYPE來(lái)區(qū)分AAL2和AAL5的數(shù)據(jù)。1、對(duì)AAL2的數(shù)據(jù)來(lái)說(shuō)，根據(jù)ATM的適配層協(xié)議AAL2，AAL2分為兩個(gè)子層公共部分子層(CPS)和業(yè)務(wù)特定匯聚子層(SSCS)。公共部分子層內(nèi)部包含了SAR層的功能，所以沒(méi)有專門(mén)的SAR子層。如圖5所示，CPS從SSCS接收的CPS-SDU最大為45字節(jié)，作為CPS-分組的凈荷，稱CPS-PP。CPS-PP加上3個(gè)字節(jié)CPS-PH后構(gòu)成CPS-packet。CPS-packet再加上1個(gè)字節(jié)的STF就組成了SAR—PDU，也就是ATM的凈荷。ATM的凈荷加上信元頭，就變成了ATM信元。通過(guò)UTOPIA接口輸出。相關(guān)AAL的術(shù)語(yǔ)如表4。2、對(duì)AAL5的數(shù)據(jù)來(lái)說(shuō)，根據(jù)ATM的適配層協(xié)議AAL5，AAL5分為兩個(gè)子層匯聚子層(CS)和分段和重裝子層(SAR)。如圖6所示，SSCS-SDU，加上8個(gè)字節(jié)的尾，包括CRC校驗(yàn)，另外增加0—47字節(jié)的填充，使組成的CPCS—PDU字節(jié)數(shù)是48的整數(shù)倍。CPCS—PDU被拆分為一個(gè)一個(gè)的48字節(jié)的SAR—PDU，也就是ATM的凈荷。ATM的凈荷加上信元頭，就變成了ATM信元。通過(guò)UTOPIA接口輸出。表4AAL相關(guān)術(shù)語(yǔ)縮略語(yǔ)列表<table>tableseeoriginaldocumentpage16</column></row><table>上述轉(zhuǎn)換裝置的各個(gè)功能模塊集成于單片F(xiàn)PGA中，以轉(zhuǎn)換裝置的FPGA芯片為核心，配合CPU和其他外圍器件，例如存儲(chǔ)器等，將可形成為一ATM與工P的轉(zhuǎn)換系統(tǒng)。由于系統(tǒng)的核心一轉(zhuǎn)換裝置的工作過(guò)程已在上面詳述，此處不再贅述。本發(fā)明還公開(kāi)了ATM與IP的轉(zhuǎn)換方法，所述方法包含有IP轉(zhuǎn)ATM處理流程以及ATM轉(zhuǎn)IP處理流程，上述處理流程由于已包含在前述的轉(zhuǎn)換裝置的處理過(guò)程之中，此處也不再贅述。本發(fā)明的ATM與IP的轉(zhuǎn)換裝置、系統(tǒng)及方法，利用FPGA實(shí)現(xiàn)ATM與IP轉(zhuǎn)換，具有很大的靈活性，接口通用，設(shè)計(jì)規(guī)范，可以實(shí)現(xiàn)低硬件成本和多功能方案。對(duì)于本領(lǐng)域的熟練技術(shù)人員來(lái)說(shuō)，可以對(duì)上述實(shí)施方式做出修改而不改變本發(fā)明的實(shí)質(zhì)和范圍。權(quán)利要求1.一種ATM與IP的轉(zhuǎn)換裝置，其特征在于，包含基于FPGA實(shí)現(xiàn)的ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊；所述ATM接口模塊用于發(fā)送/接收ATM信元，所述IP接口模塊用于發(fā)送/接收IP包，所述ATM轉(zhuǎn)IP模塊用于將所述ATM接口模塊送來(lái)的ATM信元進(jìn)行處理得到IP包后發(fā)送到IP接口模塊，所述IP轉(zhuǎn)ATM模塊用于將所述IP接口模塊送來(lái)的IP包進(jìn)行處理得到ATM信元后發(fā)送到ATM接口模塊，所述時(shí)鐘模塊用于提供時(shí)鐘信號(hào)。2.如權(quán)利要求1所述的轉(zhuǎn)換裝置，其特征在于，所述IP轉(zhuǎn)ATM模塊包含IP接口調(diào)整模塊、IP方先入先出模塊、IP方ATM適配層接口模塊、IP方ATM適配層緩存模塊和IP方層處理模塊，所述IP接口調(diào)整模塊用于調(diào)整從IP接口模塊接收到的IP包的數(shù)據(jù)速率，所述IP方先入先出模塊用于緩存調(diào)整后的IP包數(shù)據(jù)，所述IP方ATM適配層接口模塊用于接收IP方先入先出模塊緩存的IP包數(shù)據(jù)，將IP包數(shù)據(jù)處理為IP凈荷，所述IP方ATM適配層緩存模塊用于緩存所述IP凈荷，所述IP方層處理模塊用于將緩存的IP凈荷經(jīng)AAL處理后轉(zhuǎn)換成A頂信元發(fā)出。3.如權(quán)利要求2所述的轉(zhuǎn)換裝置，其特征在于，所述IP方ATM適配層緩存模塊至少為兩個(gè)，兩者之間形成為乒乓操作模式。4.如權(quán)利要求1所述的轉(zhuǎn)換裝置，其特征在于，所述ATM轉(zhuǎn)IP模塊包含ATM接口調(diào)整模塊、ATM方先入先出模塊、ATM方ATM適配層接口模塊、ATM方ATM適配層緩存模塊和ATM方層處理模塊，所述ATM方層處理模塊用于將從ATM接口模塊接收到的ATM信元處理為ATM凈荷，所述ATM方ATM適配層緩存模塊用于緩存所述ATM凈荷，所述ATM方ATM適配層接口模塊用于將緩存的ATM凈荷處理為IP凈荷并調(diào)整數(shù)據(jù)速率，所述ATM方先入先出模塊用于緩存所述IP凈荷，所述ATM接口調(diào)整模塊用于調(diào)整緩存的IP凈荷的數(shù)據(jù)速率并轉(zhuǎn)換成IP數(shù)據(jù)包發(fā)出。5.如權(quán)利要求4所述的轉(zhuǎn)換裝置，其特征在于，所述ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊至少為兩組，兩組ATM方先入先出模塊、ATM方ATM適配層接口模塊和ATM方ATM適配層緩存模塊分別為AAL2類型和AAL5類型，用于分別對(duì)AAL2類型和AAL5類型的ATM信元進(jìn)行相應(yīng)處理。6.如權(quán)利要求1至5任一所述的轉(zhuǎn)換裝置，其特征在于，所述A頂接口模塊至少為兩個(gè)，所述裝置還包括選擇模塊，所述選擇模塊用于選擇ATM接口模塊之一。7.如權(quán)利要求1至5任一所述的轉(zhuǎn)換裝置，其特征在于，所述ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊集成于單片F(xiàn)PGA中。8.—種包含如權(quán)利要求1至5任一所述的轉(zhuǎn)換裝置的ATM與IP的轉(zhuǎn)換系統(tǒng)。9.一種ATM與IP的轉(zhuǎn)換方法，其特征在于，包含IP轉(zhuǎn)ATM處理流程，所述IP轉(zhuǎn)ATM處理流程包含如下步驟Al、IP接口模塊接收IP包數(shù)據(jù)；A2、IP接口調(diào)整模塊調(diào)整從IP接口模塊接收到的IP包數(shù)據(jù)速率；A3、IP方先入先出模塊緩存調(diào)整后的IP包數(shù)據(jù)；A4、IP方ATM適配層接口模塊接收IP方先入先出模塊緩存的IP包數(shù)據(jù)，將IP包數(shù)據(jù)處理為IP凈荷；A5、IP方ATM適配層緩存模塊緩存所述IP凈荷；A6、IP方層處理模塊將緩存的IP凈荷經(jīng)AAL處理后轉(zhuǎn)換成ATM信元送至ATM接口模塊；所述IP接口模塊、IP接口調(diào)整模塊、IP方先入先出模塊、IP方ATM適配層接口模塊、IP方ATM適配層緩存模塊、IP方層處理模塊和ATM接口模塊基于FPGA實(shí)現(xiàn)。10.—種ATM與IP的轉(zhuǎn)換方法，其特征在于，包含ATM轉(zhuǎn)IP處理流程，所述ATM轉(zhuǎn)IP處理流程包含如下步驟Bl、ATM接口模塊接收ATM信元；B2、ATM方層處理模塊將從ATM接口模塊接收到的A頂信元處理為ATM凈荷；B3、ATM方ATM適配層緩存模塊緩存所述ATM凈荷；B4、ATM方ATM適配層接口模塊將緩存的ATM凈荷處理為IP凈荷并調(diào)整數(shù)據(jù)速率；B5、ATM方先入先出模塊緩存所述IP凈荷；B6、ATM接口調(diào)整模塊調(diào)整緩存的IP凈荷的數(shù)據(jù)速率并轉(zhuǎn)換成IP數(shù)據(jù)包送至IP接口模塊；所述A頂接口模塊、ATM接口調(diào)整模塊、ATM方先入先出模塊、ATM方ATM適配層接口模塊、ATM方ATM適配層緩存模塊、ATM方層處理模塊和IP接口模塊基于FPGA實(shí)現(xiàn)。全文摘要本發(fā)明公開(kāi)了一種ATM與IP的轉(zhuǎn)換裝置、系統(tǒng)及方法，裝置包含基于FPGA實(shí)現(xiàn)的ATM接口模塊、IP接口模塊、ATM轉(zhuǎn)IP模塊、IP轉(zhuǎn)ATM模塊和時(shí)鐘模塊；ATM接口模塊用于發(fā)送/接收ATM信元，IP接口模塊用于發(fā)送/接收IP包，ATM轉(zhuǎn)IP模塊用于將ATM接口模塊送來(lái)的ATM信元進(jìn)行處理得到IP包后發(fā)送到IP接口模塊，IP轉(zhuǎn)ATM模塊用于將IP接口模塊送來(lái)的IP包進(jìn)行處理得到ATM信元后發(fā)送到ATM接口模塊，時(shí)鐘模塊用于提供時(shí)鐘信號(hào)。系統(tǒng)包含上述裝置，方法包含上述裝置的處理過(guò)程。本發(fā)明利用FPGA實(shí)現(xiàn)ATM與IP轉(zhuǎn)換，具有很大的靈活性，接口通用，設(shè)計(jì)規(guī)范，可以實(shí)現(xiàn)低硬件成本和多功能方案。文檔編號(hào)H04L29/06GK101188609SQ20071012481公開(kāi)日2008年5月28日申請(qǐng)日期2007年12月5日優(yōu)先權(quán)日2007年12月5日發(fā)明者剛劉,力孟,涂志江申請(qǐng)人:中興通訊股份有限公司