專利名稱：一種處理器提供多個有mac地址的網(wǎng)口的系統(tǒng)和方法
技術領域：
本發(fā)明涉及數(shù)據(jù)通訊領域，尤其涉及通過處理器提供多個具有獨立MAC地址的網(wǎng)口的系統(tǒng)和方法。
背景技術：
在現(xiàn)代的通訊領域中有許多場合(比如軟交換)中需要用高性能的處理器掛上多個以太網(wǎng)口來處理用于呼叫控制協(xié)議處理的數(shù)據(jù)包，或用于某個通訊系統(tǒng)的主控制板。
在上面提到的這種應用環(huán)境中，現(xiàn)有技術中采用的相關技術一般是用一款高性能的處理器，如intel的奔3系列或motorola的7410等，接一個北橋芯片，然后通過該北橋芯片上的PCI總線接上帶PCI總線的以太網(wǎng)芯片，如intel的82559，系統(tǒng)就通過掛在該PCI總線上的這些以太網(wǎng)芯片來提供給應用環(huán)境所需要的以太網(wǎng)接口。當然，也有一些其它的實現(xiàn)方法不是通過PCI總線來掛以太網(wǎng)芯片，但不管這些系統(tǒng)用的是什么總線來接以太網(wǎng)的MAC(media access control，以太網(wǎng)控制器)芯片，有一點是確定的，就是該系統(tǒng)需要幾個網(wǎng)口就必須帶幾個MAC控制器。
在上面這些現(xiàn)有技術的實現(xiàn)方法中存在一些缺陷和不足。以PCI總線掛MAC控制器為例，首先就是掛在該PCI總線上的這些網(wǎng)口(每一網(wǎng)口具有一MAC控制器)的效率不高，因為該PCI總線通常工作在33MHz，是PCI網(wǎng)卡與橋片通信的屏障，大量的時間都耗費在PCI數(shù)據(jù)搬移上了，導致CPU處理效率明顯降低。另外就是需要比較高的成本，一般考慮到通訊設備的可靠性，在PCI總線上掛的以太網(wǎng)芯片往往價格昂貴，當需要多個這樣的芯片時系統(tǒng)的成本就很高。
因此，現(xiàn)有技術中明顯存在缺陷，而有待于改進和發(fā)展。

發(fā)明內容
本發(fā)明的目的就是為了克服現(xiàn)有技術中的上述缺陷，提供一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)和方法，通過以太網(wǎng)交換芯片配合多MAC程序模塊來提供多個具有獨立MAC地址的網(wǎng)口，解決現(xiàn)有技術中存在的需要幾個網(wǎng)口就必須帶幾個MAC控制器的問題，用以太網(wǎng)控制器來代替多個MAC控制器，在節(jié)約硬件成本和降低復雜程度的同時使系統(tǒng)具有了高速的多網(wǎng)口處理能力。
本發(fā)明的技術方案為一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)，其包括一內嵌對外高速接口的高性能處理器，通過其對外高速接口對接的方式外接至少一以太網(wǎng)交換芯片，該以太網(wǎng)交換芯片具有多個以太網(wǎng)網(wǎng)口；以及一多MAC程序模塊，運行在所述高性能處理器上，使該以太網(wǎng)交換芯片的多個網(wǎng)口都帶有單獨的MAC地址；所述以太網(wǎng)交換芯片與所述高速處理器的接口利用原MAC地址的hash值記錄數(shù)據(jù)包的來源。
所述的系統(tǒng)，其中，所述以太網(wǎng)交換芯片在所述多MAC程序模塊控制下對來自處理器和外部的數(shù)據(jù)包進行接收和轉發(fā)，并且其各以太網(wǎng)口具有自己的MAC地址和IP地址。
所述的系統(tǒng)，其中，所述高性能處理器采用主頻為600MHz以上的高速處理器。
所述的系統(tǒng)，其中，所述以太網(wǎng)網(wǎng)口為10/100M網(wǎng)口。
一種如權利要求1所述的處理器提供多個有MAC地址的網(wǎng)口的方法，其包括以下步驟a)所述多MAC程序模塊初始化所述以太網(wǎng)交換芯片，并使能所述系統(tǒng)應用所需要的多個以太網(wǎng)網(wǎng)口；b)所述多MAC程序模塊設置所述以太網(wǎng)交換芯片的鏈路聚集功能，將所述系統(tǒng)中的所述以太網(wǎng)網(wǎng)口和所述以太網(wǎng)交換芯片與所述高性能處理器連接的端口一起設置成一鏈路聚集組；c)所述多MAC程序模塊對所述高性能處理器加載IP協(xié)議；d)所述多MAC程序模塊為所述高性能處理器設置多個獨立的MAC地址和IP地址；e)所述系統(tǒng)開始收發(fā)多MAC地址的數(shù)據(jù)包。
本發(fā)明所提供的一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)和方法，與現(xiàn)有技術相比，由于本發(fā)明的系統(tǒng)和方法采用了用以太網(wǎng)交換芯片配合多MAC程序模塊來提供多個具有獨立MAC地址的網(wǎng)口，節(jié)省了系統(tǒng)的硬件成本，降低了系統(tǒng)的復雜程度，并提高了系統(tǒng)處理數(shù)據(jù)包的效率。


圖1是本發(fā)明的系統(tǒng)所包括的各組成部分的功能框圖；圖2是本發(fā)明的方法中所述系統(tǒng)設置多MAC地址的方法步驟圖。
具體實施例方式
下面結合附圖將對本發(fā)明的技術方案的具體實施例作進一步的詳細描述本發(fā)明的一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)和方法，特別是在通訊領域中需要用主頻1G左右(通常高于600MHz)的高性能的處理器來對多個100M以太網(wǎng)網(wǎng)口的數(shù)據(jù)包進行高速處理的應用環(huán)境中，其采用了內嵌對外高速接口的高性能處理器通過其對外高速接口對接(如背靠背對接，交叉連接等)的方式外接有至少一以太網(wǎng)交換芯片，如圖1所示的，利用一多MAC程序模塊運行在所述高性能處理器上，使該以太網(wǎng)交換芯片的多個100M以太網(wǎng)網(wǎng)口都帶有單獨的MAC地址。與現(xiàn)有的技術方案比較，由于高性能處理器內嵌的高速接口與CPU內核之間的接口采用的數(shù)據(jù)總線位寬很寬，最高能達到256位，頻率可達到CPU內核的一半，當CPU主頻為500M時，其帶寬是32位33MHZ的PCI總線帶寬的60倍，同時所述以太網(wǎng)交換芯片的100M以太網(wǎng)網(wǎng)口的包轉發(fā)是由硬件來完成的，因此外掛的100M的所述以太網(wǎng)交換芯片的網(wǎng)口效率遠高于普通PCI網(wǎng)卡。
本發(fā)明的所述用多MAC程序模塊使所述高性能處理器通過所述以太網(wǎng)交換芯片掛上多個帶獨立MAC地址的網(wǎng)口的系統(tǒng)主要由以下幾部分組成一是能對外提供高速對接接口的一高性能處理器；二是能與所述高性能處理器的高速對外接口對接，并帶有多個100M以太網(wǎng)網(wǎng)口的以太網(wǎng)交換芯片，所述以太網(wǎng)網(wǎng)口可以是集成了100M PHY(物理層的以太網(wǎng)收發(fā)器)的，也可以是沒有集成100M PHY的。將所述高性能處理器的外部接口與所述以太網(wǎng)交換芯片的高速接口對接；三還需要一個在所述高性能處理器上運行的所述多MAC程序模塊，本發(fā)明系統(tǒng)的組成部分框圖如圖1所示。
所述高性能處理器主要是用來處理需要CPU處理的數(shù)據(jù)包；所述以太網(wǎng)交換芯片用來對外提供應用所需的100M以太網(wǎng)接口，通過它來在所述高性能處理器和外部之間進行數(shù)據(jù)包的接收和轉發(fā)。由于所述以太網(wǎng)交換芯片只是做包轉發(fā)的工作，它的100M以太網(wǎng)接口是不帶MAC地址的，也沒有獨立的IP地址，因此本發(fā)明設計的所述系統(tǒng)還必須通過所述多MAC程序模塊來為所述以太網(wǎng)交換芯片上的這些以太網(wǎng)口設置自己的MAC地址和IP地址。
以下詳細描述本發(fā)明系統(tǒng)的一較佳實施例本發(fā)明的所述系統(tǒng)可以采用GMII(Gabit以太網(wǎng)控制器接口)接口來將所述高性能處理器和所述以太網(wǎng)交換芯片連接起來的。本系統(tǒng)包含一個集成了GMII接口的高性能處理器；一個帶GMII接口和多個100M以太網(wǎng)網(wǎng)口，所述100M以太網(wǎng)網(wǎng)口已經集成了100M PHY(物理層的以太網(wǎng)收發(fā)器)。將所述高性能處理器的GMII接口與所述以太網(wǎng)交換芯片的GMII做交叉連接(兩邊都不用掛PHY)，下面的表列出它們的連接關系

表1上面列出的是本實施例的硬件部分，本發(fā)明所述系統(tǒng)對應的軟件部分是所述多MAC程序模塊。
所述多MAC程序模塊實現(xiàn)的原理是巧妙利用所述以太網(wǎng)交換芯片基于MAC地址的trunking(鏈路聚集/中繼)特點設計的。通常2層交換芯片具有基于端口或MAC地址的trunking功能，將所述以太網(wǎng)交換芯片的GMII接口和多個100M以太網(wǎng)網(wǎng)口設置為一個trunking組，利用所述以太網(wǎng)交換芯片的trunking功能，所述高性能處理器通過所述GMII接口發(fā)送過來的數(shù)據(jù)包，進入所述以太網(wǎng)交換芯片的GMII接口后，該以太網(wǎng)交換芯片的GMII接口會計算該數(shù)據(jù)包的原MAC地址的HASH值(利用哈希hash算法)，根據(jù)該HASH值的不同，所述以太網(wǎng)交換芯片會將該數(shù)據(jù)包轉發(fā)到trunking組的某一固定100M以太網(wǎng)網(wǎng)口(相當該網(wǎng)口具有特定的MAC地址)；同時這個trunking組的從某一100M以太網(wǎng)網(wǎng)口進來的數(shù)據(jù)包，都會轉發(fā)到該以太網(wǎng)交換芯片的GMII接口，于是所述高性能處理器的GMII接口便能收發(fā)數(shù)據(jù)包。
利用該多MAC程序模塊作為驅動程序模塊，將所述高性能處理器的GMII接口設置為具有多個MAC地址和IP地址，這些MAC地址具有不同的HASH值，于是所述高性能處理器的發(fā)出的數(shù)據(jù)包，可以具有不同的原MAC地址，由于其MAC地址的不同，所述以太網(wǎng)交換芯片就會將對應數(shù)據(jù)包轉發(fā)到某一固定100M以太網(wǎng)網(wǎng)口，同時從這些100M以太網(wǎng)網(wǎng)口進來的數(shù)據(jù)包，都會進入所述高性能處理器的GMII接口，經過這樣的設置，所述以太網(wǎng)交換芯片的這些100M以太網(wǎng)網(wǎng)口，便可收發(fā)多個特定MAC地址的數(shù)據(jù)包，似乎具有了自己獨立的MAC地址和IP地址，從外部看來，所述高性能處理器便具有了多個獨立的100M以太網(wǎng)網(wǎng)口。
具體來講，所述高性能處理器可以采用BCM1125H(Broadcom公司的一款MIPS處理器)、所述以太網(wǎng)交換芯片可以采用BCM5382(Broadcom公司的一款以太網(wǎng)交換芯片)。所述BCM1125H芯片內嵌了2個GMII接口，本發(fā)明只用到一個GMII0接口，由于BCM1125H內嵌了DDR SDRAM控制器，因此本發(fā)明系統(tǒng)不需要再外接其它的橋片了；所述BCM5382也帶了一個GMII接口，此外BCM5382還帶有8個集成了PHY的10/100M以太網(wǎng)網(wǎng)口。
根據(jù)技術手冊說明，將所述BCM1125H和所述BCM5382的對應GMII接口交叉互聯(lián)，并按照表1將它們的GMII接口對應連接起來。所述BCM5382有8個10/100M以太網(wǎng)網(wǎng)口可用，可根據(jù)需要決定引出的數(shù)目。
本發(fā)明所述實現(xiàn)高性能處理器通過所述以太網(wǎng)交換芯片帶多個有獨立MAC地址的以太網(wǎng)網(wǎng)口的系統(tǒng)，其多MAC程序模塊的驅動步驟如下a)先是要初始化所述以太網(wǎng)交換芯片，并使能系統(tǒng)應用所需要的多個10/100M以太網(wǎng)網(wǎng)口b)設置所述以太網(wǎng)交換芯片的trunking功能，將系統(tǒng)中的所有10/100M以太網(wǎng)網(wǎng)口和該以太網(wǎng)交換芯片與所述高性能處理器連接的端口即上述實施例中的BCM5382的GMII接口一起設置成一個trunking組；c)對所述高性能處理器加載IP協(xié)議d)為所述高性能處理器設置多個獨立的MAC地址和IP地址，所述系統(tǒng)需要對外提供幾個以太網(wǎng)口就需要設置幾個IP地址和MAC地址e)最后開始循環(huán)收發(fā)多MAC數(shù)據(jù)包。
以下說明4網(wǎng)口的具體實現(xiàn)步驟，多網(wǎng)口實現(xiàn)步驟與之類似
1-使能所述以太網(wǎng)交換芯片BCM5382的4個10/100M以太網(wǎng)網(wǎng)口；2一將這4個10/100M以太網(wǎng)網(wǎng)口和所述BCM5382的GMII接口設置成一個trunking組；3-設置所述以太網(wǎng)交換芯片基于MAC地址的trunking功能；4-設置所述以太網(wǎng)交換芯片基于原MAC地址hash值的trunking功能；5-根據(jù)hash算法，找出具有4個不同hash值的MAC地址；6-驅動所述BCM1125H的對應連接的GMII接口；7-設置所述BCM1125H的GMII接口的4個MAC地址和IP地址，該MAC地址和IP地址是根據(jù)上述不同hash值確定的；此時所述BCM1125H就具有了4個10/100M以太網(wǎng)網(wǎng)口了。
下面列出了所述以太網(wǎng)交換芯片的4個以太網(wǎng)網(wǎng)口的不同trunking組，基于原MAC地址hash值與轉發(fā)以太網(wǎng)網(wǎng)口之間的關系

表2本發(fā)明系統(tǒng)的所述以太網(wǎng)交換芯片只要原MAC地址的hash值算出為0x00￣0x3f之間，便將該數(shù)據(jù)包轉發(fā)向所述BCM5382的第一網(wǎng)口，其它網(wǎng)口依次判斷處理。在本實施例中，所設的4個MAC地址分別為，{0x00；0x02；0x4c；0xfd；0x08；0x2d}，{0x00；0x02；0x4c；0xfd；0x08；0x2c}，{0x00；0x02；0x4c；0xfd；0x08；0x2e}，{0x00；0x02；0x4c；0xfd；0x08；0x2f}，其滿足以上hash值與轉發(fā)網(wǎng)口之間的關系，利用以上設置，便可輕松實現(xiàn)所述BCM1125H的4個100M以太網(wǎng)網(wǎng)口；利用同樣的方法，可以設置更多的網(wǎng)口。在本發(fā)明系統(tǒng)中利用了實時操作系統(tǒng)，采用C語言編程。
綜上所述，由于本發(fā)明采用了以太網(wǎng)交換芯片來提供多個帶MAC地址的以太網(wǎng)接口，因此提高了收發(fā)包的效率，使處理器能更好的處理需要它處理的通訊協(xié)議(比如呼叫控制)并提高了整個系統(tǒng)的效率；同時由于不用在外掛多個MAC控制器，也節(jié)省了成本和降低了復雜程度。
應當理解的是，對于本發(fā)明的上述具體實施例的描述是非常詳細的，上述描述的具體特征并不能被理解為對本發(fā)明的保護范圍的限定，保護范圍的確定應以本發(fā)明所附權利要求書為準。
權利要求
1.一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)，其包括一內嵌對外高速接口的高性能處理器，通過其對外高速接口對接的方式外接至少一以太網(wǎng)交換芯片，該以太網(wǎng)交換芯片具有多個以太網(wǎng)網(wǎng)口；以及一多MAC程序模塊，運行在所述高性能處理器上，使該以太網(wǎng)交換芯片的多個網(wǎng)口都帶有單獨的MAC地址；所述以太網(wǎng)交換芯片與所述高速處理器的接口利用原MAC地址的hash值記錄數(shù)據(jù)包的來源。
2.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述以太網(wǎng)交換芯片在所述多MAC程序模塊控制下對來自處理器和外部的數(shù)據(jù)包進行接收和轉發(fā)，并且其各以太網(wǎng)口具有自己的MAC地址和IP地址。
3.根據(jù)權利要求2所述的系統(tǒng)，其特征在于，所述高性能處理器采用主頻600MHz以上的高速處理器。
4.根據(jù)權利要求3所述的系統(tǒng)，其特征在于，所述以太網(wǎng)網(wǎng)口為10/100M網(wǎng)口。
5.一種如權利要求1所述的處理器提供多個有MAC地址的網(wǎng)口的方法，其包括以下步驟a)所述多MAC程序模塊初始化所述以太網(wǎng)交換芯片，并使能所述系統(tǒng)應用所需要的多個以太網(wǎng)網(wǎng)口；b)所述多MAC程序模塊設置所述以太網(wǎng)交換芯片的鏈路聚集功能，將所述系統(tǒng)中的所述以太網(wǎng)網(wǎng)口和所述以太網(wǎng)交換芯片與所述高性能處理器連接的端口一起設置成一鏈路聚集組；c)所述多MAC程序模塊對所述高性能處理器加載IP協(xié)議；d)所述多MAC程序模塊為所述高性能處理器設置多個獨立的MAC地址和IP地址；e)所述系統(tǒng)開始收發(fā)多MAC地址的數(shù)據(jù)包。
全文摘要
本發(fā)明的一種處理器提供多個有MAC地址的網(wǎng)口的系統(tǒng)和方法，屬于數(shù)據(jù)通信領域，其系統(tǒng)包括一內嵌對外高速接口的高性能處理器，通過其對外高速接口背靠背對接的方式外接至少一以太網(wǎng)交換芯片，該以太網(wǎng)交換芯片具有多個以太網(wǎng)網(wǎng)口；以及一多MAC程序模塊，運行在所述高性能處理器上，使該以太網(wǎng)交換芯片的多個網(wǎng)口都帶有單獨的MAC地址；所述以太網(wǎng)交換芯片與所述高速處理器的接口利用原MAC地址的hash值記錄數(shù)據(jù)包的來源。本發(fā)明的系統(tǒng)和方法提高了收發(fā)包的效率，使處理器能更好的處理需要它處理的通訊協(xié)議(比如呼叫控制)并提高了整個系統(tǒng)的效率；同時由于不用再外掛多個MAC控制器，也節(jié)省了成本和降低了復雜程度。
文檔編號H04L29/10GK1558640SQ20041001514
公開日2004年12月29日 申請日期2004年1月15日 優(yōu)先權日2004年1月15日
發(fā)明者彭濤, 杜建軍, 彭 濤 申請人:中興通訊股份有限公司