一種基于Intel Core 2 處理器的具有多種智能接口的6U CPU主板的制作方法
【專利說明】—種基于Intel Core 2處理器的具有多種智能接口的6U
CPU主板
技術領域
[0001]本實用新型涉及嵌入式計算機主板，特別涉及一種基于Intel Core 2處理器的具有多種智能接口的6U CPU主板。
【背景技術】
[0002]在一些工業(yè)控制領域，通常是多個低速外設和高速CPU并行工作，CPU進入中斷才能處理其數(shù)據(jù)和狀態(tài)，CPU在處理低速外設中斷時花費過多的總線周期，從而導致總線中斷占用時間長，另外CPU只能串行的處理每路低速外設信號中斷，是典型的高速核心等待低速外設情況，大大占用了 CPU的資源，這就需要有智能化的外設接口對數(shù)據(jù)做預處理，降低CPU總線占有率，提高CPU效率。

【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術中的缺陷，本實用新型提供了一種基于Intel Core 2處理器的具有多種智能接口的6U CPU主板，其實現(xiàn)了在板智能同步串口、智能異步串口、智能CAN總線接口、il485差分I/O輸出接口智能接口功能，提高了總線使用效率，從而提高了 CPU效率。
[0004]本實用新型解決其技術問題所采用的技術方案是:所述6U CPU主板主體電路芯片采用Intel Core 2處理器與Intel GS45芯片組連接，Intel GS45芯片組與ICH9 1接口芯片連接。主體電路芯片具有豐富的接口控制器，配合相應的接口控制電路可擴展常用的PC接口和功能。
[0005]所述6U CPU主板的多種智能接口采用FPGA邏輯器件+接口控制器+隔離接口芯片構成，由FPGA作為智能前端并行處理接口控制器狀態(tài)，對接口控制器進行控制，對其數(shù)據(jù)重新打包處理，加入FIFO，減少中斷個數(shù)，數(shù)據(jù)批量讀取，降低CPU總線占有率，提高CPU效率。
[0006]所述6U CPU主板的FPGA邏輯器件與CPU之間通過Local Bus總線通信，LocalBus總線由ICH9 10接口芯片的PCI總線信號接口經(jīng)PCI to Local總線轉(zhuǎn)換芯片轉(zhuǎn)換而來。
[0007]所述6U CPU主板實現(xiàn)在板存儲、顯示、人機交互，ISA總線擴展，智能同步串口、智能異步串口、智能CAN總線接口、i 1485差分1/0輸出接口、以太網(wǎng)接口、USB接口、標準打印機并口、可編程定時器/計數(shù)器等功能。
[0008]所述6U CPU主板的VGA、PS/2鍵盤鼠標、I路USB接口信號接入電路板長邊一側(cè)的標準接插件，其余接口信號均接入位于電路板長邊另一側(cè)的總線信號接插件。所述6U CPU主板符合6U標準尺寸，可應用于6U標準機箱。
[0009]本實用新型的有益效果是，F(xiàn)PGA邏輯器件作為高速CPU與低速外設之間數(shù)據(jù)傳送的橋梁，起到了智能前端的作用，負責接收、轉(zhuǎn)換、解釋并執(zhí)行CPU發(fā)送的命令，將外設的狀態(tài)或請求處理后傳送給CPU，分擔了原本需要由CPU完成的大部分工作。通過FPGA邏輯器件，高速CPU不與低速外設之間直接通信，僅需批量讀取經(jīng)FPGA處理后的數(shù)據(jù)，減少了 CPU中斷次數(shù)，降低了 CPU的總線占有率，提高了 CPU效率，實現(xiàn)了高速CPU與低速外設高效并行工作的功能，解放CPU去完成諸如大數(shù)據(jù)處理、大數(shù)據(jù)網(wǎng)絡傳送、高清顯示等工作，滿足工控領域的一些特殊應用要求。
【附圖說明】
[0010]圖1為本實用新型的一種基于IntelCore 2處理器的具有多種智能接口的6UCPU主板的原理框圖。
[0011]圖2為本實用新型的一種基于IntelCore 2處理器的具有多種智能接口的6UCPU主板FPGA邏輯器件功能的一個實施例示意圖。
[0012]圖3為本實用新型的一種基于IntelCore 2處理器的具有多種智能接口的6UCPU主板機械尺寸示意圖。
【具體實施方式】
[0013]下面結(jié)合附圖，對實用新型的【具體實施方式】作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。
[0014]圖1示出了本實用新型的一種基于Intel Core 2處理器的具有多種智能接口的6U CPU主板的原理框圖，如圖1所示:
[0015]所述6U CPU主板主體電路芯片采用Intel Core 2處理器01與Intel GS45芯片組02連接，Intel GS45芯片組02與ICH9 10接口芯片03連接。其中Intel Core 2處理器01與Intel GS45芯片02通過FSB 1066MHz前端總線連接，Intel GS45芯片組02與ICH9 10接口芯片03通過DMI總線連接。這些主體電路芯片具有豐富的外圍接口控制器，配合相應的接口控制電路就可以擴展常用的PC接口和功能。
[0016]所述6U CPU主板通過Intel GS45芯片組02的內(nèi)存總線連接內(nèi)存芯片08和09，提供2GB的大容量內(nèi)存。
[0017]所述6U CPU主板通過Intel GS45芯片組02的VGA顯示接口信號直接擴展VGA顯示接口，LVDS顯示接口信號經(jīng)LVDS驅(qū)動芯片驅(qū)動后擴展LVDS顯示信號接口。
[0018]所述6U CPU主板采用ICH9 10接口芯片03的LPC總線與SCH3114 Super 10芯片07連接，擴展LPT打印機接口和PS/2鍵盤鼠標接口。通過ICH9 10接口芯片03的USB接口直接擴展USB接口，通過SATA接口信號直接擴展SDC存儲器24。
[0019]所述6U CPU主板的ICH9 10接口芯片03的與兩片以太網(wǎng)控制器Intel 82574 12和13連接，以太網(wǎng)控制器與網(wǎng)絡變壓器14和15連接擴展以太網(wǎng)接口。
[0020]所述6U CPU主板的ICH9 10接口芯片03的PCI總線接口經(jīng)PCI to ISA橋芯片05連接轉(zhuǎn)換為ISA總線信號，經(jīng)ISA總線信號驅(qū)動器驅(qū)動后提供ISA總線信號做板級系統(tǒng)擴展。
[0021]所述6U CPU主板的ICH9 10接口芯片03的PCI總線接口與PCI to Local Bus總線橋芯片04連接轉(zhuǎn)換為Local Bus總線信號，與FPGA邏輯器件06通信。
[0022]FPGA邏輯器件06與異步串口控制器16、異步串口控制器16與隔離接口芯片20連接，擴展智能異步串口。
[0023]FPGA邏輯器件06與同步串口控制器17、同步串口控制器17與隔離接口芯片21連接，擴展智能同步串口。
[0024]FPGA邏輯器件06與il485差分I/O輸出接口控制器18連接，?1485差分I/O輸出接口控制器18連接與隔離接口芯片22連接，擴展il485差分I/O輸出接口。
[0025]FPGA邏輯器件06與CAN