專利名稱：復位控制電路及其實現方法
技術領域：
本發(fā)明涉及復位控制技術領域，特別涉及一種主控板對插框內業(yè)務板進行復位控制的電路及其實現方法。
眾所周知，在系統(tǒng)的硬件設計中，由于主控板與插框中所有的業(yè)務板均有聯系，主控板的背板插針信號資源是最寶貴的。通常情況下，主控板采用星形方式對本插框內的業(yè)務板進行復位控制，框中有多少業(yè)務板，主控板對應的背板插針信號就被占用多少，也就是說，主控板的背板插針中因復位控制所占用的信號針與業(yè)務板是一對一的，這樣大大浪費了主控板的背板插針信號資源。
目前，也有很多設備采用統(tǒng)一控制復位的方式，但都是由系統(tǒng)的軟件來控制的，由軟件發(fā)消息給相應的業(yè)務板進行復位操作，這種方法在正常工作情況下是沒有問題的，但當某塊業(yè)務板由于故障引起通信錯誤，或因該業(yè)務板主控系統(tǒng)程序異常而引起通信中斷時，此時，該業(yè)務板與主控板之間的通信已經處于異常，再想通過軟件復位是不可能的，因為該業(yè)務板工作狀態(tài)已經出錯，很可能接收不到軟件的命令，而無法正常復位，導致該業(yè)務板只能通過人工復位才能重新工作，既耽誤時間，又會影響到設備的通信質量。
有鑒于此，本發(fā)明的主要目的在于提供一種復位控制電路，使主控板可以通過一背板總線隨時控制指定的業(yè)務板復位，同時節(jié)省了主控板的背板插針信號資源。
本發(fā)明的另一目的在于提供一種通過背板總線實現主控板對機框內業(yè)務板復位控制的方法，使其實現起來更簡便、可靠。
本發(fā)明的上述目的是通過以下技術方案實現的一種用于主控板對機框內業(yè)務板進行復位控制的復位控制電路，包括命令發(fā)送電路、背板總線、命令接收電路以及狗電路；其中，命令發(fā)送電路設置于主控板上，與主控板上的主控CPU相連，接收主控CPU的復位命令，并與背板總線相連，用于發(fā)送復位命令給對應業(yè)務板；命令接收電路和狗電路設置于每個業(yè)務板上，命令接收電路與背板總線相連，從背板總線上接收由主控板發(fā)來的復位命令，控制連接于其后的狗電路對本板進行復位操作。
所述的命令發(fā)送電路至少包括CPU接口電路、校驗發(fā)生電路和并/串轉換電路；CPU接口電路接收主控CPU發(fā)送過來的復位命令，提供給連接于其后的校驗發(fā)生電路進行數據校驗，經過校驗的數據通過并/串轉換電路轉換為串行數據發(fā)送到背板總線上。所述的命令發(fā)送電路還可進一步包括一同步與時鐘電路，分別與校驗發(fā)生電路和并/串轉換電路相連，用于提供時鐘或保持同步。
所述的命令接收電路至少包括串/并轉換電路、命令處理電路；串/并轉換電路接收與復位總線相連，接收復位總線上的復位命令，將所接收的串行數據轉換為并行數據，送至命令處理電路對復位命令進行處理。所述的命令接收電路還可進一步包括一同步與時鐘電路，用于提供時鐘或保持同步；一采樣判決電路，用于以本地時鐘采樣數據。
所述的命令處理電路至少包括地址比較電路、校驗檢測電路和命令解釋電路，用于對所接收的復位命令進行比較、校驗和解釋處理，自命令解釋電路輸出的信號送入連接于其后的狗電路。
所述的背板總線由一根或一根以上信號線組成。
本發(fā)明一種應用上述復位控制電路實現主控板對機框內業(yè)務板進行復位的方法，至少包括以下步驟a.命令發(fā)送電路接收主控板CPU發(fā)送的命令，進行校驗以及并/串轉換后，將該命令數據送至背板總線上；b.命令接收電路接收背板總線上的命令，經過串/并轉換后，送至命令處理電路進行處理；c.在命令處理電路中，首先判斷該命令是否為本業(yè)務板，如果不是，則丟棄，如果是，則判斷接收到的命令是否有效；若命令無效，則丟棄，若命令有效，則由命令解釋電路解析出該具體命令；d.如果解析出的是復位命令，則命令接收電路輸出信號給其后的狗電路，控制本業(yè)務板的復位操作；否則，不作操作或執(zhí)行命令解釋電路解析出的相應命令。
由上述方案可以看出，本發(fā)明的關鍵就在于完全采用硬件方式實現復位控制，不涉及任何軟件，所有復位命令的發(fā)送、接收與執(zhí)行都由最底層的硬件電路完成，命令的傳遞是通過背板總線形式實現。而且，在硬件的電路設計中，每個業(yè)務板中接收命令的接收電路和執(zhí)行命令處理的狗電路是與該業(yè)務板的主控系統(tǒng)分離的，即使該業(yè)務板內部的主控程序死掉，也同樣可以通過硬件方式復位該板，使其恢復正常工作。
由此可見，本發(fā)明所提供的一種背板總線復位控制電路及其實現方法，是采用背板總線方式令主控板針對框中的所有業(yè)務板進行復位控制，從而大大緩解了主控板背板插針信號資源的緊張程度。同時，該復位控制方法完全是由底層硬件實現的，而且，在硬件傳遞的命令中帶有業(yè)務板的地址信息，使其不受接收軟件命令的限制，且可以隨時、定向的復位指定的業(yè)務板，控制起來更加方便、靈活。
下面配合附圖對本發(fā)明的詳細技術內容作進一步的說明如下

圖1為背板總線復位控制電路的結構示意圖；圖2為本發(fā)明命令發(fā)送電路的結構示意圖；圖3為本發(fā)明命令接收電路的結構示意圖；圖4為本發(fā)明一實施例中復位命令發(fā)送電路的結構示意圖；圖5為本發(fā)明一實施例中復位命令接收電路的結構示意圖。
參見圖1所示，本發(fā)明的背板總線復位控制電路至少包括命令發(fā)送電路10、命令接收電路20、狗電路30和背板總線40。其中，命令發(fā)送電路10設置于主控板上，由主控CPU直接控制向對應業(yè)務板發(fā)送復位命令；在每個業(yè)務板上設置有命令接收電路20，用于接收主控板通過背板總線40發(fā)送給自己的復位命令，然后控制狗電路30對本板進行復位控制。命令發(fā)送和接收電路可以采用可編程邏輯電路(PLD)的邏輯器件設計，所發(fā)送的命令至少包含地址字段、命令字段和校驗位等內容，命令可采用多次重發(fā)取樣的方法發(fā)送，以提高可靠性。
命令發(fā)送電路10設置于主控板中，其基本結構如圖2所示，至少包括CPU接口電路11、校驗發(fā)生電路12和并/串轉換電路13。其中，CPU接口電路11接收CPU發(fā)送過來的命令后，轉給校驗發(fā)生電路12對數據信號進行校驗，然后再經過并/串轉換電路13發(fā)送到背板總線40上。該電路中還包括一同步與時鐘電路14，用于提供時鐘或保持同步。
命令接收電路20位于業(yè)務板中，其基本結構如圖3所示，至少包括串/并轉換電路21和命令處理電路22。串/并轉換電路21首先接收復位總線40傳送過來的命令，進行串/并轉換后送至命令處理電路22進行處理，然后再由命令接收電路20控制業(yè)務板中的狗電路30進行相應的復位處理。如果復位總線工作于異步時鐘模式，則在串/并轉換前還需要增加一采樣判決電路23，利用本地時鐘采樣數據。該電路中還包括一同步與時鐘電路24，用于提供時鐘或保持同步。
所述的命令處理電路22包括地址比較電路221、校驗檢測電路222及命令解釋電路223三部分。地址比較電路221是根據命令中的地址信息來判斷是否是對本板進行的復位控制，如果是，則進行校驗；如果不是則丟棄。校驗檢測電路222是用來判斷接收到的命令是否有效，如果校驗正確表示命令有效，則交給命令解釋電路223處理；如果校驗錯誤說明接收的命令無效，直接丟棄。命令解釋電路223對命令進行解釋，如果接收到的是復位命令，則輸出低電平脈沖使板內的狗電路30動作復位本板；如果不是復位命令，且此時無擴展命令定義，則不做出任何動作；若此時定義了擴展命令時，則執(zhí)行由命令解釋電路223譯出的相應的命令動作。
復位總線40的時鐘模式可以使用同步方式，也可以使用異步方式，信號的定義由時鐘模式決定。當復位總線采用同步方式時，背板定義了時鐘信號，時鐘由主控板提供，所有的業(yè)務板的接收電路使用主控板提供的時鐘；當復位總線采用異步方式時，由于背板沒有定義時鐘信號，則業(yè)務板的命令接收電路中需要增加采用類似異步串口的檢測電路對數據進行采樣判別，相應的命令格式定義中也需增加起始位和可選的停止位標志。
所發(fā)送命令的格式及命令長度可以靈活定義，校驗的形式也可以任意選擇，但必需包括業(yè)務板地址字段、命令字段和校驗位三部分。如果采用異步時鐘模式，則還必需增加起始位標志，而是否增加停止位可選。命令的具體格式如表一所示，命令字段中未定義的部分可以擴展使用。通過對命令字段的擴展部分進行定義，本總線可以擴展為執(zhí)行其它類似的命令，比如指示某塊業(yè)務板的睡眠命令、喚醒命令等等。
表一命令格式
綜上所述，背板總線控制電路的設計主要涉及以下三個部分的內容1)背板總線的設計。該總線可以由1根、2根、3根、4根或更多信號線組成，主要根據復位信號發(fā)送接收電路的設計復雜度及背板信號資源緊張程度而定；時鐘同步方式也可以根據實際需求確定。
2)復位命令格式定義。至少包括地址字段、命令字段和校驗位，采用異步時鐘模式時，再增加起始位和選用停止位。
3)命令發(fā)送電路和命令接收電路的結構設計。
請參見圖4、圖5所示，以一具體的實施例進一步對本發(fā)明加以說明。該實施例采用2根背板總線的同步復位控制。
所應用的系統(tǒng)環(huán)境為每個機框16個槽位，其中2塊為主控板，14塊業(yè)務板。2塊主控板工作于雙機備份方式，所有業(yè)務板只能接收主用的主控板發(fā)起的復位命令，備用主控板不允許發(fā)送復位命令。
首先，確定背板復位總線的信號定義。由于此實施例為同步時鐘的復位總線，因此2根信號分別定義為數據(DAT)和時鐘(CLK)，主控板為主，業(yè)務板為從。
然后，確定復位命令的格式。由于采用同步時鐘方式，復位命令中起始位和結束位不需要；14個業(yè)務板槽位的地址只需用4Bit即可表示；命令字段定義為3Bit，其中，
B表示復位命令，其余命令碼作為保留；校驗位可以使用簡單的1Bit奇偶校驗。這樣，該2線同步復位總線命令的格式如表二所示表二 2線同步復位總線命令格式
最后，確定命令發(fā)送電路和接收電路的設計。由于2塊主控板工作于雙機備份方式，因此主控板的復位命令發(fā)送電路需要引入主備狀態(tài)信號來控制復位命令的輸出，如圖4所示。命令發(fā)送電路10同時送DAT和CLK兩個信號到背板復位總線40上，命令接收電路20同時收下這兩個信號，其中DAT信號在串/并轉換電路21進行轉換，以及命令處理電路22中進行后期命令處理后，由狗電路30對該業(yè)務板執(zhí)行復位操作；而CLK信號送入同步與時鐘電路24中，用以同步時鐘，如圖5所示。
該背板復位總線控制電路及其實現方法可緩解主控板的背板插針信號資源的緊張程度，其具體實現時可根據發(fā)送和接收電路的設計復雜程度以及背板信號資源緊張程度進行綜合評價，給出恰當的設計。
以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。
權利要求
1.一種復位控制電路，用于主控板對機框內業(yè)務板進行復位控制，其特征在于該電路至少包括命令發(fā)送電路、背板總線、命令接收電路以及狗電路；其中，命令發(fā)送電路設置于主控板上，與主控板上的主控CPU相連，接收主控CPU的復位命令，并與背板總線相連，用于發(fā)送復位命令給對應業(yè)務板；命令接收電路和狗電路設置于每個業(yè)務板上，命令接收電路與背板總線相連，從背板總線上接收由主控板發(fā)來的復位命令，控制連接于其后的狗電路對本板進行復位操作。
2.根據權利要求1所述的復位控制電路，其特征在于所述的背板總線由一根或一根以上信號線組成。
3.根據權利要求1所述的復位控制電路，其特征在于所述的命令發(fā)送電路至少包括CPU接口電路、校驗發(fā)生電路和并/串轉換電路；CPU接口電路接收主控CPU發(fā)送過來的復位命令，提供給連接于其后的校驗發(fā)生電路進行數據校驗，經過校驗的數據通過并/串轉換電路轉換為串行數據發(fā)送到背板總線上。
4.根據權利要求3所述的復位控制電路，其特征在于所述的命令發(fā)送電路進一步包括一同步與時鐘電路，分別與校驗發(fā)生電路和并/串轉換電路相連，用于提供時鐘或保持同步。
5.根據權利要求1所述的復位控制電路，其特征在于所述的命令接收電路至少包括串/并轉換電路、命令處理電路；串/并轉換電路接收與復位總線相連，接收復位總線上的復位命令，將所接收的串行數據轉換為并行數據，送至命令處理電路對復位命令進行處理。
6.根據權利要求5所述的復位控制電路，其特征在于所述的命令接收電路進一步包括一同步與時鐘電路，用于提供時鐘或保持同步。
7.根據權利要求5所述的復位控制電路，其特征在于所述的命令處理電路至少包括地址比較電路、校驗檢測電路和命令解釋電路，用于對所接收的復位命令進行比較、校驗和解釋處理，自命令解釋電路輸出的信號送入連接于其后的狗電路。
8.根據權利要求5或6所述的復位控制電路，其特征在于所述的命令接收電路還可包括一采樣判決電路，用于以本地時鐘采樣數據。
9.根據權利要求1所述的復位控制電路，其特征在于所述背板總線的時鐘模式為同步模式，或為異步模式。
10.一種應用上述復位控制電路實現主控板對機框內業(yè)務板進行復位的方法，其特征在于該方法至少包括以下步驟a.命令發(fā)送電路接收主控板CPU發(fā)送的命令，進行校驗以及并/串轉換后，將該命令數據送至背板總線上；b.命令接收電路接收背板總線上的命令，經過串/并轉換后，送至命令處理電路進行處理；c.在命令處理電路中，首先判斷該命令是否為本業(yè)務板，如果不是，則丟棄，如果是，則判斷接收到的命令是否有效；若命令無效，則丟棄，若命令有效，則由命令解釋電路解析出該具體命令；d.如果解析出的是復位命令，則命令接收電路輸出信號給其后的狗電路，控制本業(yè)務板的復位操作；否則，不作操作或執(zhí)行命令解釋電路解析出的相應命令。
11.根據權利要求10所述的實現方法，其特征在于所述的命令至少由地址字段、命令字段和校驗位構成，該地址字段為需要復位的業(yè)務板地址。
12.根據權利要求11所述的實現方法，其特征在于所述的命令還可進一步包括起始位，或起始位與停止位。
全文摘要
本發(fā)明公開了一種復位控制電路及相應的復位方法，用于主控板對機框內業(yè)務板進行復位控制，該電路至少包括背板總線、命令發(fā)送電路、命令接收電路以及狗電路；命令發(fā)送電路設置于主控板上，與背板總線相連，用于接收主控CPU的復位命令并向復位總線發(fā)送；命令接收電路和狗電路設置于每個業(yè)務板上，且命令接收電路與背板總線相連，接收復位總線傳來的復位命令，并控制狗電路執(zhí)行復位操作。該電路可使主控板簡便可靠地控制指定的業(yè)務板復位，同時節(jié)省了主控板背板插針的信號資源占用。
文檔編號H04Q1/20GK1394085SQ0112963
公開日2003年1月29日 申請日期2001年6月25日 優(yōu)先權日2001年6月25日
發(fā)明者李振亞, 謝壽波, 張明, 項能武 申請人:華為技術有限公司