基于fpga的鋸齒波信號發(fā)生器的制造方法
【專利摘要】一種基于FPGA的鋸齒波信號發(fā)生器,它具有對對電路進行控制的FPGA電路；鋸齒波產(chǎn)生電路，該電路的輸入端接FPGA電路的輸出端；報警電路，該電路的輸入端接FPGA電路的輸出端；通信電路，該電路與FPGA電路相連，該裝置設(shè)計合理、電路簡單、集成度高、外圍元件少、具有三個鋸齒波通道、具有常用物聯(lián)接口、交換數(shù)據(jù)方便，可應(yīng)用于實驗室鋸齒波信號發(fā)生裝置。
【專利說明】
基于FPGA的鋸齒波信號發(fā)生器
技術(shù)領(lǐng)域
[0001]本實用新型屬于直接或經(jīng)頻率變換產(chǎn)生振蕩的設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到基于FPGA的鋸齒波信號發(fā)生器。
【背景技術(shù)】
[0002]現(xiàn)代生產(chǎn)工藝的發(fā)展使FPGA的成本越來越低，且FPGA具有靈活可配置的特點，使用起來非常方便，逐漸取代專用集成電路ASIC，越來越受到設(shè)計者的青睞。
[0003]鋸齒波經(jīng)常見到，例如我們看到的彩色電視機屏幕和示波器上的陰極射線管上的圖像，鋸齒波控制不同色調(diào)和亮度的形成，由此產(chǎn)生了圖像，同時，鋸齒波是合成樂器中長出現(xiàn)的合成主音音色，因此，需要穩(wěn)定可靠的鋸齒波電路，常見的鋸齒波發(fā)生電路是由模擬電子電路實現(xiàn)或由單片機電路實現(xiàn)，也可以由數(shù)字信號處理器實現(xiàn)，這些鋸齒波信號發(fā)生器存在以下不足:
[0004]1.相對于DSP電路來說，裝置體積較大，成本高；
[0005]2.相對模擬電子電路實現(xiàn)來說，電路設(shè)計較復(fù)雜，易受到干擾；
[0006]3.相對于單片機電路來說，波形頻率精度較差。

【發(fā)明內(nèi)容】

[0007]本實用新型所要解決的技術(shù)問題在于克服上述鋸齒波信號發(fā)生器的不足，提供一種設(shè)計合理、電路簡單、可靠性高、外圍元件少、具有三個鋸齒波通道、具有常用物聯(lián)接口、交換數(shù)據(jù)方便的基于FPGA的鋸齒波信號發(fā)生器。
[0008]解決上述技術(shù)問題采用的技術(shù)方案是:它具有:對電路進行控制的FPGA電路;鋸齒波產(chǎn)生電路，該電路的輸入端接FPGA電路的輸出端;報警電路，該電路的輸入端接FPGA電路的輸出端;通信電路，該電路與FPGA電路相連。
[0009]本實用新型的鋸齒波產(chǎn)生電路為:集成電路U2的I腳?16腳依次接集成電路Ul的36腳?31腳、28腳、26腳、25腳、120腳、12腳?10腳、7腳?5腳，集成電路U2的22腳通過電阻R5接滑動變阻器RPl的可調(diào)端、21腳通過電阻R6接連接器J2的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，集成電路U4的I腳?16腳依次接集成電路Ul的2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳，集成電路U4的22腳通過電阻Rl I接滑動變阻器RP2的可調(diào)端、21腳通過電阻Rl 2接連接器J3的I腳、23腳接15V電源的正極、19腳接15V電源的負極、20腳接5V電源，集成電路U5的I腳?16腳依次接集成電路Ul的122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳，集成電路U5的22腳通過電阻R15接滑動變阻器RP3的可調(diào)端、21腳通過電阻R16接連接器J5的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，滑動變阻器RPl的固定端通過電阻R4接15V電源、滑動變阻器RP2的固定端通過電阻R9接15V電源、滑動變阻器RP3的固定端通過電阻Rl 4接15V電源，連接器J2的2腳接地、連接器J3的2腳接地、連接器J5的2腳接地;集成電路U2、集成電路U4、集成電路U5的型號為DAC71CXD。
[0010]本實用新型的FPGA電路為:集成電路Ul的48腳、49腳、52腳、53腳接通信電路，集成電路Ul的73腳?75腳接報警電路，集成電路Ul的95腳、90腳、88腳、89腳、22腳?24腳、13腳、21腳、20腳、14腳、87腳、86腳依次接連接器JI的14腳?2腳，集成電路UI的36腳?31腳、28腳、26腳、25腳、120腳、12腳?1腳、7腳?5腳、2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳、122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳接鋸齒波產(chǎn)生電路，集成電路Ul的8腳、29腳、115腳、137腳、81腳、102腳、44腳、66腳接3V電源，集成電路Ul的135腳、126腳、46腳、55腳、64腳、11腳接1.5V電源，集成電路Ul的94腳和15腳接Al.5V電源，集成電路Ul的116腳、118腳、127腳、136腳、138腳、65腳、63腳、54腳、45腳、43腳、30腳、9腳、1I腳、80腳、18腳、19腳、91腳接地，連接器Jl的I腳接地，晶振Yl的I腳接3V電源、3腳接地;集成電路Ul的型號為EP1C6T144C7，晶振Yl的型號為JHY50M。
[0011]由于本實用新型采用集成電路Ul作為FPGA芯片，通信電路產(chǎn)生信號輸入到FPGA電路，由集成電路Ul產(chǎn)生串口控制邏輯，將接收到的數(shù)據(jù)進行處理，集成電路Ul內(nèi)部產(chǎn)生了接收數(shù)據(jù)的提示控制邏輯，處理后的脈沖信號輸入到報警電路;集成電路Ul產(chǎn)生了數(shù)模轉(zhuǎn)換的控制邏輯，處理后的數(shù)據(jù)傳送到鋸齒波產(chǎn)生電路，該裝置設(shè)計合理、電路簡單、集成度高、外圍元件少、具有三個鋸齒波通道、具有常用物聯(lián)接口、交換數(shù)據(jù)方便，可應(yīng)用于實驗室鋸齒波信號發(fā)生裝置。
【附圖說明】
[0012]圖1是本實用新型電氣原理方框圖。
[0013]圖2是圖1中FPGA電路和報警電路的電子線路原理圖。
[0014]圖3是圖1中鋸齒波產(chǎn)生電路和通信電路的電子線路原理圖。
【具體實施方式】
[0015]下面結(jié)合附圖和實施例對本實用新型做進一步詳細說明，但本實用新型不限于這些實施例。
[0016]實施例1
[0017]在圖1中，本實用新型基于FPGA的鋸齒波信號發(fā)生器由FPGA電路、報警電路、鋸齒波產(chǎn)生電路、通信電路連接構(gòu)成，F(xiàn)PGA電路的輸出端接鋸齒波產(chǎn)生電路的輸入端，F(xiàn)PGA電路的輸出端接報警電路的輸入端，F(xiàn)PGA電路與通信電路相連。
[0018]在圖2中，本實施例的FPGA電路由集成電路Ul、晶振Yl、連接器Jl連接構(gòu)成，集成電路Ul的型號為EP1C6T144C7，晶振Yl的型號為JHY50M。集成電路Ul的48腳、49腳、52腳、53腳接通信電路，集成電路Ul的73腳?75腳接報警電路，集成電路Ul的95腳、90腳、88腳、89腳、22腳?24腳、13腳、21腳、20腳、14腳、87腳、86腳依次接連接器Jl的14腳?2腳，集成電路Ul的36腳?31腳、28腳、26腳、25腳、120腳、12腳?10腳、7腳?5腳、2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳、122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳接鋸齒波產(chǎn)生電路，集成電路Ul的8腳、29腳、115腳、137腳、81腳、102腳、44腳、66腳接3V電源，集成電路Ul的135腳、126腳、46腳、55腳、64腳、11腳接1.5V電源，集成電路Ul的94腳和15腳接Al.5V電源，集成電路Ul的116腳、118腳、127腳、136腳、138腳、65腳、63腳、54腳、45腳、43腳、30腳、9腳、1I腳、80腳、18腳、19腳、91腳接地，連接器Jl的I腳接地，晶振Yl的I腳接3V電源、3腳接地。
[0019]在圖2中，本實施例的報警電路由二極管Dl?二極管D3、電阻Rl?電阻R3連接構(gòu)成，二極管DI的正極通過電阻Rl接集成電路UI的73腳、負極接地，二極管D2的正極通過電阻R2接集成電路Ul的74腳、正極接地，二極管D3的正極通過電阻R3接集成電路Ul的75腳、負極接地。
[0020]在圖3中，本實施例的通信電路由集成電路U3、集成電路U6、電阻R7、電阻R8、電阻R10、電阻R13、電容Cl?電容C7、晶振Y2連接器J4、連接器USBI連接構(gòu)成，集成電路U3的型號為FT232BM、集成電路U6的型號為MAX232。集成電路U3的8腳通過電阻R7接連接器USBl的2腳、7腳通過電阻R8接連接器USBl的3腳并通過電阻RlO接集成電路U3的5腳、28腳接晶振Y2的一端并接電容Cl的一端、27腳接晶振Y2的另一端并接電容C2的一端、6腳接電容C3的一端、24腳接集成電路Ul的48腳、25腳接集成電路Ul的49腳、30腳通過電阻R13接5V電源，集成電路U3的13腳接3V電源、4腳和26腳以及3腳接5V電源，集成電路U3的17腳、9腳、29腳、31腳、14腳接地，集成電路U6的13腳接連接器J4的2腳、14腳接連接器J4的I腳、6腳接電容C4的一端、2腳接電容C6的一端、12腳接集成電路Ul的52腳、11腳接集成電路Ul的53腳、5腳接電容C5的一端、4腳接電容C5的另一端、3腳接電容C7的一端、I腳接電容C7的另一端，集成電路U6的16腳接5V電源、15腳接地，電容Cl的另一端接電容C2的另一端，電容C3的另一端接地，電容C4的另一端接地，電容C6的另一端接5V電源，連接器J4的3腳接地，連接器USBI的I腳接5V電源、6腳和5腳以及4腳接地。
[0021]在圖3中，本實施例的鋸齒波產(chǎn)生電路由集成電路U2、集成電路U4、集成電路U5、電阻R4?電阻R5、電阻R9、電阻R11、電阻R12、電阻R14?電阻R15、滑動變阻器RPl?滑動變阻器RP3、連接器J2、連接器J3、連接器J5連接構(gòu)成，集成電路U2、集成電路U4、集成電路U5的型號為DAC7ICXD。集成電路U 2的I腳?16腳依次接集成電路Ul的36腳?31腳、28腳、26腳、25腳、120腳、12腳?1腳、7腳?5腳，集成電路U2的22腳通過電阻R5接滑動變阻器RPI的可調(diào)端、21腳通過電阻R6接連接器J2的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，集成電路U4的I腳?16腳依次接集成電路Ul的2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳，集成電路U4的22腳通過電阻Rll接滑動變阻器RP2的可調(diào)端、21腳通過電阻Rl 2接連接器J3的I腳、23腳接15V電源的正極、19腳接15V電源的負極、20腳接5V電源，集成電路U5的I腳?16腳依次接集成電路Ul的122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳，集成電路U5的22腳通過電阻R15接滑動變阻器RP3的可調(diào)端、21腳通過電阻Rl 6接連接器J5的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，滑動變阻器RPI的固定端通過電阻R4接15V電源、滑動變阻器RP2的固定端通過電阻R9接15V電源、滑動變阻器RP3的固定端通過電阻R14接15V電源，連接器J2的2腳接地、連接器J3的2腳接地、連接器J5的2腳接地。
[0022]本實用新型的工作原理如下:
[0023 ]系統(tǒng)上電，集成電路UI開始初始化，當(dāng)有信號從連接器USBI的2腳、3腳輸出，經(jīng)過電阻R7、電阻R8，輸入到集成電路U3的7腳、8腳，從集成電路U3的24腳輸出，輸入到集成電路Ul的48腳。由于集成電路Ul內(nèi)部產(chǎn)生了串口的控制邏輯，集成電路Ul開始接收串口的數(shù)據(jù)，并將數(shù)據(jù)進行處理，與此同時，集成電路Ul內(nèi)部產(chǎn)生了接收數(shù)據(jù)的提示控制邏輯，脈沖信號從集成電路Ul的73腳?75腳輸出，經(jīng)過電阻Rl?電阻R3，輸入到二極管Dl?二極管D3;集成電路Ul產(chǎn)生了數(shù)模轉(zhuǎn)換的控制邏輯。處理后的數(shù)據(jù)從集成電路Ul的5腳?7腳、10腳、12腳、120腳、25腳、26腳、28腳、31腳?36腳輸出，輸入到集成電路U2的I腳?16腳，從集成電路U2的21腳輸出，經(jīng)過電阻R6，輸入到連接器J2 ；從集成電路Ul的I腳、2腳、144腳、119腳、141腳?143腳、139腳、140腳、128腳?134腳輸出，輸入到集成電路U4的I腳?16腳，從集成電路U4的21腳輸出，經(jīng)過電阻Rl 2，輸入到連接器J3 ；從集成電路UI的122腳、76腳、110腳?114腳、104腳?108腳、78腳、77腳、103腳、100腳輸出，輸入到集成電路U5的I腳?16腳，從集成電路U5的21腳輸出，經(jīng)過電阻Rl6，輸入到連接器J5 ο當(dāng)信號從連接器J4輸入時，工作原理類似。
【主權(quán)項】
1.一種基于FPGA的鋸齒波信號發(fā)生器，其特征在于它具有: 對電路進行控制的FPGA電路； 鋸齒波產(chǎn)生電路，該電路的輸入端接FPGA電路的輸出端； 報警電路，該電路的輸入端接FPGA電路的輸出端； 通信電路，該電路與FPGA電路相連。2.根據(jù)權(quán)利要求1所述的基于FPGA的鋸齒波信號發(fā)生器，其特征在于所述的鋸齒波產(chǎn)生電路為:集成電路U2的I腳?16腳依次接集成電路UI的36腳?31腳、28腳、26腳、25腳、120腳、12腳?1腳、7腳?5腳，集成電路U2的22腳通過電阻R5接滑動變阻器RPl的可調(diào)端、21腳通過電阻R6接連接器J2的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，集成電路U4的I腳?16腳依次接集成電路UI的2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳，集成電路U4的22腳通過電阻Rll接滑動變阻器RP2的可調(diào)端、21腳通過電阻Rl2接連接器J3的I腳、23腳接15V電源的正極、19腳接15V電源的負極、20腳接5V電源，集成電路U5的I腳?16腳依次接集成電路Ul的122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳，集成電路U5的22腳通過電阻R15接滑動變阻器RP3的可調(diào)端、21腳通過電阻Rl 6接連接器J5的I腳、23腳接15V電源的正極、18腳接5V電源、19腳接15V電源的負極、20腳接地，滑動變阻器RPI的固定端通過電阻R4接15V電源、滑動變阻器RP2的固定端通過電阻R9接15V電源、滑動變阻器RP3的固定端通過電阻R14接15V電源，連接器J2的2腳接地、連接器J3的2腳接地、連接器J5的2腳接地;集成電路U 2、集成電路U4、集成電路U5的型號為DAC71CXD。3.根據(jù)權(quán)利要求1所述的基于FPGA的鋸齒波信號發(fā)生器，其特征在于所述的FPGA電路為:集成電路Ul的48腳、49腳、52腳、53腳接通信電路，集成電路Ul的73腳?75腳接報警電路，集成電路Ul的95腳、90腳、88腳、89腳、22腳?24腳、13腳、21腳、20腳、14腳、87腳、86腳依次接連接器JI的14腳?2腳，集成電路UI的36腳?31腳、28腳、26腳、25腳、120腳、12腳?1腳、7腳?5腳、2腳、I腳、144腳、119腳、143腳?141腳、140腳、139腳、134腳?128腳、122腳、76腳、114腳?110腳、108腳?104腳、78腳、77腳、103腳、100腳接鋸齒波產(chǎn)生電路，集成電路Ul的8腳、29腳、115腳、137腳、81腳、102腳、44腳、66腳接3V電源，集成電路Ul的135腳、126腳、46腳、55腳、64腳、11腳接1.5V電源，集成電路Ul的94腳和15腳接Al.5V電源，集成電路Ul的 116腳、118腳、127腳、136腳、138腳、65腳、63腳、54腳、45腳、43腳、30腳、9腳、101腳、80腳、18腳、19腳、91腳接地，連接器Jl的I腳接地，晶振Yl的I腳接3V電源、3腳接地;集成電路Ul的型號為EP1C6T144C7，晶振Yl的型號為JHY50M。
【文檔編號】H03K4/08GK205596083SQ201620302040
【公開日】2016年9月21日
【申請日】2016年4月12日
【發(fā)明人】黨學(xué)立, 趙鵬, 劉美云
【申請人】榆林學(xué)院