基于fpga的三角波信號(hào)發(fā)生器的制造方法
【專利摘要】一種基于FPGA的三角波信號(hào)發(fā)生器,它具有對(duì)電路進(jìn)行控制的FPGA電路；三角波產(chǎn)生電路，該電路的輸入端接FPGA電路的輸出端；通信電路，該電路與FPGA電路相連，該裝置設(shè)計(jì)合理、電路簡單、集成度高、外圍元件少、能產(chǎn)生穩(wěn)定信號(hào)，可應(yīng)用于實(shí)驗(yàn)室三角波信號(hào)發(fā)生裝置。
【專利說明】
基于FPGA的三角波信號(hào)發(fā)生器
技術(shù)領(lǐng)域
[0001]本實(shí)用新型屬于直接或經(jīng)頻率變換產(chǎn)生振蕩的設(shè)備或裝置技術(shù)領(lǐng)域，具體涉及到基于FPGA的三角波信號(hào)發(fā)生器。
【背景技術(shù)】
[0002]現(xiàn)代生產(chǎn)工藝的發(fā)展使FPGA的成本越來越低，且FPGA具有靈活可配置的特點(diǎn)，使用起來非常方便，逐漸取代專用集成電路ASIC，越來越受到設(shè)計(jì)者的青睞。
[0003]在學(xué)生的實(shí)踐中，經(jīng)常會(huì)需要三角波信號(hào)，高精度、寬頻率、高穩(wěn)定性的三角波發(fā)生器對(duì)于所屬整體系統(tǒng)性能的改善和提高起著至關(guān)重要的作用。三角波能用于抗沖擊設(shè)計(jì)，雷達(dá)測(cè)距上，以及其它電子設(shè)備中。然而對(duì)于三角波信號(hào)產(chǎn)生電路，大多是由專用集成芯片或單片機(jī)產(chǎn)生的。這種三角波存在以下不足:
[0004]1.功能單一；
[0005]2.精度不理想，誤差較大；
[0006]3.穩(wěn)定性較差，信號(hào)易受到干擾；
[0007]4.調(diào)試不方便；

【發(fā)明內(nèi)容】

[0008]本實(shí)用新型所要解決的技術(shù)問題在于克服上述三角波信號(hào)發(fā)生器的不足，提供一種設(shè)計(jì)合理、電路簡單、集成度高、外圍元件少、產(chǎn)生穩(wěn)定信號(hào)的基于FPGA的三角波信號(hào)發(fā)生器。
[0009]解決上述技術(shù)問題采用的技術(shù)方案是:它具有:對(duì)電路進(jìn)行控制的FPGA電路;三角波產(chǎn)生電路，該電路的輸入端接FPGA電路的輸出端;通信電路，該電路與FPGA電路相連。
[0010]本實(shí)用新型的三角波產(chǎn)生電路為:集成電路U9的6腳接電阻Rl的一端并接連接器J9的2腳、7腳接電路Rl的另一端并接連接器J9的I腳、8腳接5V電源、5腳接地，集成電路U9的4腳?I腳依次接集成電路Ul的108腳、113腳、116腳、117腳，集成電路U8的16腳接連接器J8的3腳、17腳接連接器J8的2腳、7腳接電容CI的一端、3腳接電容C3的一端、15腳接集成電路Ul的156腳、13腳接集成電路Ul的158腳、6腳接電容C2的一端、5腳接電容C2的另一端、4腳接電容C4的一端、2腳接電容C4的另一端、20腳和19腳接3V電源、18腳和I腳以及14腳接地，電容Cl和電容C3的另一端接地，連接器J8的I腳接地;集成電路U8的型號(hào)為SP3223、集成電路U9的型號(hào)為MAX485。
[0011]本實(shí)用新型的FPGA電路為:集成電路Ul的108腳、113腳、116腳、117腳、156腳、158腳接通信電路，集成電路Ul的139腳接晶振Yl的4腳，集成電路Ul的155腳、149腳、147腳、148腳、34腳、35腳、36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器Jl的14腳?2腳，集成電路Ul的218腳?216腳、213腳、208腳、207腳、204腳?202腳、195腳?193腳、197腳、196腳、188腳、185腳?183腳接三角波產(chǎn)生電路，集成電路Ul的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路Ul的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳22腳、51腳、9腳接3V電源，集成電路Ul的154腳、27腳接Al.5V電源，集成電路Ul的91腳、89腳、71腳、52腳、10腳、109腳、40腳、230腳、192腳、69腳、111腳、129腳、212腳、142腳、171腳、232腳、210腳、190腳、151腳、150腳、31腳、30腳接地，連接器JI的I腳接地;集成電路Ul的型號(hào)為EP1C6Q240C6，晶振Yl的型號(hào)為JHY50M。
[0012]由于本實(shí)用新型采用集成電路Ul作為FPGA芯片，通信電路產(chǎn)生信號(hào)輸入到FPGA電路，由集成電路Ul產(chǎn)生串口控制邏輯，將接收到的數(shù)據(jù)進(jìn)行處理，集成電路Ul產(chǎn)生了數(shù)模轉(zhuǎn)換的控制邏輯，處理后的數(shù)據(jù)傳送到三角波產(chǎn)生電路，該裝置設(shè)計(jì)合理、電路簡單、集成度高、外圍元件少、能產(chǎn)生穩(wěn)定信號(hào)，可應(yīng)用于實(shí)驗(yàn)室三角波信號(hào)發(fā)生裝置。
【附圖說明】
[0013]圖1是本實(shí)用新型電氣原理方框圖。
[0014]圖2是圖1中FPGA電路的電子線路原理圖。
[0015]圖3是圖1中三角波產(chǎn)生電路和通信電路的電子線路原理圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)說明，但本實(shí)用新型不限于這些實(shí)施例。
[0017]實(shí)施例1
[0018]在圖1中，本實(shí)用新型基于FPGA的三角波信號(hào)發(fā)生器由FPGA電路、三角波產(chǎn)生電路、通信電路連接構(gòu)成，F(xiàn)PGA電路的輸出端接三角波產(chǎn)生電路的輸入端，F(xiàn)PGA電路與通信電路相連。
[0019]在圖2中，本實(shí)施例的FPGA電路由集成電路Ul、晶振Yl、連接器Jl連接構(gòu)成，集成電路Ul的型號(hào)為EP1C6Q240C6，晶振Yl的型號(hào)為JHY50M。集成電路Ul的108腳、113腳、116腳、117腳、156腳、158腳接通信電路，集成電路Ul的139腳接晶振Yl的4腳，集成電路Ul的155腳、149腳、147腳、148腳、34腳、35腳、36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器Jl的14腳?2腳，集成電路Ul的218腳?216腳、213腳、208腳、207腳、204腳?202腳、195腳?193腳、197腳、196腳、188腳、185腳?183腳接三角波產(chǎn)生電路，集成電路Ul的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路Ul的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳22腳、51腳、9腳接3V電源，集成電路Ul的154腳、27腳接Al.5V電源，集成電路Ul的91腳、89腳、71腳、52腳、1腳、109腳、40腳、230腳、192腳、69腳、111腳、129腳、212腳、142腳、171腳、232腳、210腳、190腳、151腳、150腳、31腳、30腳接地，連接器JI的I腳接地。
[0020]在圖3中，本實(shí)施例的三角波產(chǎn)生電路由集成電路U2?集成電路U7、連接器J2?連接器J7連接構(gòu)成，集成電路Ul?集成電路U7的型號(hào)為DAC7311。集成電路U2的3腳?I腳依次接集成電路Ul的218腳?216腳、6腳接連接器J2的I腳、4腳接5V電源、5腳接地，集成電路U3的3腳?I腳依次接集成電路Ul的213腳、208腳、207腳，集成電路U3的5腳接連接器J3的I腳、4腳接5V電源、5腳接地，集成電路U4的3腳?I腳依次接集成電路Ul的204腳?202腳、6腳接連接器J4的I腳、4腳接5V電源、5腳接地，集成電路U5的3腳?I腳依次接集成電路UI的19 5腳?193腳、6腳接連接器J5的I腳、4腳接5V電源、5腳接地，集成電路U6的3腳?I腳依次接集成電路Ul的197腳、196腳、188腳，集成電路U6的6腳接連接器J6的I腳、4腳接5V電源、5腳接地，集成電路U7的3腳?I腳依次接集成電路Ul的185腳?183腳、6腳接連接器J7的I腳、4腳接5V電源、5腳接地，連接器J2?連接器J7的2腳接地。
[0021]在圖3中，本實(shí)施例的通信電路由集成電路U8、集成電路U9、電阻R1、電容Cl?電容C4、連接器J8、連接器J9聯(lián)接構(gòu)成，集成電路U8的型號(hào)為SP3223、集成電路U9的型號(hào)為MAX485。集成電路U9的6腳接電阻Rl的一端并接連接器J9的2腳、7腳接電路Rl的另一端并接連接器J9的I腳、8腳接5V電源、5腳接地，集成電路U9的4腳?I腳依次接集成電路Ul的108腳、113腳、116腳、117腳，集成電路U8的16腳接連接器J8的3腳、17腳接連接器J8的2腳、7腳接電容Cl的一端、3腳接電容C3的一端、15腳接集成電路Ul的156腳、13腳接集成電路Ul的158腳、6腳接電容C2的一端、5腳接電容C2的另一端、4腳接電容C4的一端、2腳接電容C4的另一端、20腳和19腳接3V電源、18腳和I腳以及14腳接地，電容Cl和電容C3的另一端接地，連接器J8的I腳接地。
[0022]本實(shí)用新型的工作原理如下:
[0023]系統(tǒng)上電，集成電路Ul開始初始化，然后系統(tǒng)進(jìn)入正常工作狀態(tài)。當(dāng)有信號(hào)從連接器J9的I腳、2腳輸出，輸入到集成電路U9的6腳、7腳，從集成電路U9的I腳輸出，輸入到集成電路Ul的117腳，由于集成電路Ul內(nèi)部產(chǎn)生了串口的控制邏輯，集成電路Ul開始接收串口的數(shù)據(jù)，并將數(shù)據(jù)進(jìn)行處理;與此同時(shí)，集成電路Ul產(chǎn)生了數(shù)模轉(zhuǎn)換的控制邏輯。處理后的數(shù)據(jù)從集成電路Ul的218腳、217腳、216腳輸出，輸入到集成電路U2的3腳、2腳、I腳，從集成電路U2的6腳輸出，輸入到連接器J2;從集成電路Ul的213腳、208腳、207腳輸出，輸入到集成電路U3的腳3腳、2腳、I腳，從集成電路U3的6腳輸出，輸入到連接器J3;從集成電路Ul的204腳、203腳、202腳輸出，輸入到集成電路U4的3腳、2腳、I腳，從集成電路U4的6腳輸出，輸入到連接器J4 ；從集成電路Ul的195腳、194腳、193腳輸出，輸入到集成電路U5的3腳、2腳、I腳，從集成電路U5的6腳輸出，輸入到連接器J5;從集成電路Ul的197腳、196腳、188腳輸出，輸入到集成電路U6的3腳、2腳、I腳，從集成電路U6的6腳輸出，輸入到連接器J6;從集成電路Ul的185腳、184腳、183腳輸出，輸入到集成電路U7的3腳、2腳、I腳，集成電路U7的6腳輸出，輸入到連接器J7。當(dāng)信號(hào)從連接器J8輸入時(shí)，工作原理類似。
【主權(quán)項(xiàng)】
1.一種基于FPGA的三角波信號(hào)發(fā)生器，其特征在于它具有: 對(duì)電路進(jìn)行控制的FPGA電路； 三角波產(chǎn)生電路，該電路的輸入端接F PG A電路的輸出端； 通信電路，該電路與FPGA電路相連。2.根據(jù)權(quán)利要求1所述的基于FPGA的三角波信號(hào)發(fā)生器，其特征在于所述的三角波產(chǎn)生電路為:集成電路U9的6腳接電阻Rl的一端并接連接器幾的2腳、7腳接電路Rl的另一端并接連接器J9的I腳、8腳接5V電源、5腳接地，集成電路U9的4腳?I腳依次接集成電路Ul的108腳、113腳、116腳、117腳，集成電路U8的16腳接連接器J8的3腳、17腳接連接器J8的2腳、7腳接電容Cl的一端、3腳接電容C3的一端、15腳接集成電路Ul的156腳、13腳接集成電路Ul的158腳、6腳接電容C2的一端、5腳接電容C2的另一端、4腳接電容C4的一端、2腳接電容C4的另一端、20腳和19腳接3V電源、18腳和I腳以及14腳接地，電容Cl和電容C3的另一端接地，連接器J8的I腳接地;集成電路U8的型號(hào)為SP3223、集成電路U9的型號(hào)為MAX485。3.根據(jù)權(quán)利要求1所述的基于FPGA的三角波信號(hào)發(fā)生器，其特征在于所述的FPGA電路為:集成電路Ul的108腳、113腳、116腳、117腳、156腳、158腳接通信電路，集成電路Ul的139腳接晶振Yl的4腳，集成電路Ul的155腳、149腳、147腳、148腳、34腳、35腳、36腳、25腳、33腳、32腳、26腳、146腳、145腳依次接連接器Jl的14腳?2腳，集成電路Ul的218腳?216腳、213腳、208腳、207腳、204腳?202腳、195腳?193腳、197腳、196腳、188腳、185腳?183腳接三角波產(chǎn)生電路，集成電路Ul的191腳、110腳、90腳、72腳、211腳、229腳接1.5V電源，集成電路Ul的92腳、70腳、112腳、157腳、130腳、172腳、209腳、231腳、189腳22腳、51腳、9腳接3V電源，集成電路Ul的154腳、27腳接Al.5V電源，集成電路Ul的91腳、89腳、71腳、52腳、10腳、109腳、40腳、230腳、192腳、69腳、111 腳、129腳、212腳、142腳、171 腳、232腳、210腳、190腳、151 腳、150腳、31腳、30腳接地，連接器JI的I腳接地;集成電路UI的型號(hào)為EPIC6Q240C6，晶振YI的型號(hào)為JHY50M。
【文檔編號(hào)】H03K4/06GK205596080SQ201620284522
【公開日】2016年9月21日
【申請(qǐng)日】2016年4月7日
【發(fā)明人】黨學(xué)立, 王憨鷹, 敦敏
【申請(qǐng)人】榆林學(xué)院