接主功率開關(guān)管Q1I的柵極;驅(qū)動邏輯模塊102輸出PWM控制信號至主功率開關(guān)管QlOl;
當(dāng)所述主功率開關(guān)管QlOl開通時，流經(jīng)主功率電感L112和流經(jīng)主功率開關(guān)管QlOl的電流開始隨時間線性上升，并且所述兩個電流相等，當(dāng)所述主功率開關(guān)管QlOl的電流到達(dá)所述峰值電流控制模塊104設(shè)定的基準(zhǔn)時，所述峰值電流控制模塊104輸出開關(guān)關(guān)斷信號“OFF”，通過所述驅(qū)動邏輯模塊102拉低信號“PWM”關(guān)斷所述主功率開關(guān)管Q101。此時主功率電感L112的電流開始隨時間線性下降，所述電流平均值采樣電阻R2上的采樣電壓CS也隨時間線性下降，所述續(xù)流二極管D114導(dǎo)通。當(dāng)恒流控制環(huán)路106探測到電流平均值采樣電阻R2在一個開關(guān)周期內(nèi)的電壓平均值低于所述恒流控制環(huán)路106設(shè)定的基準(zhǔn)值時，所述恒流控制環(huán)路106輸出“ON”信號，通過所述驅(qū)動邏輯模塊102，拉高“PWM”信號，重新打開所述主功率開關(guān)管QlOl。
[0025]圖3為本發(fā)明中恒流控制環(huán)路106的實(shí)現(xiàn)電路;恒流控制環(huán)路106包括運(yùn)算放大器U301 和 U307、比較器 U306、匪 OS 管 Q302 和 Q305、PM0S 管 Q308 和 Q309、電阻 R303 和 R310、電容C304；
運(yùn)算放大器U301的同相輸入端用于連接電流平均值采樣電阻R2上的采樣電壓CS，輸出端接NMOS管Q302的柵極，匪OS管Q302的源極接運(yùn)算放大器U301的反相輸入端和電阻R303的一端，電阻R303的另一端接芯片地;運(yùn)放U301，NM0S管Q302和電阻R303組成電壓轉(zhuǎn)電流的結(jié)構(gòu)，轉(zhuǎn)出的電流通過PMOS管Q308，Q309組成的電流鏡結(jié)構(gòu)給電容C304充電。
[0026]運(yùn)算放大器U307的同相輸入端接基準(zhǔn)電壓Vrefl，輸出端接匪OS管Q305的柵極；NMOS管Q305的源極接運(yùn)算放大器U307的反相輸入端和電阻R310的一端，電阻R310的另一端接芯片地;流過NMOS管Q305的電流受到基準(zhǔn)電壓Vrefl控制，是不變的；流過NMOS管Q302的電流受到采樣電壓CS的控制；
PMOS管Q308和Q309的源極相接并連接供電電壓VDD，柵極也相接;PMOS管Q308的柵極接漏極，并連接NMOS管Q302的漏極;PMOS管Q309的漏極接電容C304的一端、NMOS管Q305的漏極和比較器U306的反相輸入端；電容C304的另一端接芯片地；比較器U306的同相輸入端接基準(zhǔn)電壓Vref 2，輸出端接驅(qū)動邏輯模塊102。
[0027]當(dāng)圖2所述的主功率開關(guān)管QlOl開通時，電流平均值采樣電阻R2上的CS電壓上升，所述電容C304電壓上升；當(dāng)所述主功率開關(guān)管QlOl關(guān)斷時，采樣電壓CS下降，當(dāng)采樣電壓CS下降到低于內(nèi)部所設(shè)定的閾值時，所述電容C304電壓開始下降，當(dāng)其電壓下降到Vref2時，比較器U306輸出高電位的“0N”信號，通過圖2所述的驅(qū)動邏輯模塊102打開所述主功率開關(guān)WQlOlo
[0028]如圖4所示，峰值電流控制模塊104包括一個比較器U401，比較器U401的反相輸入端接基準(zhǔn)電壓Vref，同相輸入端接主功率開關(guān)管QlOl的源極，以及用于外接電流峰值采樣電阻Rl;比較器U104的輸出端接驅(qū)動邏輯模塊102。當(dāng)圖2中電流峰值采樣電阻Rl左側(cè)的采樣電壓高于基準(zhǔn)電壓Vref時，比較器U401輸出信號“OFF”，通過圖2所述的驅(qū)動邏輯模塊102關(guān)斷所述的主功率開關(guān)管QlOl。
[0029]圖5為本發(fā)明電路關(guān)鍵點(diǎn)的工作波形圖。CS為所述平均電流采樣電阻R2上的采樣電壓，PffM為所述主功率開關(guān)管QlOl的控制信號，當(dāng)PffM為高時，所述主功率開關(guān)管QlOl處于導(dǎo)通狀態(tài)，當(dāng)WM為低時，所述主功率開關(guān)管QlOl處于關(guān)斷狀態(tài)。ON為PffM變高控制信號，OFF為PWM變低控制信號。RAMP信號為圖3中所述電容C304的電壓信號。當(dāng)所述主功率開關(guān)管QlOl開通時，CS信號線性上升，當(dāng)CS信號大于內(nèi)部所設(shè)定的平均電流基準(zhǔn)時，RAMP信號也開始上升。當(dāng)所述主功率開關(guān)管QlOl漏源電流高于芯片內(nèi)部設(shè)定的峰值電流基準(zhǔn)時，OFF信號變高，拉低PWM信號，所述主功率開關(guān)管Ql OI關(guān)斷。
【主權(quán)項(xiàng)】
1.一種LED控制芯片(100)，其特征在于，包括:高壓供電模塊(103)、基準(zhǔn)電壓源(105)、驅(qū)動邏輯模塊(102)、主功率開關(guān)管Q101、峰值電流控制模塊(104)和恒流控制環(huán)路(106); 所述高壓供電模塊(103)的輸入端和主功率開關(guān)管QlOl的電流輸入端作為LED控制芯片的漏端，用于外接整流后的輸入電壓； 高壓供電模塊(103)用于降壓轉(zhuǎn)換，提供LED控制芯片(100)內(nèi)部的供電電壓VDD;高壓供電模塊(103)的輸出端接基準(zhǔn)電壓源(105); 所述基準(zhǔn)電壓源(105)的地端接LED控制芯片的芯片地，基準(zhǔn)電壓源(105)用于產(chǎn)生基準(zhǔn)電壓Vref、Vrefl和Vref2，并分別給峰值電流控制模塊(104)提供基準(zhǔn)電壓Vref，給恒流控制環(huán)路(106)提供基準(zhǔn)電壓Vref I和Vref2; 主功率開關(guān)管Q1I的電流輸出端作為LED控制芯片的源端，并且連接峰值電流控制模塊(104)的采樣端，峰值電流控制模塊(104)的采樣端用于外接電流峰值采樣電阻；峰值電流控制模塊(104)的輸出端接驅(qū)動邏輯模塊(102)的一個輸入端； 恒流控制環(huán)路(106)具有一個采樣端，用于外接電流平均值采樣電阻；恒流控制環(huán)路(106)的輸出端接驅(qū)動邏輯模塊(102)的另一個輸入端； 驅(qū)動邏輯模塊(102)的輸出端接主功率開關(guān)管QlOl的控制端； 當(dāng)主功率開關(guān)管QlOl開通時，流過主功率開關(guān)管QlOl的電流開始上升；當(dāng)主功率開關(guān)管QlOl的電流到達(dá)所述峰值電流控制模塊(104)設(shè)定的基準(zhǔn)時，所述峰值電流控制模塊(104)輸出開關(guān)關(guān)斷信號，通過所述驅(qū)動邏輯模塊(102)關(guān)斷所述主功率開關(guān)管QlOl;當(dāng)恒流控制環(huán)路探測到連接的電流平均值采樣電阻在一個開關(guān)周期內(nèi)的電壓平均值低于所述恒流控制環(huán)路設(shè)定的基準(zhǔn)值時，所述恒流控制環(huán)路輸出控制信號，通過所述驅(qū)動邏輯模塊重新打開所述主功率開關(guān)管QlOl。2.如權(quán)利要求1所述的LED控制芯片(100)，其特征在于: 恒流控制環(huán)路(106)包括運(yùn)算放大器U301和U307、比較器U306、匪OS管Q302和Q305、PMOS 管 Q308 和 Q309、電阻 R303 和 R310、電容 C304; 運(yùn)算放大器U301的同相輸入端用于連接電流平均值采樣電阻上的采樣電壓CS，輸出端接NMOS管Q302的柵極，NMOS管Q302的源極接運(yùn)算放大器U301的反相輸入端和電阻R303的一端，電阻R303的另一端接芯片地； 運(yùn)算放大器U307的同相輸入端接基準(zhǔn)電壓Vrefl，輸出端接匪OS管Q305的柵極;NMOS管Q305的源極接運(yùn)算放大器U307的反相輸入端和電阻R310的一端，電阻R310的另一端接芯片地； PMOS管Q308和Q309的源極相接并連接供電電壓VDD，柵極也相接;PMOS管Q308的柵極接漏極，并連接NMOS管Q302的漏極； PMOS管Q309的漏極接電容C304的一端、匪OS管Q305的漏極和比較器U306的反相輸入端； 電容C304的另一端接芯片地;比較器U306的同相輸入端接基準(zhǔn)電壓Vref2，輸出端接驅(qū)動邏輯模塊102。3.如權(quán)利要求1所述的LED控制芯片100，其特征在于: 峰值電流控制模塊(104)包括一個比較器U401，比較器U401的反相輸入端接基準(zhǔn)電壓Vref，同相輸入端接主功率開關(guān)管Ql OI的電流輸出端，以及用于外接電流峰值采樣電阻；比較器U104的輸出端接驅(qū)動邏輯模塊(102)。4.如權(quán)利要求1所述的LED控制芯片(100)，其特征在于: 主功率開關(guān)管QlOl采用匪OS管，QlOl的漏極為電流輸入端，源極為電流輸出端，柵極為控制端。5.如權(quán)利要求1所述的LED控制芯片(100)，其特征在于: 高壓供電模塊(103)還具有一個外接濾波電容端，用于連接LED控制芯片外的濾波電容。6.一種LED恒流控制電路，其特征在于:包括如權(quán)利要求1?4中任一項(xiàng)所述LED控制芯片，以及整流電路、輸入電容Cin、電流峰值采樣電阻R1、電流平均值采樣電阻R2、主功率電感LI 12、續(xù)流二極管Dl 14、電容Cl 13; 整流電路的正輸出端接輸入電容Cin的一端以及LED控制芯片的漏端;整流電路的負(fù)輸出端接輸入電容Cin的另一端和電路地； LED控制芯片的源端內(nèi)接峰值電流控制模塊104的采樣端并外接電流峰值采樣電阻Rl的一端和續(xù)流二極管D114的陰極；電阻Rl的另一端接電流平均值采樣電阻R2的一端，以及恒流控制環(huán)路(106)的采樣端；電流平均值采樣電阻R2的另一端接主功率電感L112的一端和芯片地；主功率電感L112的另一端接電容C113的一端，并用于連接LED燈的正極；電容C113的另一端和續(xù)流二極管D114的陽極接線路地，并用于連接LED燈的負(fù)極。7.如權(quán)利要求6所述的LED恒流控制電路，其特征在于: 高壓供電模塊(103)還具有一個外接濾波電容端，通過濾波電容Clll接芯片地。
【專利摘要】本發(fā)明提供一種LED恒流控制電路，包括：整流電路、輸入電容Cin、LED控制芯片、濾波電容C111、電流峰值采樣電阻R1、電流平均值采樣電阻R2、主功率電感L112、續(xù)流二極管D114、電容C113；其中，LED控制芯片包括：高壓供電模塊、基準(zhǔn)電壓源、驅(qū)動邏輯模塊、主功率開關(guān)管Q101、峰值電流控制模塊和恒流控制環(huán)路；進(jìn)一步地，恒流控制環(huán)路包括運(yùn)算放大器U301和U307、比較器U306、NMOS管Q302和Q305、PMOS管Q308和Q309、電阻R303和R310、電容C304；本發(fā)明的優(yōu)點(diǎn)在于元器件少，控制方式相對簡單，可靠性強(qiáng)。
【IPC分類】H05B33/08
【公開號】CN105704857
【申請?zhí)枴緾N201610091295
【發(fā)明人】宗強(qiáng), 劉準(zhǔn), 殷忠, 吳壽化, 管磊
【申請人】無錫市芯茂微電子有限公司
【公開日】2016年6月22日
【申請日】2016年2月18日