7為電荷栗偏置 電流、Vb4和V Β5為電荷栗偏置電壓、NMOS管M e5、NMOS管Mra為校準(zhǔn)控制信號V ε+和校準(zhǔn)控制 信號Ve控制的電荷栗開關(guān)管、Ce為電荷栗電容，失調(diào)校準(zhǔn)電路的輸出信號V Α+和輸出信號 Va分別反饋到預(yù)放大電路負(fù)載管^和負(fù)載管^的襯底。整個(gè)電路中除了負(fù)載管M5和負(fù)載 管M 4的襯底以外，其余所有NMOS管的襯底都連接到地、所有PMOS管的襯底都連接到電源電 壓。雙相非交疊時(shí)鐘Φ i和雙相非交疊時(shí)鐘Φ 2為雙相非交疊時(shí)鐘；雙相非交疊時(shí)鐘φ ip 的下降沿領(lǐng)先于雙相非交疊時(shí)鐘φ 1的下降沿；雙相非交疊時(shí)鐘φ 略微落后于雙相非交 疊時(shí)鐘φ的校準(zhǔn)時(shí)鐘中CAL為雙相非交疊時(shí)鐘φ 2D的反相時(shí)鐘，并在雙相非交疊時(shí)鐘Φ 2D 的低電平期間有一段時(shí)間被拉到低電平用于校準(zhǔn)；校準(zhǔn)采樣時(shí)鐘φ es為雙相非交疊時(shí)鐘 ? ?的同頻時(shí)鐘，其上升沿采樣校準(zhǔn)時(shí)鐘φ咖:的校準(zhǔn)輸出。整個(gè)電路的工作情況如下。
[0026] 當(dāng)雙相非交疊時(shí)鐘和雙相非交疊時(shí)鐘φ lP為高電平時(shí)，開關(guān)S1、開關(guān)S2、開關(guān) S3、開關(guān)S4、開關(guān)S5、開關(guān)S6閉合、開關(guān)S 7、開關(guān)S8、開關(guān)S9、開關(guān)S1。斷開，這時(shí)輸入信號V ΙΝ+ 和信號Vin分別對電容C i和電容C 2充電、參考信號V REF+和參考信號V REF分別對電容C 4和 電容C3充電。雙相非交疊時(shí)鐘Cp1P比雙相非交疊時(shí)鐘f I提前跳變?yōu)榈碗娖?，讓開關(guān)s5、 開關(guān)S6領(lǐng)先與開關(guān)S i、開關(guān)S2、開關(guān)S3、開關(guān)S4斷開，從而讓電容C i、電容C2、電容C3、電容 C4的右極板懸空，實(shí)現(xiàn)電荷鎖定。當(dāng)雙相非交疊時(shí)鐘Φ 1跳變?yōu)榈碗娖胶螅娙軨1、電容C2、 電容C3、C 4上存儲的電荷分別為（假設(shè)電容的容值都為C):
[0027]
[0028] 當(dāng)雙相非交疊時(shí)鐘Φ -跳變?yōu)楦唠娖胶?，電容C1、電容C2、電容C3、電容(：4的電荷進(jìn) 行重新分配，此時(shí)電容C 1、電容C2、電容C3、電容C4上存儲的電荷分別為：
[0029]
[0030] 由于電容C1、電容C2、電容C3、電容C 4的右極板懸空，根據(jù)電荷守恒原理可知：
[0031]
[0032] 由此可得到預(yù)放大電路的差分輸入電壓為：
[0033]
[0034] 這個(gè)差分電壓經(jīng)過預(yù)放大電路放大后，交由鎖存輸出電路。
[0035] 鎖存輸出電路的工作分為兩個(gè)過程：鎖存輸出過程和校準(zhǔn)過程。
[0036] 1)雙相非交疊時(shí)鐘Φ 2:和雙相非交疊時(shí)鐘φ a為高電平的期間為鎖存輸出過程， 此時(shí)校準(zhǔn)時(shí)鐘Φ ?為低電平，開關(guān)管M8關(guān)斷。鎖存電路輸入管M 6、鎖存電路輸入管M7和正 反饋負(fù)載Μ9、負(fù)載M1。將預(yù)放大電路的輸出迅速放大為鎖存輸出數(shù)字信號V。 1+和數(shù)字信號 V131。由于雙相非交疊時(shí)鐘Φ 2d為高電平，與門61、與門62開啟，并將鎖存輸出信號￥。1+和鎖 存輸出信號V tn輸出為比較器輸出信號V。+和輸出信號V。。
[0037] 2)雙相非交疊時(shí)鐘φ 2和雙相非交疊時(shí)鐘Φ 2D為低電平的期間為校準(zhǔn)過程，此時(shí) 預(yù)放大電路的正負(fù)輸入νχ+和正負(fù)輸入Vx都接到共模電平ν εΜ，預(yù)放大電路的輸入信號即輸 入失調(diào)電壓。校準(zhǔn)時(shí)鐘Φ弧先為高電平，開關(guān)管M8導(dǎo)通，PMOS管M i、PM0S管M2、PM0S管Μ3、 PMOS 管 M4、PMOS 管 M5、PMOS 管 M6、PMOS 管 M7、NMOS 管 Ms、NMOS 管 M9、NMOS 管 M1。形成兩級 放大電路對輸入失調(diào)電壓進(jìn)行放大。然后校準(zhǔn)時(shí)鐘Φ ?變?yōu)榈碗娖剑_關(guān)管M8關(guān)斷，輸入 失調(diào)電壓被迅速放大為數(shù)字信號VM+和數(shù)字信號V Μ，并通過觸發(fā)器G3、觸發(fā)器64被校準(zhǔn)采 樣時(shí)鐘φ ?采樣得到校準(zhǔn)控制信號Ve+和校準(zhǔn)控制信號V e。隨后校準(zhǔn)時(shí)鐘爭?再次變?yōu)?高電平，為后面比較器對正常的輸入信號放大做準(zhǔn)備。
[0038] 失調(diào)校準(zhǔn)電路的偏置管Mm和失調(diào)校準(zhǔn)電路的偏置管M "提供相等的偏置電流，開 關(guān)管Me5和開關(guān)管M ε6在校準(zhǔn)控制信號V ε+和信號V ε的控制下交替打開，讓上下偏置電流分 別對電容Ce充放電產(chǎn)生電荷栗輸出電壓V PUMP。此電壓與參考電壓Vb2通過差分放大電路放 大后產(chǎn)生調(diào)整電壓VA+和電壓V A，用來調(diào)整預(yù)放大電路負(fù)載管M4和負(fù)載管M 5的襯底電壓， 從而形成比較器失調(diào)校準(zhǔn)的負(fù)反饋回路。
[0039] 當(dāng)比較器產(chǎn)生正的輸入失調(diào)電壓，即Vx+高于Vx時(shí)，在校準(zhǔn)階段比較器會(huì)產(chǎn)生高電 平V e+和低電平Ve。這時(shí)電荷栗對電容(^充電讓電荷栗輸出電壓Vpump升高，進(jìn)而讓校準(zhǔn)電 壓V a升高、校準(zhǔn)電壓V Α+降低。通過這種對負(fù)載管M 4和負(fù)載管M 5襯底電壓的調(diào)整，會(huì)影響 他們的閾值電壓，從而導(dǎo)致預(yù)放大電路負(fù)載反方向的失配，從而抵消輸入失調(diào)電壓。當(dāng)環(huán)路 穩(wěn)定后，校準(zhǔn)控制信號V e+和校準(zhǔn)控制信號Ve會(huì)輸出交替的高低電平，電荷栗輸出電壓Vpump 趨于穩(wěn)定。當(dāng)比較器產(chǎn)生負(fù)的輸入失調(diào)電壓時(shí)，環(huán)路仍然按照上述過程向反方向調(diào)整。
[0040] 圖4a和4b給出了比較器工作在IOOMHz時(shí)的仿真波形。其中圖4 (a)為存在+IOmV 輸入失調(diào)電壓的情況，由于輸入失調(diào)的影響，起初Vc+始終輸出高電平，電荷栗輸出電壓Vpump 不斷升高，失調(diào)調(diào)整電SVa升高、失調(diào)調(diào)整電壓VA+降低。當(dāng)失調(diào)校準(zhǔn)完成后，Vpump在一個(gè) 穩(wěn)定電壓附近小幅波動(dòng)，而失調(diào)調(diào)整電壓V a與失調(diào)調(diào)整電壓V A+也在一個(gè)穩(wěn)定的壓差附近 小幅波動(dòng)，Vc+交替輸出高低電平。圖4(b)為存在-IOmV輸入失調(diào)電壓的情況，可以看到在 經(jīng)歷了相似的調(diào)整過程后，環(huán)路實(shí)現(xiàn)穩(wěn)定。
【主權(quán)項(xiàng)】
1. 一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：包括開關(guān)電容電路、預(yù)放大 電路、鎖存輸出電路、失調(diào)校準(zhǔn)電路；所述開關(guān)電容電路連接所述預(yù)放大電路的輸入端，所 述鎖存輸出電路連接所述預(yù)放大電路的輸出端，所述失調(diào)校準(zhǔn)電路與預(yù)放大連路相連接。2. 根據(jù)權(quán)利要求1所述的一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：包括 雙相非交疊時(shí)鐘卬IV雙相非交疊時(shí)鐘<P 雙相非交疊時(shí)鐘f2./雙相非交疊時(shí)鐘爭2D、 校準(zhǔn)時(shí)鐘染e?.、校準(zhǔn)采樣時(shí)鐘fcs，雙相非交疊時(shí)鐘Cp1和雙相非交疊時(shí)鐘f2為雙相非 交疊時(shí)鐘，雙相非交疊時(shí)鐘CptP的下降沿略微領(lǐng)先于雙相非交疊時(shí)鐘<P!的下降沿，雙相 非交疊時(shí)鐘211整體略微落后于雙相非交疊時(shí)鐘,:2,校準(zhǔn)時(shí)鐘淨(jìng)m為雙相非交疊時(shí)鐘 爭?的反相時(shí)鐘、并在雙相非交疊時(shí)鐘(P的低電平期間有一段時(shí)間被拉到低電平用于校 準(zhǔn)，校準(zhǔn)采樣時(shí)鐘爭為雙相非交疊時(shí)鐘f的同頻時(shí)鐘、其上升沿采樣校準(zhǔn)時(shí)鐘Cf) _.的 校準(zhǔn)輸出。3. 根據(jù)權(quán)利要求1或2所述的一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于： 在開關(guān)電容電路對輸入信號進(jìn)行采樣的期間，插入一段失調(diào)校準(zhǔn)時(shí)間，在校準(zhǔn)時(shí)間段里，鎖 存輸出電路將預(yù)放大電路的輸入失調(diào)電壓放大產(chǎn)生校準(zhǔn)控制方波信號，并通過失調(diào)校準(zhǔn)電 路反饋調(diào)整預(yù)放大電路負(fù)載管的閾值電壓，從而實(shí)現(xiàn)輸入失調(diào)電壓的抵消，整個(gè)電路中除 了負(fù)載管M5和負(fù)載管M4的襯底以外，其余所有NMOS管的襯底都連接到地、所有PMOS管的 襯底都連接到電源電壓。4. 根據(jù)權(quán)利要求1所述的一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：所述 預(yù)放大電路，包括尾電流偏置電流管I、尾電流偏置電壓VB1、輸入差分管M2、輸入差分管M3、 二極管連接的負(fù)載管M4、二極管連接的負(fù)載管仏，在開關(guān)電容電路對輸入信號進(jìn)行采樣的 期間，差分輸入Vx+和Vx均接到共模電平VeM，相當(dāng)于等效輸入預(yù)放大電路的輸入失調(diào)電壓， 負(fù)載管M4、負(fù)載管仏的閾值電壓可根據(jù)輸入失調(diào)電壓的情況實(shí)時(shí)調(diào)整，以抵消輸入失調(diào)電 壓的影響，實(shí)現(xiàn)失調(diào)電壓校準(zhǔn)。5. 根據(jù)權(quán)利要求1所述的一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：所述 鎖存輸出電路，包括輸入放大管M6、輸入放大管M7、開關(guān)管Ms、正反饋連接的負(fù)載管M9、正反 饋連接的負(fù)載管I。、與門Gi、與門G2、D觸發(fā)器G3、D觸發(fā)器G4，在開關(guān)電容電路對輸入信號 進(jìn)行采樣即雙相非交疊時(shí)鐘i和雙相非交疊時(shí)鐘中ip為高電平的期間，校準(zhǔn)時(shí)鐘9 ^提 供一段校準(zhǔn)輸出時(shí)間，負(fù)載管仏在其控制下將輸入失調(diào)電壓放大為數(shù)字信號，并由校準(zhǔn)采 樣時(shí)鐘￥ ?采樣輸出為校準(zhǔn)控制信號VeJPVe，當(dāng)雙相非交疊時(shí)鐘CP為高電平時(shí)，對輸入 信號的正常比較結(jié)果通過與門A、與門G2后產(chǎn)生為比較器輸出信號V。+和輸出信號V。。6. 根據(jù)權(quán)利要求1所述的一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：所述 失調(diào)校準(zhǔn)電路，包括尾電流偏置管Mei、尾電流偏置電壓VB3、輸入差分管Me2、輸入差分管MC3、 校準(zhǔn)參考電壓VB2、負(fù)載電阻Rei、負(fù)載電阻Re2、電荷栗偏置電流管Me4和電荷栗偏置電流管 M"、電荷栗偏置電壓VB4和電荷栗偏置電壓VB5、電荷栗開關(guān)管Me5、電荷栗開關(guān)管Mra、電荷栗 電容Ce，偏置管Me4和偏置管M"提供相等的偏置電流，開關(guān)管Me5和開關(guān)管Me6在校準(zhǔn)控制 信號Ve+和校準(zhǔn)控制信號Ve的控制下交替打開，讓上下偏置電流分別對電容Ce充放電產(chǎn)生 電荷栗輸出電壓VPUMP，電荷栗輸出電壓VPUM#P校準(zhǔn)參考電壓VB2經(jīng)過比較放大后產(chǎn)生校準(zhǔn)輸 出信號VA+和校準(zhǔn)輸出信號VA并分別反饋到預(yù)放大電路負(fù)載管M5和負(fù)載管M4的襯底，實(shí)現(xiàn) 輸入失調(diào)電壓校準(zhǔn)。
【專利摘要】本發(fā)明公開一種模數(shù)轉(zhuǎn)換器中開關(guān)電容比較器電路，其特征在于：包括開關(guān)電容電路、預(yù)放大電路、鎖存輸出電路、失調(diào)校準(zhǔn)電路；所述開關(guān)電容電路連接所述預(yù)放大電路的輸入端，所述鎖存輸出電路連接所述預(yù)放大電路的輸出端，所述失調(diào)校準(zhǔn)電路與預(yù)放大連路相連接。本發(fā)明此校準(zhǔn)技術(shù)不會(huì)在比較器的信號節(jié)點(diǎn)上引入任何寄生參數(shù)，可以提高比較器的響應(yīng)速度，適合于高速ADC的應(yīng)用場合。
【IPC分類】H03M1/38
【公開號】CN105119602
【申請?zhí)枴緾N201510542441
【發(fā)明人】嚴(yán)偉, 廖浩勤
【申請人】西安啟微迭儀半導(dǎo)體科技有限公司
【公開日】2015年12月2日
【申請日】2015年8月28日