元件之間存在低電阻路徑，而當(dāng)一元件被稱為僅是“耦合”至另一元件時(shí)，在此類元件之間可能有也可能沒有低電阻路徑。
[0079]本領(lǐng)域技術(shù)人員應(yīng)理解，信息和信號(hào)可使用各種不同技術(shù)和技藝中的任何一種來表示。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號(hào)、位(比特)、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。
[0080]本領(lǐng)域技術(shù)人員將可進(jìn)一步領(lǐng)會(huì)，結(jié)合本文中公開的示例性方面描述的各種解說性邏輯塊、模塊、電路、和算法步驟可被實(shí)現(xiàn)為電子硬件、計(jì)算機(jī)軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、和步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實(shí)現(xiàn)為硬件還是軟件取決于具體應(yīng)用和施加于整體系統(tǒng)的設(shè)計(jì)約束。技術(shù)人員可針對(duì)每種特定應(yīng)用以不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本發(fā)明的示例性方面的范圍。
[0081]結(jié)合本文中公開的示例性方面描述的各種解說性邏輯塊、模塊、以及電路可用設(shè)計(jì)成執(zhí)行本文中描述的功能的通用處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實(shí)現(xiàn)或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，該處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計(jì)算設(shè)備的組合，例如DSP與微處理器的組合、多個(gè)微處理器、與DSP核心協(xié)同的一個(gè)或多個(gè)微處理器、或任何其他此類配置。
[0082]結(jié)合本文中所公開的示例性方面所描述的方法或算法的步驟可以直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中實(shí)施。軟件模塊可駐留在隨機(jī)存取存儲(chǔ)器(RAM)、閃存、只讀存儲(chǔ)器(ROM)、電可編程ROM(EPROM)、電可擦式可編程ROM(EEPROM)、寄存器、硬盤、可移動(dòng)盤、CD-ROM、或本領(lǐng)域中所知的任何其他形式的存儲(chǔ)介質(zhì)中。示例性存儲(chǔ)介質(zhì)被耦合到處理器以使得該處理器能從/向該存儲(chǔ)介質(zhì)讀和寫信息。在替換方案中，存儲(chǔ)介質(zhì)可以被整合到處理器。處理器和存儲(chǔ)介質(zhì)可駐留在ASIC中。ASIC可駐留在用戶終端中。在替換方案中，處理器和存儲(chǔ)介質(zhì)可作為分立組件駐留在用戶終端中。
[0083]在一個(gè)或多個(gè)示例性方面，所描述的功能可在硬件、軟件、固件或其任何組合中實(shí)現(xiàn)。如果在軟件中實(shí)現(xiàn)，則各功能可以作為一條或多條指令或代碼存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上或藉其進(jìn)行傳送。計(jì)算機(jī)可讀介質(zhì)包括計(jì)算機(jī)存儲(chǔ)介質(zhì)和通信介質(zhì)兩者，包括促成計(jì)算機(jī)程序從一地向另一地轉(zhuǎn)移的任何介質(zhì)。存儲(chǔ)介質(zhì)可以是能被計(jì)算機(jī)訪問的任何可用介質(zhì)。作為示例而非限定，這樣的計(jì)算機(jī)可讀介質(zhì)可包括RAM、ROM、EEPROM、CD-ROM或其它光盤存儲(chǔ)、磁盤存儲(chǔ)或其它磁存儲(chǔ)設(shè)備、或能被用來攜帶或存儲(chǔ)指令或數(shù)據(jù)結(jié)構(gòu)形式的期望程序代碼且能被計(jì)算機(jī)訪問的任何其它介質(zhì)。任何連接也被正當(dāng)?shù)胤Q為計(jì)算機(jī)可讀介質(zhì)。例如，如果軟件是使用同軸電纜、光纖電纜、雙絞線、數(shù)字訂戶線(DSL)、或諸如紅外、無線電、以及微波之類的無線技術(shù)從web網(wǎng)站、服務(wù)器、或其它遠(yuǎn)程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、無線電、以及微波之類的無線技術(shù)就被包括在介質(zhì)的定義之中。如本文中所使用的盤(disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數(shù)字多用碟(DVD)、軟盤和藍(lán)光碟，其中盤常常磁性地再現(xiàn)數(shù)據(jù)而碟用激光光學(xué)地再現(xiàn)數(shù)據(jù)。上述的組合應(yīng)當(dāng)也被包括在計(jì)算機(jī)可讀介質(zhì)的范圍內(nèi)。
[0084]提供了以上對(duì)所公開的示例性方面的描述是為了使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本發(fā)明。對(duì)這些示例性方面的各種修改對(duì)于本領(lǐng)域技術(shù)人員而言將是顯而易見的，并且本文中定義的普適原理可被應(yīng)用于其他示例性方面而不會(huì)脫離本發(fā)明的精神或范圍。由此，本公開并非旨在被限定于本文中示出的示例性方面，而是應(yīng)被授予與本文中公開的原理和新穎性特征一致的最廣義的范圍。
【主權(quán)項(xiàng)】
1.一種裝置，包括: 被配置成生成目標(biāo)輸出電壓的開關(guān)模式電源，所述電源包括: 耦合至電感器的第一開關(guān)，所述第一開關(guān)能被配置成選擇性地關(guān)閉或打開；以及 控制塊，其被配置成從降壓時(shí)鐘信號(hào)生成控制信號(hào)，以將所述第一開關(guān)配置成被選擇性地關(guān)閉或打開，其中所述控制塊被配置成將所述控制信號(hào)的開關(guān)頻率限制到由最小頻率和最大頻率定義的范圍。2.如權(quán)利要求1所述的裝置，其特征在于，所述第一開關(guān)包括NMOS晶體管，其中選擇性地關(guān)閉或打開所述開關(guān)對(duì)應(yīng)于經(jīng)由所述NMOS晶體管將所述電感器耦合到接地或從接地解親。3.如權(quán)利要求1所述的裝置，其特征在于，所述最大頻率被配置成當(dāng)所述目標(biāo)輸出電壓增大時(shí)增大。4.如權(quán)利要求3所述的裝置，其特征在于，所述電源耦合至電池電壓，其中升壓電壓被定義為所述目標(biāo)輸出電壓和所述電池電壓之差，且其中所述最大頻率與所述升壓電壓直接成正比。5.如權(quán)利要求1所述的裝置，其特征在于，所述控制塊包括脈沖插入塊，所述脈沖插入塊被配置成在所述降壓時(shí)鐘信號(hào)中插入脈沖以生成所述控制信號(hào)。6.如權(quán)利要求2所述的裝置，其特征在于，所述電源進(jìn)一步包括耦合至所述電感器的第二開關(guān)，所述第二開關(guān)包括PMOS晶體管，所述PMOS晶體管被配置成將所述電感器選擇性地耦合至被配置成支持所述目標(biāo)輸出電壓的輸出節(jié)點(diǎn)或從所述輸出節(jié)點(diǎn)解耦。7.如權(quán)利要求6所述的裝置，其特征在于，所述控制信號(hào)被耦合至所述NMOS晶體管以使所述NMOS晶體管導(dǎo)通或截止，所述控制塊被進(jìn)一步配置成生成從耦合至所述PMOS晶體管的所述控制信號(hào)得出的第二控制信號(hào)，以用于使所述PMOS晶體管導(dǎo)通或截止。8.如權(quán)利要求7所述的裝置，其特征在于，所述控制塊被配置成當(dāng)所述NMOS晶體管截止時(shí)使所述PMOS晶體管導(dǎo)通，以及當(dāng)所述NMOS晶體管導(dǎo)通時(shí)使所述PMOS晶體管截止。9.如權(quán)利要求2所述的裝置，其特征在于，所述控制塊包括Force_Noff生成電路，所述Force_Noff生成電路被配置成在預(yù)定時(shí)間段期間迫使所述NMOS晶體管截止。10.如權(quán)利要求9所述的裝置，其特征在于，所述Force_Noff生成電路包括: 被配置成接受所述降壓時(shí)鐘信號(hào)的邏輯塊，所述邏輯塊生成與所述控制信號(hào)相對(duì)應(yīng)的輸出； 耦合至所述邏輯塊的所述輸出的取反緩沖器； 包括耦合至所述取反緩沖器的所述輸出的時(shí)鐘輸入的D-Q觸發(fā)器，所述觸發(fā)器的D輸入親合至I輸入； 耦合至所述觸發(fā)器的Q輸出的動(dòng)態(tài)延遲塊； 與門，所述與門包括耦合至所述觸發(fā)器的所述Q輸出的第一輸入以及耦合至所述動(dòng)態(tài)延遲塊的輸出的逆的第二輸入，所述與門的輸出耦合至所述邏輯塊。11.一種方法，包括: 使用包括親合至電感器的第一開關(guān)的開關(guān)模式電源來生成目標(biāo)輸出電壓； 從降壓時(shí)鐘信號(hào)生成控制信號(hào)以選擇性地關(guān)閉或打開所述第一開關(guān)；以及 將所述控制信號(hào)的開關(guān)頻率限制到由最小頻率和最大頻率定義的范圍。12.如權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括: 響應(yīng)于所述目標(biāo)輸出電壓被增大而增大所述最大頻率。13.如權(quán)利要求12所述的方法，其特征在于，升壓電壓被定義為所述目標(biāo)輸出電壓和耦合至所述開關(guān)模式電源的電池電壓之差，且其中所述最大頻率與所述升壓電壓直接成正比。14.如權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括將脈沖插入到所述降壓時(shí)鐘信號(hào)中以生成所述控制信號(hào)。15.如權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括吞除所述降壓時(shí)鐘信號(hào)中的脈沖以生成所述控制信號(hào)。16.—種設(shè)備，包括: 用于使用包括耦合至電感器的第一開關(guān)的開關(guān)模式電源來生成目標(biāo)輸出電壓的裝置； 用于從降壓時(shí)鐘信號(hào)生成控制信號(hào)以選擇性地關(guān)閉或打開所述第一開關(guān)的裝置；以及 用于將所述控制信號(hào)的開關(guān)頻率限制到由最小頻率和最大頻率定義的范圍的裝置。17.如權(quán)利要求16所述的設(shè)備，其特征在于，進(jìn)一步包括: 用于響應(yīng)于所述目標(biāo)輸出電壓被增大而增大所述最大頻率的裝置。18.如權(quán)利要求17所述的設(shè)備，其特征在于，升壓電壓被定義為所述目標(biāo)輸出電壓和耦合至所述開關(guān)模式電源的電池電壓之差，且其中所述最大頻率與所述升壓電壓直接成正比。19.如權(quán)利要求16所述的設(shè)備，其特征在于，進(jìn)一步包括將脈沖插入到所述降壓時(shí)鐘信號(hào)中以生成所述控制信號(hào)。20.如權(quán)利要求16所述的設(shè)備，其特征在于，進(jìn)一步包括吞除所述降壓時(shí)鐘信號(hào)中的脈沖以生成所述控制信號(hào)。
【專利摘要】用于從降壓轉(zhuǎn)換器時(shí)鐘信號(hào)生成用于升壓轉(zhuǎn)換器的升壓時(shí)鐘信號(hào)的技術(shù)，其中所述升壓時(shí)鐘信號(hào)具有受限的頻率范圍。在一方面，所述升壓時(shí)鐘信號(hào)具有由Vbst/T確定的最大頻率，其中Vbst表示目標(biāo)輸出電壓和電池電壓之間的差異，且T表示預(yù)定周期歷時(shí)。該升壓轉(zhuǎn)換器可包括用于限制該升壓時(shí)鐘信號(hào)的最小頻率的脈沖插入塊，以及被用于限制該升壓時(shí)鐘信號(hào)的最大頻率的動(dòng)態(tài)留白/延遲塊。公開了用于一般性地實(shí)現(xiàn)最小頻率限制塊和最大頻率限制塊的進(jìn)一步技術(shù)。
【IPC分類】H03F1/02, H02M3/155
【公開號(hào)】CN104904116
【申請(qǐng)?zhí)枴緾N201480004422
【發(fā)明人】S·S·石, P·李, L·K-A·馬特, Y·石
【申請(qǐng)人】高通股份有限公司
【公開日】2015年9月9日
【申請(qǐng)日】2014年1月10日
【公告號(hào)】EP2944023A1, US20140197814, WO2014110457A1