Ts,"的時(shí)間量。對于第i個(gè)多相分支的專用的時(shí)鐘信號的相位偏移或延遲對應(yīng) 于對應(yīng)的數(shù)字輸入信號（di(n))的延遲，其等于（i-l)xTs,iw。如上所述，由于多相結(jié)構(gòu)和 抽取，DAC38-1到38-N的采樣周期（Tda。）為主數(shù)字輸入信號（d(n))的采樣周期Ts，iw的D 倍長。DAC38-1到38-N的更長的采樣周期（Tda。)啟用對于專用的時(shí)鐘信號的更長周期，其 進(jìn)而使得能夠在頻域中更精確地控制奈奎斯特圖像。最后，由求和或組合器電路44來組合 由乘法器40-1到40-N輸出的修改的模擬輸出信號（xi(t)到xw(t) )，W提供最終的模擬輸 出信號（x(t))。注意的是，盡管在該個(gè)實(shí)施例中使用乘法器40-1到40-N，但是可W在W上 相對于圖11和圖12描述的方式中使用VGA來替換乘法器40-1到40-N。
[0036] 圖5說明了根據(jù)本公開的一個(gè)實(shí)施例的應(yīng)用于由DAC38-1到38-N輸出的模擬輸 出信號巧的到Xa，（〇)的專用的時(shí)鐘信號和對應(yīng)的相位偏移的一個(gè)示例。在該個(gè)示例 中，有4個(gè)多相分支。如所說明的，對于應(yīng)用于模擬輸出信號焉(f)的專用的時(shí)鐘信號的延 遲是0,對于應(yīng)用于模擬輸出信號為(《）的專用的時(shí)鐘信號的延遲是Tdac/4 (其等于對于數(shù) 字輸入信號d2(n)的延遲Ts,iw)，對于應(yīng)用于模擬輸出信號馬(0的專用的時(shí)鐘信號的延遲 是Tdac/2 (其等于對于數(shù)字輸入信號ds(n)的延遲2Ts,iw)，W及對于應(yīng)用于模擬輸出信號 為扣的專用的時(shí)鐘信號的延遲是3Tdac/4巧等于對于數(shù)字輸入信號d4 (n)的延遲3Ts,iw)。 W該種方式，對于圖14的多相結(jié)構(gòu)的每個(gè)多相分支，專用的時(shí)鐘信號同步于對應(yīng)的DAC38 的時(shí)鐘。
[0037] 貫穿于本公開使用W下縮略詞。
[00測 ?DAC 數(shù)模轉(zhuǎn)換器 ? FIR 有限脈沖響應(yīng) ? F0H 一階保持 ? IMD 互調(diào)失真 ? RF 射頻 ? S0H 二階保持 ? VGA 可變增益放大器 ? Z0H 零階保持 本領(lǐng)域的技術(shù)人員將認(rèn)識到對于本公開的優(yōu)選實(shí)施例的改進(jìn)和修改。所有此類改進(jìn)和 修改被認(rèn)為在本公開所公開的構(gòu)思W及W下權(quán)利要求書的范圍內(nèi)。
【主權(quán)項(xiàng)】
1?一種系統(tǒng)（18、26、34)包括： 數(shù)模轉(zhuǎn)換器（20、28、38)，其被配置為將數(shù)字輸入信號轉(zhuǎn)換成模擬輸出信號；以及 電路（22、24、30、40)，其被配置為將專用的時(shí)鐘信號應(yīng)用于所述模擬輸出信號以提供 修改的模擬輸出信號。
2. 根據(jù)權(quán)利要求1所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號對所述數(shù)模轉(zhuǎn) 換器（20、28、38)的模擬脈沖響應(yīng)進(jìn)行整形，使得以期望的方式來控制由所述數(shù)模轉(zhuǎn)換器 (20、28、38)從所述數(shù)字輸入信號的數(shù)模轉(zhuǎn)換所產(chǎn)生的所述數(shù)字輸入信號的一個(gè)或多個(gè)奈 奎斯特圖像。
3. 根據(jù)權(quán)利要求1所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號對所述數(shù)模轉(zhuǎn) 換器（20、28、38)的模擬脈沖響應(yīng)進(jìn)行整形，使得衰減由所述數(shù)模轉(zhuǎn)換器（20、28、38)從所 述數(shù)字輸入信號的數(shù)模轉(zhuǎn)換所產(chǎn)生的所述數(shù)字輸入信號的一個(gè)或多個(gè)不期望的奈奎斯特 圖像。
4. 根據(jù)權(quán)利要求1所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號是具有等于所 述數(shù)模轉(zhuǎn)換器（20、28、38)的采樣周期的周期的周期性信號以及同步于所述數(shù)模轉(zhuǎn)換器 (20、28、38)的時(shí)鐘。
5. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號的每個(gè)周期具 有低通頻率響應(yīng)。
6. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號的每個(gè)周期具 有帶通頻率響應(yīng)。
7. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號的每個(gè)周期具 有陷波頻率響應(yīng)。
8. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述專用的時(shí)鐘信號的每個(gè)周期具 有多陷波頻率響應(yīng)。
9. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中根據(jù)由以下組成的組中的一個(gè)來 成形所述專用的時(shí)鐘信號的每個(gè)周期：截取的sine函數(shù)、矯正的正弦函數(shù)、三角函數(shù)、鋸 齒函數(shù)、韓恩窗口、漢明窗口、圖基窗口、余弦窗口、蘭索斯窗口、巴特利窗口、高斯窗口、巴 特利-韓恩窗口、布萊克曼窗口、凱澤窗口、納托爾窗口、布萊克曼-哈里斯窗口、布萊克 曼-納托爾窗口、平頂窗口、貝塞爾窗口、多爾夫-切比雪夫窗口、韓恩-泊松窗口、指數(shù)窗 口、萊夫-文森特窗口以及數(shù)字扁長橢球序列窗口。
10. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中根據(jù)多個(gè)重復(fù)的窗口函數(shù)來成形所 述專用的時(shí)鐘信號的每個(gè)周期。
11. 根據(jù)權(quán)利要求10所述的系統(tǒng)（18、26、34)，其中根據(jù)從由以下組成的組選擇的多 個(gè)重復(fù)窗口函數(shù)來成形所述專用的時(shí)鐘信號的每個(gè)周期：兩個(gè)或更多重復(fù)的截取的sine 函數(shù)、兩個(gè)或更多重復(fù)的矯正的正弦函數(shù)、兩個(gè)或更多重復(fù)的三角函數(shù)、兩個(gè)或更多重復(fù)的 鋸齒函數(shù)、兩個(gè)或更多重復(fù)的韓恩窗口、兩個(gè)或更多重復(fù)的漢明窗口、兩個(gè)或更多重復(fù)的圖 基窗口、兩個(gè)或更多重復(fù)的余弦窗口、兩個(gè)或更多重復(fù)的蘭索斯窗口、兩個(gè)或更多重復(fù)的巴 特利窗口、兩個(gè)或更多重復(fù)的高斯窗口、兩個(gè)或更多重復(fù)的巴特利-韓恩窗口、兩個(gè)或更多 重復(fù)的布萊克曼窗口、兩個(gè)或更多重復(fù)的凱澤窗口、兩個(gè)或更多重復(fù)的納托爾窗口、兩個(gè)或 更多重復(fù)的布萊克曼-哈里斯窗口、兩個(gè)或更多重復(fù)的布萊克曼-納托爾窗口、兩個(gè)或更多 重復(fù)的平頂窗口、兩個(gè)或更多重復(fù)的貝塞爾窗口、兩個(gè)或更多重復(fù)的多爾夫-切比雪夫窗 口、兩個(gè)或更多重復(fù)的韓恩-泊松窗口、兩個(gè)或更多重復(fù)的指數(shù)窗口、兩個(gè)或更多重復(fù)的萊 夫-文森特窗口以及兩個(gè)或更多重復(fù)的數(shù)字扁長橢球序列窗口。
12. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述電路包括乘法器（22、30、40 )， 所述乘法器（22、30、40)被配置為將所述模擬輸出信號與所述專用的時(shí)鐘信號相乘以提供 所述修改的模擬輸出信號。
13. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18)，其中所述電路包括可變增益放大器（24)，所述 可變增益放大器（24)被配置為根據(jù)所述專用的時(shí)鐘信號來放大所述模擬輸出信號以提供 所述修改的模擬輸出信號。
14. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18)，其中所述電路包括可變增益放大器（24)，所述 可變增益放大器（24)被配置為根據(jù)所述模擬輸出信號來放大所述專用的時(shí)鐘信號以提供 所述修改的模擬輸出信號。
15. 根據(jù)權(quán)利要求4所述的系統(tǒng)（18、26、34)，其中所述數(shù)模轉(zhuǎn)換器（20、28、38 )是零階 保持?jǐn)?shù)模轉(zhuǎn)換器。
16. 根據(jù)權(quán)利要求1所述的系統(tǒng)（26、34)，還包括： 包含所述數(shù)模轉(zhuǎn)換器（28、38)的多個(gè)數(shù)模轉(zhuǎn)換器（28、38)，其被配置為將多個(gè)數(shù)字輸 入信號轉(zhuǎn)換成多個(gè)模擬輸出信號，其中所述電路（30、40)還被配置為將所述專用的時(shí)鐘信 號應(yīng)用于所述多個(gè)模擬輸出信號中的每個(gè)模擬輸出信號以提供多個(gè)修改的模擬輸出信號； 以及 組合器電路（32、44)，其被配置為將所述多個(gè)修改的模擬輸出信號進(jìn)行組合以提供組 合的模擬輸出信號。
17. 根據(jù)權(quán)利要求16所述的系統(tǒng)（26、34)，其中所述多個(gè)數(shù)字輸入信號是來自主數(shù)字 輸入信號的N個(gè)不同的數(shù)字樣本流，以及所述多個(gè)數(shù)模轉(zhuǎn)換器（28、38)中的每個(gè)數(shù)模轉(zhuǎn)換 器的采樣周期等于N除以所述主數(shù)字輸入信號的采樣速率。
18. 根據(jù)權(quán)利要求17所述的系統(tǒng)（26、34)，其中對于所述多個(gè)模擬輸出信號中的每個(gè) 模擬輸出信號，由所述電路應(yīng)用于所述模擬輸出信號的所述專用的時(shí)鐘信號是周期性的， 以及具有等于所述多個(gè)數(shù)模轉(zhuǎn)換器（28、38 )中的每個(gè)數(shù)模轉(zhuǎn)換器的采樣周期的周期以及同 步于所述多個(gè)數(shù)模轉(zhuǎn)換器（28、38)中的對應(yīng)的一個(gè)數(shù)模轉(zhuǎn)換器的時(shí)鐘。
19. 根據(jù)權(quán)利要求17所述的系統(tǒng)（26、34)，其中所述電路包括多個(gè)乘法器（30、40)，所 述多個(gè)乘法器（30、40)中的每個(gè)乘法器（30、40)被配置為將所述專用的時(shí)鐘信號與所述多 個(gè)模擬輸出信號中的不同的一個(gè)模擬輸出信號相乘以提供所述多個(gè)修改的模擬輸出信號 中的對應(yīng)的一個(gè)修改的模擬輸出信號。
20. 根據(jù)權(quán)利要求19所述的系統(tǒng)（26、34)，其中對于所述多個(gè)乘法器（30、40)中的 每個(gè)乘法器（30、40)，所述專用的時(shí)鐘信號是周期性的以及具有等于所述多個(gè)數(shù)模轉(zhuǎn)換器 (28、38)中的每個(gè)數(shù)模轉(zhuǎn)換器的采樣周期的周期，以及同步于所述多個(gè)數(shù)模轉(zhuǎn)換器（28、38) 中的對應(yīng)的一個(gè)數(shù)模轉(zhuǎn)換器的時(shí)鐘。
21. 根據(jù)權(quán)利要求17所述的系統(tǒng)（26、34)，其中所述電路包括多個(gè)可變增益放大器， 所述多個(gè)可變增益放大器中的每個(gè)可變增益放大器被配置為根據(jù)所述多個(gè)模擬輸出信號 中的不同的一個(gè)模擬輸出信號來放大所述專用的時(shí)鐘信號，以提供所述多個(gè)修改的模擬輸 出信號中的對應(yīng)的一個(gè)修改的模擬輸出信號。
22. 根據(jù)權(quán)利要求21所述的系統(tǒng)（26、34)，其中對于所述多個(gè)可變增益放大器中的 每個(gè)可變增益放大器，所述專用的時(shí)鐘信號是周期性的以及具有等于所述多個(gè)數(shù)模轉(zhuǎn)換器 (28、38)中的每個(gè)數(shù)模轉(zhuǎn)換器的采樣周期的周期，以及同步于所述多個(gè)數(shù)模轉(zhuǎn)換器（28、38) 中的對應(yīng)的一個(gè)數(shù)模轉(zhuǎn)換器的時(shí)鐘。
23. 根據(jù)權(quán)利要求17所述的系統(tǒng)（26