數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及光電通信領(lǐng)域，尤其涉及一種數(shù)模轉(zhuǎn)換器。
【背景技術(shù)】
[0002]目前，隨著科學(xué)技術(shù)的不斷發(fā)展，對在光收發(fā)機和任意波形發(fā)生器等系統(tǒng)中使用的高速數(shù)模轉(zhuǎn)換(Digital-to-Analog，DAC)芯片的速度和精度要求也越來越高，在這些使用系統(tǒng)中，驅(qū)動DAC芯片的電碼流速率通常較低，在DAC芯片內(nèi)部需要集成規(guī)模龐大的多路復(fù)用電路，將多路低速的并行電碼流復(fù)用成高速的串行碼流后同時驅(qū)動DAC芯片實現(xiàn)數(shù)模轉(zhuǎn)換。若干路高速串行碼流之間的時序需要高度對齊才能確保DAC的性能，因此DAC芯片內(nèi)部還需要設(shè)置大量的時序調(diào)整電路。
[0003]然而，串行高速碼流的產(chǎn)生和時序調(diào)整電路占用了 DAC芯片絕大多數(shù)的面積和功耗，而真正實現(xiàn)數(shù)模轉(zhuǎn)換功能的核心電路只占用了很小的面積，比如Micram公司的2014年發(fā)布的72GS/s 6bit DAC芯片中，DAC核心電路占用的面積和功耗小于5%，高速碼流的產(chǎn)生和時序調(diào)整電路占用的面積和功耗約為95 %，導(dǎo)致DAC芯片面積較大，DAC芯片速度和精度的提尚受到相應(yīng)限制。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明提供一種能減小DAC芯片面積并提高DAC芯片速度及精度的數(shù)模轉(zhuǎn)換器。
[0005]一種數(shù)模轉(zhuǎn)換器，其用于將低速碼流信號轉(zhuǎn)換為高速碼流信號后驅(qū)動數(shù)模轉(zhuǎn)換芯片以實現(xiàn)數(shù)模轉(zhuǎn)換，所述數(shù)模轉(zhuǎn)換器包括一個光電復(fù)用模塊，所述光電復(fù)用模塊用于將多組低速碼流信號轉(zhuǎn)換為多路高速碼流光信號并將所述多路高速碼流光信號進行時序?qū)R后轉(zhuǎn)化為多路相應(yīng)的電信號以驅(qū)動所述數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。
[0006]與現(xiàn)有技術(shù)相比，本發(fā)明提供的數(shù)模轉(zhuǎn)換器中采用光電復(fù)用模塊將低速碼流信號轉(zhuǎn)換為多路高速碼流光信號，并將多路高速碼流光信號進行時序?qū)R后轉(zhuǎn)換為相應(yīng)的電信號來驅(qū)動數(shù)模轉(zhuǎn)換芯片以實現(xiàn)數(shù)模轉(zhuǎn)換，由于利用光電復(fù)用模塊來實現(xiàn)高速碼流信號的產(chǎn)生和時序?qū)R，大大減小了數(shù)模轉(zhuǎn)換芯片的面積，便于提高數(shù)模轉(zhuǎn)換芯片的速度和精度。
【附圖說明】
[0007]圖1是本發(fā)明提供的第一實施方式的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
[0008]圖2是圖1中光電轉(zhuǎn)換器設(shè)置在數(shù)模轉(zhuǎn)換芯片內(nèi)的結(jié)構(gòu)示意圖。
[0009]圖3是本發(fā)明提供的第二實施方式的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示意圖。
[0010]主要元件符號說明
[0011]數(shù)模轉(zhuǎn)換器100、200
[0012]光電復(fù)用模塊110、210
[0013]數(shù)模轉(zhuǎn)換芯片120、220
[0014]光學(xué)多路復(fù)用器112、212
[0015]可變延遲線模塊114、214
[0016]光電轉(zhuǎn)換模塊116、216
[0017]光電轉(zhuǎn)換器116a、216a
[0018]信號放大處理器116b、216b
[0019]電光轉(zhuǎn)換模塊211
[0020]如下【具體實施方式】將結(jié)合上述附圖進一步說明本發(fā)明。
【具體實施方式】
[0021]請參閱圖1，其為本發(fā)明第一實施方式提供的數(shù)模轉(zhuǎn)換器100，所述數(shù)模轉(zhuǎn)換器100包括一個光電復(fù)用模塊110及一個數(shù)模轉(zhuǎn)換(Digital-to-Analog，DAC)芯片120，所述光電復(fù)用模塊110用于將輸入的多組低速碼流信號進行相應(yīng)處理以驅(qū)動所述數(shù)模轉(zhuǎn)換芯片120實現(xiàn)數(shù)模轉(zhuǎn)換。本實施方式中，各組低速碼流信號包括多路低速碼流信號，各路低速碼流信號均為光信號。
[0022]光電復(fù)用模塊110包括相對應(yīng)的多個光學(xué)多路復(fù)用器112、多個可變延遲線模塊114及多個光電轉(zhuǎn)換模塊116，所述各光學(xué)多路復(fù)用器112、所述各可變延遲線模塊114及所述各光電轉(zhuǎn)換模塊116經(jīng)光纖依次連接并分別與各組低速光碼流信號相對應(yīng)。
[0023]各光學(xué)多路復(fù)用器112用于分別將每組的多路低速光碼流信號合并為一路對應(yīng)的高速光碼流信號，各可變延遲線模塊114用于將各光學(xué)多路復(fù)用器112輸出的各路高速光碼流信號進行時序?qū)R，各光電轉(zhuǎn)換模塊116用于將各時序?qū)R的各路高速光碼流信號轉(zhuǎn)換為相應(yīng)電信號輸入至數(shù)模轉(zhuǎn)換芯片以驅(qū)動數(shù)模轉(zhuǎn)換芯片120實現(xiàn)數(shù)模轉(zhuǎn)換。
[0024]各光電轉(zhuǎn)換模塊116包括一個光電轉(zhuǎn)換器116a及一個對應(yīng)連接的信號放大處理器116b，所述各光電轉(zhuǎn)換器116a用于將經(jīng)可變延遲線模塊114進行時序?qū)R的各路高速光碼流信號轉(zhuǎn)換為電信號，各信號放大處理器116b對應(yīng)將經(jīng)各光電轉(zhuǎn)換器116a轉(zhuǎn)換的各路高速電碼流信號進行放大處理后以驅(qū)動數(shù)模轉(zhuǎn)換芯片120實現(xiàn)數(shù)模轉(zhuǎn)換。
[0025]本實施方式中，各光電轉(zhuǎn)換器116a設(shè)置在數(shù)模轉(zhuǎn)換芯片120的外部，各信號放大處理器116b設(shè)置在數(shù)模轉(zhuǎn)換芯片120的內(nèi)部?？梢岳斫獾氖?，如圖2所示，還可將各光電轉(zhuǎn)換器116a及各信號放大處理器116b集成一個模塊設(shè)置在數(shù)模轉(zhuǎn)換芯片120內(nèi)。
[0026]請參閱圖3，其為本發(fā)明第二實施方式提供的數(shù)模轉(zhuǎn)換器200，數(shù)模轉(zhuǎn)換器200與本發(fā)明第一實施方式提供的數(shù)模轉(zhuǎn)換器100基本相同，其區(qū)別在于光電復(fù)用模塊及各路低速碼流信號不同。
[0027]本實施方式中，各路低速碼流信號均為電信號。本實施方式的光電復(fù)用模塊210包括多個分別與多組低速電碼流信號相對應(yīng)的電光轉(zhuǎn)換模塊211、多個光學(xué)多路復(fù)用器212、多個可變延遲線模塊214及多個光電轉(zhuǎn)換模塊216，所述各電光轉(zhuǎn)換模塊211用于將對應(yīng)的各組低速電碼流信號轉(zhuǎn)換為各組低速光碼流信號，所述各光學(xué)多路復(fù)用器212用于分別將相應(yīng)的各組低速光碼流信號合為一路對應(yīng)的高速光碼流信號，所述各可變延遲線模塊214用于將相應(yīng)的各光學(xué)多路復(fù)用器212輸出的各路高速光碼流信號進行時序?qū)R，所述各光電轉(zhuǎn)換模塊216用于將時序?qū)R的各路相應(yīng)高速光碼流信號轉(zhuǎn)換為相應(yīng)電信號以驅(qū)動數(shù)模轉(zhuǎn)換芯片220實現(xiàn)數(shù)模轉(zhuǎn)換。
[0028]本實施方式中，光電轉(zhuǎn)換模塊216的光電轉(zhuǎn)換器216a與信號放大處理器216b與第一實施方式提供的光電轉(zhuǎn)換器116a與信號放大器116b基本相同，各光電轉(zhuǎn)換器216a設(shè)置在數(shù)模轉(zhuǎn)換芯片220的外部，各信號放大處理器216b設(shè)置在數(shù)模轉(zhuǎn)換芯片220的內(nèi)部?？梢岳斫獾氖?，還可將各光電轉(zhuǎn)換器216a及各信號放大處理器216b集成一個模塊設(shè)置在數(shù)模轉(zhuǎn)換芯片220內(nèi)。
[0029]也就是說，在輸入信號為低速光碼流信號時，數(shù)模轉(zhuǎn)換器100將低速光碼流信號依次經(jīng)光電復(fù)用模塊I1的光學(xué)多路復(fù)用器112、可變延遲線模塊114及光電轉(zhuǎn)換模塊116處理為相應(yīng)電信號后輸出至數(shù)模轉(zhuǎn)換芯片120的輸入端來驅(qū)動數(shù)模轉(zhuǎn)換芯片120以實現(xiàn)數(shù)模轉(zhuǎn)換。在輸入信號為低速電碼流信號時，數(shù)模轉(zhuǎn)換器200需先將低速電碼流信號經(jīng)光電復(fù)用模塊210的電光轉(zhuǎn)換模塊211轉(zhuǎn)換為低速光碼流信號，再依次經(jīng)光電復(fù)用模塊210的光學(xué)多路復(fù)用器212、可變延遲線模塊214及光電轉(zhuǎn)換模塊216轉(zhuǎn)換為相應(yīng)的電信號后輸出至數(shù)模轉(zhuǎn)換芯片220的輸入端來驅(qū)動數(shù)模轉(zhuǎn)換芯片220以實現(xiàn)數(shù)模轉(zhuǎn)換。
[0030]本發(fā)明提供的數(shù)模轉(zhuǎn)換器100、200分別利用光電復(fù)用模塊110、210來實現(xiàn)高速碼流信號的產(chǎn)生和時序?qū)R，數(shù)模轉(zhuǎn)換芯片120、220內(nèi)無需單獨設(shè)置高速碼流信號產(chǎn)生電路和時序?qū)R電路，大大減小了數(shù)模轉(zhuǎn)換芯片120、220的面積，便于提高數(shù)模轉(zhuǎn)換芯片120、220的速度和精度，同時，由于光纖延遲線模塊114、214可以實現(xiàn)飛秒級的延遲，通過外部調(diào)節(jié)光纖延遲線模塊114、214的延遲使高速光碼流對齊，進一步提高DAC芯片的精度。
[0031]可以理解的是，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)構(gòu)思做出其他各種相應(yīng)的改變與變形，而所有這些改變與變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護范圍。
【主權(quán)項】
1.一種數(shù)模轉(zhuǎn)換器，其用于將低速碼流信號轉(zhuǎn)換為高速碼流信號后驅(qū)動數(shù)模轉(zhuǎn)換芯片以實現(xiàn)數(shù)模轉(zhuǎn)換，其特征在于，所述數(shù)模轉(zhuǎn)換器包括一個光電復(fù)用模塊，所述光電復(fù)用模塊用于將多組低速碼流信號轉(zhuǎn)換為多路高速碼流光信號并將所述多路高速碼流光信號進行時序?qū)R后轉(zhuǎn)化為多路相應(yīng)的電信號以驅(qū)動所述數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。
2.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述多組低速碼流信號為光信號時，所述光電復(fù)用模塊包括多個分別與所述多組低速光碼流信號相對應(yīng)的光學(xué)多路復(fù)用器、多個可變延遲線模塊及多個光電轉(zhuǎn)換模塊，所述各光學(xué)多路復(fù)用器用于分別將各組低速光碼流信號合并為一路對應(yīng)的高速光碼流信號，所述可變延遲線模塊用于將所述各光學(xué)多路復(fù)用器輸出的各路高速光碼流信號進行時序?qū)R，所述各光電轉(zhuǎn)換模塊用于將各時序?qū)R的各路高速光碼流信號轉(zhuǎn)換為相應(yīng)電信號以驅(qū)動數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。
3.如權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述多路低速碼流信號為電信號時，所述光電復(fù)用模塊包括多個分別與所述多組低速電碼流信號相對應(yīng)的電光轉(zhuǎn)換模塊、多個光學(xué)多路復(fù)用器、多個可變延遲線模塊及多個光電轉(zhuǎn)換模塊，所述各電光轉(zhuǎn)換模塊用于將對應(yīng)的各組低速電碼流信號轉(zhuǎn)換為各組低速光碼流信號，所述各光學(xué)多路復(fù)用器用于分別將相應(yīng)的各組低速光碼流信號合為一路對應(yīng)的高速光碼流信號，所述各可變延遲線模塊用于將相應(yīng)的所述各光學(xué)多路復(fù)用器輸出的各路高速光碼流信號進行時序?qū)R，所述各光電轉(zhuǎn)換模塊用于將時序?qū)R的各路相應(yīng)高速光碼流信號轉(zhuǎn)換為相應(yīng)電信號以驅(qū)動數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。
4.如權(quán)利要求2或3所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述各光電轉(zhuǎn)換模塊包括一個光電轉(zhuǎn)換器及一個對應(yīng)的信號放大處理器，所述光電轉(zhuǎn)換器用于將經(jīng)所述可變延遲線模塊進行時序?qū)R的各路高速光碼流信號轉(zhuǎn)換為電信號，所述各信號放大處理器對應(yīng)將經(jīng)所述各光電轉(zhuǎn)換器轉(zhuǎn)換的各路高速電碼流信號進行放大處理以驅(qū)動所述數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。
5.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述各光電轉(zhuǎn)換器及相應(yīng)的各信號放大處理器均設(shè)置在所述數(shù)模轉(zhuǎn)換芯片內(nèi)。
6.如權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述各信號放大處理器和所述各光電轉(zhuǎn)換器分別設(shè)置在所述數(shù)模轉(zhuǎn)換芯片的內(nèi)部和外部。
【專利摘要】本發(fā)明提供一種數(shù)模轉(zhuǎn)換器，其用于將低速碼流信號轉(zhuǎn)換為高速碼流信號后驅(qū)動數(shù)模轉(zhuǎn)換芯片以實現(xiàn)數(shù)模轉(zhuǎn)換，所述數(shù)模轉(zhuǎn)換器包括一個光電復(fù)用模塊，所述光電復(fù)用模塊用于將多組低速碼流信號轉(zhuǎn)換為多路高速碼流光信號并將所述多路高速碼流光信號進行時序?qū)R后轉(zhuǎn)化為多路相應(yīng)的電信號以驅(qū)動所述數(shù)模轉(zhuǎn)換芯片實現(xiàn)數(shù)模轉(zhuǎn)換。該數(shù)模轉(zhuǎn)換器中采用光電復(fù)用模塊將低速碼流信號轉(zhuǎn)換為多路高速碼流光信號，并將多路高速碼流光信號進行時序?qū)R后轉(zhuǎn)換為相應(yīng)電信號來驅(qū)動數(shù)模轉(zhuǎn)換芯片以實現(xiàn)數(shù)模轉(zhuǎn)換，由于利用光電復(fù)用模塊來實現(xiàn)高速碼流信號的產(chǎn)生和時序?qū)R，大大減小了數(shù)模轉(zhuǎn)換芯片的面積，便于提高數(shù)模轉(zhuǎn)換芯片的速度和精度。
【IPC分類】H03M1-66
【公開號】CN104796152
【申請?zhí)枴緾N201510229831
【發(fā)明人】江帆, 薛道均, 李維忠, 李淼峰, 楊奇
【申請人】武漢郵電科學(xué)研究院
【公開日】2015年7月22日
【申請日】2015年5月7日