一種具有柵偏壓補償?shù)膍os晶體管電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種具有柵偏壓補償?shù)腗0S晶體管電路。
【背景技術(shù)】
[0002] 半導(dǎo)體工業(yè)的快速發(fā)展使得在過去H十年間電子器件和信息技術(shù)得W傳播。在娃 (主要的半導(dǎo)體材料）片（芯片）上制作的集成電路（1C)能有效地和廉價地執(zhí)行許多電子功 能(計算、信號處理、信息存儲等)，并且它們實際上還用于現(xiàn)在的每個電子器件。
[0003] 晶體管是1C中使用的基本電子元件。現(xiàn)代微處理器在略大于1cm2的娃片上采用 了超過五百萬個晶體管。通過縮小元件模塊的尺寸，1C的尺寸相應(yīng)縮小了。單個1C所需 的面積越小，則可W制作在單個娃晶片上1C的數(shù)量越大。假設(shè)與每個晶片增加的芯片數(shù)量 相比處理單個晶片的成本僅略微增加，則1C成本會顯著降低。
[0004] 晶體管是用作電子開關(guān)的H端的半導(dǎo)體器件；兩端間的電流是由電壓或施加到 第H終端的電流控制的?，F(xiàn)在制造的絕大部分1C使用金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (M0S陽T)作為基本元件模塊。在M0S陽T中，金屬（也可W是慘雜質(zhì)的多晶娃材料）柵極控 制圖1所示的源極和漏極之間的基片上的半導(dǎo)體溝道中的電流。金屬口電極和半導(dǎo)體溝道 通過一層非常薄的氧化物層相互電絕緣（因此，金屬氧化物半導(dǎo)體有時也稱為金屬絕緣體 半導(dǎo)體或MIS陽T)。
[0005] M0S陽T可W根據(jù)溝道導(dǎo)電類型分為n溝道和P溝道，其中，n溝道M0S陽T (NM0SFET)在將一個相對于源極的高電壓加到柵電極上時導(dǎo)通(使電流響應(yīng)于加在源極和 漏極端子之間的電壓自由地流動）；P溝道M0SFET (PM0SFET)在將一個相對于源極的低電 壓加到柵電極上時導(dǎo)通。NM0SFET的源極端子通常連接低電位(例如，接地，0V)，而PM0SFET 的源極端子通常連接高電位(例如，電源電壓，Vdd)。理想的M0SFET結(jié)構(gòu)只有在加到相對于 源極的柵電極的電壓大于闊值電壓Vt時，載流子才能從源極流向漏極，即當I Vcs - Vt I >0 時，I Ids I >0。
[000引在n溝道MOS陽T(NM0S陽T)中，源極區(qū)和漏極區(qū)是慘了很多雜質(zhì)的n型（即源極區(qū) 和漏極區(qū)包括高密度的具有負電荷的導(dǎo)帶電子)，而溝道區(qū)是慘雜質(zhì)的P型（即溝道區(qū)不具 有高密度的導(dǎo)帶電子，而具有充足的帶正關(guān)聯(lián)電荷的價帶空穴)。導(dǎo)帶電子只有在溝道表面 上形成電子的n型反型層時才通過將適當大小的相對于源極的正柵電壓從源極流向漏極。 當源極端子在低電壓偏置時(特別是CMOS電路)，通過加一個高柵電壓V。導(dǎo)通NM0SFET。
[0007] 相反，在P溝道M0S陽T (PM0S陽T)中，源極區(qū)和漏極區(qū)是慘了很多雜質(zhì)的P型，而 溝道區(qū)是慘雜質(zhì)的n型。只有當通過施加相對于源極的適當大小的負柵電壓在溝道表面上 形成電子的P型反型層時價帶空穴才從源極流向漏極。當源極端子在高電壓偏置時(特別 是CMOS電路)，通過加一個低柵電壓V。導(dǎo)通NM0S陽T。
[0008] 在M0S陽T的制造過程中，由于制造步驟的不一致，而引起的工藝參數(shù)的波動、電 源電壓W及電路工作的環(huán)境溫度（Process、Supply Voltage、Temperature, PVT)的變化都 會造成MOS參數(shù)的波動。在柵極和源極間電壓Vcs、柵極和漏極間電壓Vds和溝道長寬比W/ L不變的情況下，MOS的電阻隨著PVT角的變化而改變，例如，在最佳角的電阻值可能小于最 差角的電阻值的一半。
[0009] 現(xiàn)有技術(shù)中考慮在半導(dǎo)體基板上，采用多晶娃或擴散層形成電阻元件，并將該個 電阻元件作為終端電阻使用，但是，該電阻元件的電阻值在受到制造工藝、周圍溫度、施加 電壓等影響時仍然具有變動增大的傾向，因此，難W得到期望電阻值的高精度的電阻元件。

【發(fā)明內(nèi)容】

[0010] 鑒于W上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種具有柵偏壓補償?shù)?M0S晶體管電路，用于解決現(xiàn)有技術(shù)中PVT的變化造成電路性能受影響較大的問題。
[0011] 為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種具有柵偏壓補償?shù)腗0S晶體管 電路，其特征在于，至少包括：
[001引一電阻器元件；
[0013] M0S半導(dǎo)體組件，包括第一 M0S半導(dǎo)體元件和第二M0S半導(dǎo)體元件；
[0014] 其中，所述電阻器元件與所述第一M0S半導(dǎo)體元件串聯(lián)連接，所述第二M0S半導(dǎo)體 元件通過柵極與所述電阻器元件和所述第一 M0S半導(dǎo)體元件連接。
[0015] 優(yōu)選地，所述電阻器元件為上拉電阻或下拉電阻。
[0016] 優(yōu)選地，所述M0S半導(dǎo)體組件包括第一 NM0S晶體管和第二NM0S晶體管，其中，第 一 NM0S晶體管的柵極和所述電阻器元件的一端連接電源電壓，第一 NM0S晶體管和第二 NM0S晶體管的源極接地，第二NM0S晶體管的柵極連接第一 NM0S晶體管的漏極和所述電阻 器元件的另一端，第二NM0S晶體管的漏極連接電流輸出端。
[0017] 優(yōu)選地，所述電阻器元件的一端通過一 PM0S晶體管連接電源電壓，其中，所述 PM0S晶體管的柵極連接控制信號端，源極連接電源電壓，漏極連接所述電阻器元件的一端。 [001引優(yōu)選地，所述M0S半導(dǎo)體組件包括第一 PM0S晶體管和第二PM0S晶體管，其中，第 一 PM0S晶體管的柵極和所述電阻器元件的一端接地，第一 PM0S晶體管和第二PM0S晶體管 的源極連接電源電壓，第二PM0S晶體管的柵極連接第一 PM0S晶體管的漏極和所述電阻器 元件的另一端，第二PM0S晶體管的漏極連接電流輸出端。
[0019] 優(yōu)選地，所述電阻器元件的一端通過一 NM0S晶體管接地，其中，所述NM0S晶體管 的柵極連接控制信號端，源極接地，漏極連接所述電阻器元件的一端。
[0020] 優(yōu)選地，所述電阻器元件為在不同PVT工藝角下受影響較小的電阻元件。優(yōu)選地， 所述電阻器元件為多晶娃電阻。
[0021] 如上所述，本發(fā)明的一種具有柵偏壓補償?shù)腗0S晶體管電路，具有W下有益效果：
[0022] 首先，本發(fā)明根據(jù)在不同PVT工藝角下多晶娃電阻受影響較小，而M0S晶體管電 阻受影響較大的特性，將多晶娃電阻與兩個NM0S晶體管中的一個NM0S晶體管或兩個PM0S 晶體管中的一個PM0S晶體管串聯(lián)，另一個NM0S晶體管或PM0S晶體管通過柵極與多晶娃電 阻和NM0S晶體管或PM0S晶體管連接，在PVT變化時多晶娃電阻的變化率小于與其串聯(lián)的 NM0S晶體管或PM0S晶體管的等效電阻的變化率，從而使與其串聯(lián)的NM0S晶體管或PM0S 晶體管的偏置電壓增大或減小，與該NM0S晶體管或PM0S晶體管連接的另一 NM0S晶體管或 PM0S晶體管的電壓也相應(yīng)增大或減小，繼而補償另一 NM0S晶體管或PM0S晶體管遷移率的 降低或升高，使得輸出電流基本不受PVT變化的影響，避免了電路合格率的降低。
[002引其次，在多晶娃電阻的另一端增加了具有開關(guān)功能的MOS晶體管，使得本發(fā)明的 M0S晶體管電路在具有穩(wěn)定電路性能的功能的同時，也降低了集成電路的功率損耗，從而可 W將本發(fā)明的M0S晶體管電路更廣泛地作為固定電阻元件在更多領(lǐng)域中使用。
【附圖說明】
[0024] 圖1顯示為現(xiàn)有技術(shù)中半導(dǎo)體場效應(yīng)晶體管的結(jié)構(gòu)示意圖。
[002引圖2顯示為本發(fā)明的具有柵偏壓補償?shù)腗0S晶體管電路的實施例1示意圖。
[0026] 圖3顯示為本發(fā)明的具有柵偏壓補償?shù)腗0S晶體管電路的實施例2示意圖。
[0027] 圖4顯示為本發(fā)明的具有柵偏壓補償?shù)腗0S晶體管電路的實施例3示意圖。
[002引圖5顯示為本發(fā)明的具有柵偏壓補償?shù)腗0S晶體管電路的實施例4示意圖。
【具體實施方式】
[0029] W下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書 所掲露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可W通過另外不同的具體實 施方式加W實施或應(yīng)用，本說明書中的各項細節(jié)也可W基于不同觀點與應(yīng)用，在沒有背離 本發(fā)明的精神下進行各種修飾或改變。
[0030] 本發(fā)明的主要構(gòu)思為：考慮到多晶娃電阻較少受PVT影響，但是電阻率較低，導(dǎo)致 實現(xiàn)精確的大電阻時占用空間較大，而M0S晶體管尺寸較小，且能夠輕易地達到高等效電 阻，但是在不同PVT工藝角下電阻受影響較大。若能在融合多晶娃電阻和M0S晶體管的優(yōu) 勢的同時消除各自的缺陷，則可將該兩者廣泛的應(yīng)用于多個領(lǐng)域。基于該思路，本發(fā)