專(zhuān)利名稱(chēng)：帶偏置的比較裝置及比較電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用來(lái)對(duì)通信上的差動(dòng)信號(hào)進(jìn)行“0”、“1”、“Z”這3值判斷的帶偏置的比較裝置。特別是涉及當(dāng)差動(dòng)信號(hào)的電位變動(dòng)時(shí)，也能使比較裝置的動(dòng)作穩(wěn)定的技術(shù)。
至今，一直是用檢測(cè)差動(dòng)信號(hào)的電位差是否超過(guò)了偏置電壓的帶偏置的比較裝置，來(lái)對(duì)通信上的差動(dòng)信號(hào)進(jìn)行“0”、“1”、“Z”這3值判斷的。


圖19表示在IEEE1394標(biāo)準(zhǔn)中，是怎樣對(duì)差動(dòng)信號(hào)進(jìn)行這3值判斷的。當(dāng)差動(dòng)信號(hào)的電位差超過(guò)165mV時(shí)，判斷其為“1”；當(dāng)它不到165mV時(shí)，判斷其為“0”；當(dāng)它在大于、等于-165mV且小于、等于165mV的范圍內(nèi)時(shí)，則判斷其為“Z”。因此，使用兩個(gè)偏置電壓為165mV的比較裝置，并使差動(dòng)信號(hào)的輸入彼此相反，即可實(shí)現(xiàn)該3值判斷。
圖20示出了一以往的帶偏置的比較裝置的電路結(jié)構(gòu)圖。如圖20所示，接收差動(dòng)輸入A、B，且流過(guò)電流I1、I2的P型晶體管對(duì)，和接收電位已被固定的差動(dòng)輸入C、D，且流過(guò)電流I3、I4的P型晶體管對(duì)相并聯(lián)。各個(gè)電流I1、I2、I3、I4在輸出部合流，對(duì)應(yīng)于差動(dòng)輸入A、B的電位差的檢測(cè)電流(I2-I1)和偏置電流(I4-I3)之差，即{(I2-I1)-(I4-I3)}作為輸出電流而供向外部。檢測(cè)電流(I2-I1)被偏置電流(I4-I3)抵消，即輸出電流為0時(shí)的差動(dòng)輸入A、B的電位差，被定義為偏置電壓。
但是，在以往的帶偏置的比較裝置中，存在著以下幾個(gè)問(wèn)題。
圖21是一表示圖20的電路中的差動(dòng)輸入A、B的電位(以中間電位Vm來(lái)表示)和電流之間的關(guān)系的曲線(xiàn)。從圖21中的曲線(xiàn)可以看出，差動(dòng)輸入A、B的電位差為一定值。如圖21所示，因差動(dòng)輸入C、D的電位已固定，所以電流I3、I4的大小與差動(dòng)輸入A、B的電位無(wú)關(guān)，基本上為一定值。兩者之差即偏置電流(I4-I3)基本上也為一定值。
然而，當(dāng)差動(dòng)輸入A、B的電位發(fā)生變動(dòng)時(shí)，即使它們的電位差一定，電流I1、I2的大小也會(huì)變化的。特別是，在差動(dòng)輸入A、B的電位比從電源電位減去P型晶體管的飽和漏極—源極間電壓的電位還高的范圍Za內(nèi)，電流I1、I2的大小會(huì)隨著差動(dòng)輸入A、B的電位發(fā)生很大的變化。還有，在范圍Zb內(nèi)，接收差動(dòng)輸入A、B的晶體管將不在飽和區(qū)內(nèi)工作，而變成在線(xiàn)性區(qū)工作了，所以會(huì)發(fā)生靈敏度惡化，即檢測(cè)電流(I2-I1)變小的現(xiàn)象。結(jié)果，檢測(cè)電流(I2-I1)被偏置電流(I4-I3)抵消時(shí)的差動(dòng)輸入A、B的電位差，即偏置電壓將隨著差動(dòng)信號(hào)A、B的電位發(fā)生很大的變化。
因?yàn)椴顒?dòng)信號(hào)的中心電位，在接地電位到電源電位之間發(fā)生很大的變動(dòng)，所以不管差動(dòng)輸入的中心電位為接地電位到電源電位之間的哪一個(gè)電位，帶偏置的比較裝置都必須使偏置電壓一直保持穩(wěn)定。因此，在圖21的曲線(xiàn)所示的范圍Za、Zb內(nèi)，偏置電壓會(huì)隨著差動(dòng)輸入的電位發(fā)生很大變化這一問(wèn)題是嚴(yán)重的。
還有，在圖21的曲線(xiàn)中，我們假設(shè)電路中的晶體管特性一定，而實(shí)際上，晶體管特性會(huì)隨著電源電壓、溫度或者加工技術(shù)而發(fā)生變化。因此偏置電流(I4-I3)與檢測(cè)電流(I2-I1)之間的關(guān)系會(huì)更復(fù)雜，結(jié)果，偏置電壓的穩(wěn)定性會(huì)進(jìn)一步遭到破壞。
還有，到目前為止，有人提出了以下之結(jié)構(gòu)(參看USP5,424,657)，即在比較器的前面設(shè)置一電平位移電路，以將輸入比較器時(shí)的電位控制在至少接近一半電源電壓的范圍內(nèi)。按該結(jié)構(gòu)，當(dāng)差動(dòng)輸入的電位高于電源電壓的中心電位時(shí)，由電平位移電路把該電位降低后，再將它輸?shù)奖容^器中；而當(dāng)差動(dòng)輸入的電位低于電源電壓的中心電位時(shí)，則直接將它輸?shù)奖容^器中。差動(dòng)輸入的電位變動(dòng)范圍就這樣被有效地控制在電源電壓的1/2以?xún)?nèi)了。
但是，應(yīng)用該結(jié)構(gòu)，只能避免圖21的曲線(xiàn)上的范圍Za或者Zb，而不能同時(shí)避免這兩個(gè)范圍，所以問(wèn)題還沒(méi)有從根本上得到解決。再就是，當(dāng)利用電平位移電路來(lái)改變差動(dòng)輸入的電位時(shí)，雖然僅被放大一點(diǎn)兒，但該電位差還是會(huì)被放大的。這是偏置電壓的穩(wěn)定性遭到破壞的原因。
本發(fā)明是從上述各問(wèn)題點(diǎn)出發(fā)而研究出來(lái)的。其目的在于利用帶偏置的比較裝置，做到即使差動(dòng)信號(hào)的電位發(fā)生了變動(dòng)，也仍可得到一穩(wěn)定的偏置電壓。
為解決上述課題，本發(fā)明的解決手段，作為檢測(cè)差動(dòng)信號(hào)的電位差是否超過(guò)了偏置電壓的帶偏置的比較裝置，其特征在于備有以上述差動(dòng)信號(hào)為差動(dòng)輸入并供出對(duì)應(yīng)于該差動(dòng)輸入的電位差的檢測(cè)電流的主比較電路，和供出偏置電流的偏置電流供給手段；且輸出的是上述檢測(cè)電流和上述偏置電流的差電流；而且為使上述偏置電壓穩(wěn)定，上述偏置電流供給手段能根據(jù)上述差動(dòng)信號(hào)的電位高度來(lái)控制偏置電流的大小。
若按照本發(fā)明之一，偏置電流的大小，由偏置電流供給手段根據(jù)差動(dòng)信號(hào)的電位高度來(lái)控制。于是，即使在由于差動(dòng)信號(hào)的電位變動(dòng)，主比較電路中的差動(dòng)輸入的電位差(差動(dòng)信號(hào)的電位差)與檢測(cè)電流間的特性發(fā)生了變化的情況下，仍可以根據(jù)差動(dòng)信號(hào)的電位來(lái)控制偏置電流的大小，所以偏置電壓(將它定義為檢測(cè)電流被偏置電流抵消時(shí)的差動(dòng)輸入的電位差)不會(huì)發(fā)生什么變化。因此，即使差動(dòng)信號(hào)的電位有變動(dòng)，仍可得到一穩(wěn)定的偏置電壓。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于偏置電流供給手段包括以上述差動(dòng)信號(hào)的中間電位為輸入，輸出對(duì)應(yīng)于該中間電位的參考差動(dòng)電壓的參考差動(dòng)電壓生成電路；和電路結(jié)構(gòu)與上述主比較電路相同，且以上述參考差動(dòng)電壓為差動(dòng)輸入，供出對(duì)應(yīng)于該電位差的電流作上述偏置電流的從比較電路。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于主、從比較電路，分別通過(guò)P型晶體管及N型晶體管所組成的并聯(lián)柵極接收差動(dòng)輸入。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于主、從比較電路，分別包括接收差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)，接收差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)，及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)；輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和；而且流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于參考差動(dòng)電壓生成電路包括內(nèi)有電阻并由上述中間電位和上述電阻上的電壓降生成上述參考差動(dòng)電壓的兩個(gè)電位的電位生成部；及為使上述電位生成部所擁有的電阻上的電壓降為一定值，而控制流過(guò)上述電阻的電流的電流控制部。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于電位生成部，備有以上述中間電位作為它的一個(gè)輸入的集成運(yùn)算放大電路，和上述電阻，它是連接著上述集成運(yùn)算放大電路的另一個(gè)輸入和輸出的電阻；且是將上述集成運(yùn)算放大電路的輸出輸出來(lái)作上述參考差動(dòng)電壓的一個(gè)電位的。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于電位生成部，備有以上述中間電位作為它的一個(gè)輸入的集成運(yùn)算放大電路，和上述電阻，它是連接著上述集成運(yùn)算放大電路的另一個(gè)輸入和輸出的第1電阻及與該第1電阻串聯(lián)連接著的第2電阻；且是將上述第1及第2電阻兩端的電位輸出來(lái)作上述參考差動(dòng)電壓的兩個(gè)電位的。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于電位生成部，備有上述電阻，它是互相串聯(lián)在一起且其連接節(jié)點(diǎn)上被施加了上述中間電位的第1及第2電阻；且是將上述第1及第2電阻兩端的電位輸出來(lái)作上述參考差動(dòng)電壓的兩個(gè)電位的。
其次，在上述本發(fā)明的帶偏置的比較裝置，其特征在于備有設(shè)在上述主比較電路的輸入側(cè)，并使上述差動(dòng)信號(hào)延遲所規(guī)定時(shí)間的延遲調(diào)節(jié)手段。
還有，本發(fā)明的解決手段，作為檢測(cè)差動(dòng)信號(hào)的電位差是否超過(guò)了偏置電壓的帶偏置的比較裝置，其特征在于備有以上述差動(dòng)信號(hào)為差動(dòng)輸入并供出對(duì)應(yīng)于該差動(dòng)輸入的電位差的檢測(cè)電流的主比較電路，和供出偏置電流的從比較電路；輸出的是上述檢測(cè)電流和上述偏置電流的差電流，上述主、從比較電路，分別包括接收差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)；接收差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)；及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)，輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和，而且，流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
還有，本發(fā)明的解決手段，作為供來(lái)對(duì)應(yīng)于差動(dòng)輸入的電位差的電流的比較電路，其特征在于備有接收上述差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)，接收上述差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)，及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)；輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和；而且流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
附圖的簡(jiǎn)要說(shuō)明。
圖1示出了本發(fā)明的一個(gè)實(shí)施例所涉及的帶偏置的比較裝置的概略結(jié)構(gòu)。
圖2示出了本發(fā)明的技術(shù)要點(diǎn)，(a)是一表示本實(shí)施例中的差動(dòng)輸入電位的變化和偏置電壓的關(guān)系的曲線(xiàn)；(b)是一表示以前例中的差動(dòng)輸入電位的變化和偏置電壓的關(guān)系的曲線(xiàn)。
圖3示出了圖1中的主、從比較電路的一個(gè)具體電路結(jié)構(gòu)。
圖4是一表示流過(guò)圖3的電路中的電流和差動(dòng)輸入電位間關(guān)系的曲線(xiàn)。
圖5(a)、(b)示出了圖3中的電路結(jié)構(gòu)的一個(gè)變形。
圖6是本發(fā)明的一個(gè)實(shí)施例所涉及的帶偏置的比較裝置的一個(gè)變形。
圖7示出了圖6中的主、從比較電路的一個(gè)電路結(jié)構(gòu)。
圖8(a)示出了參考差動(dòng)電壓生成電路4的一個(gè)電路結(jié)構(gòu)，(b)示出了(a)中的差動(dòng)信號(hào)的中間電位和參考差動(dòng)電壓間的關(guān)系。
圖9(a)示出了參考差動(dòng)電壓生成電路4的另一個(gè)電路結(jié)構(gòu)，(b)示出了(a)中的差動(dòng)信號(hào)的中間電位和參考差動(dòng)電壓間的關(guān)系。
圖10(a)示出了參考差動(dòng)電壓生成電路4的又一電路結(jié)構(gòu)，(b)示出了(a)中的差動(dòng)信號(hào)的中間電位和參考差動(dòng)電壓間的關(guān)系。
圖11(a)示出了參考差動(dòng)電壓生成電路4的又一電路結(jié)構(gòu)，(b)示出了(a)中的差動(dòng)信號(hào)的中間電位和參考差動(dòng)電壓間的關(guān)系。
圖12(a)示出了參考差動(dòng)電壓生成電路4的又一電路結(jié)構(gòu)，(b)示出了(a)中的差動(dòng)信號(hào)的中間電位和參考差動(dòng)電壓間的關(guān)系。
圖13是表示由參考差動(dòng)電壓生成電路的延遲時(shí)間而引起的死時(shí)間的圖。
圖14(a)示出了設(shè)置了延遲調(diào)節(jié)電路的帶偏置的比較裝置的結(jié)構(gòu)，(b)示出了延遲調(diào)節(jié)電路的一個(gè)結(jié)構(gòu)。
圖15示出了是如何靠延遲調(diào)節(jié)電路來(lái)消除死時(shí)間的。
圖16(a)示出了本發(fā)明的一個(gè)實(shí)施例所涉及的帶偏置的比較裝置的又一個(gè)變形的結(jié)構(gòu)，(b)示出了(a)中的從比較電路的電路結(jié)構(gòu)。
圖17示出了由本實(shí)施例所涉及的帶偏置的比較裝置而構(gòu)成的、對(duì)傳輸線(xiàn)上的差動(dòng)信號(hào)進(jìn)行3值判斷的系統(tǒng)。
圖18是圖17中的系統(tǒng)結(jié)構(gòu)的一個(gè)變形。
圖19示出了在IEEE1394標(biāo)準(zhǔn)中，是怎樣對(duì)差動(dòng)信號(hào)進(jìn)行3值判斷的。
圖20示出了以往的帶偏置的比較裝置的結(jié)構(gòu)。
圖21是一表示在圖20的電路中，差動(dòng)輸入電位和電流間的關(guān)系的曲線(xiàn)。
符號(hào)之說(shuō)明1，1A，1a，1b帶偏置的比較裝置；2，2A主比較電路；3，3A，3B偏置電流供給手段；4參考差動(dòng)電壓生成電路；5，5A從比較電路；10，10A電流控制部；20，20A，20B電位生成部；21，22，25集成運(yùn)算放大電路；23，24電阻；26a第1電阻；26b第2電阻；30，30A電位生成部；33第1電阻；34第2電阻；40延遲調(diào)節(jié)電路；Icomp檢測(cè)電流；Ioffset偏置電流；TX，XTX差動(dòng)信號(hào)；Va差動(dòng)信號(hào)的電位差；Vm差動(dòng)信號(hào)的中間電位；OFS，XOFS參考差動(dòng)電壓；QP1恒流源；QP2，QP3第1晶體管對(duì)；QN2，QN3第2晶體管對(duì)；QP5，QP6第3晶體管對(duì)。
(本發(fā)明的實(shí)施例)參照附圖，說(shuō)明本發(fā)明的一個(gè)實(shí)施例。
圖1示出了本發(fā)明的一個(gè)實(shí)施例所涉及的帶偏置的比較裝置的概略結(jié)構(gòu)。圖1所示的帶偏置的比較裝置1，以通過(guò)傳輸線(xiàn)TX、XTX傳輸?shù)牟顒?dòng)信號(hào)(以下，稱(chēng)其為“差動(dòng)信號(hào)TX、XTX”)為輸入。裝置1包括以差動(dòng)信號(hào)TX、XTX為差動(dòng)輸入，并供出對(duì)應(yīng)于該差動(dòng)輸入的電位差(差動(dòng)信號(hào)電位差)Va的檢測(cè)電流Icomp的主比較電路2；和提供偏置電流Ioffset的偏置電流供給手段3。偏置電流供給手段3又包括以差動(dòng)信號(hào)TX、XTX的中間電位Vm為輸入，輸出對(duì)應(yīng)于該中間電位Vm的參考差動(dòng)電壓OFS、XOFS的參考差動(dòng)電壓生成電路4；和以參考差動(dòng)電壓OFS、XOFS為輸入，供出對(duì)應(yīng)于該電位差的電流作偏置電流Ioffset的從比較電路5。
這里，中間電位Vm能表示出差動(dòng)信號(hào)TX、XTX的電位高度就行了。在本實(shí)施例中，令差動(dòng)信號(hào)TX、XTX的中心電位(平均電位)為中間電位Vm。
主比較電路2和從比較電路5的輸出被接在同一處，帶偏置的比較裝置1輸出檢測(cè)電流Icomp與偏置電流Ioffset的差電流。于是圖1所示的帶偏置的比較裝置1的輸出入特性就具有偏置了。再就是，主比較電路2和從比較電路5的電路結(jié)構(gòu)相同。
這里所說(shuō)的“相同”，意指本質(zhì)相同。具體而言，構(gòu)成電路的晶體管的尺寸以及連接關(guān)系大致相同，工作參數(shù)、受電位Vm的影響程度以及受電源電壓的影響程度本質(zhì)上相同就行了。
以下，參照?qǐng)D2，對(duì)本發(fā)明的技術(shù)要點(diǎn)進(jìn)行說(shuō)明。
圖2(a)是一表示本實(shí)施例中的差動(dòng)信號(hào)電位差Va與檢測(cè)電流Icomp、偏置電流Ioffset之間的關(guān)系的曲線(xiàn)。當(dāng)差動(dòng)信號(hào)TX、XTX的中間電位Vm在所規(guī)定的范圍(例如圖20中的曲線(xiàn)上的Za、Zb)內(nèi)時(shí)，Icomp-Va特性曲線(xiàn)會(huì)隨著電位Vm而上下變動(dòng)。因此，為穩(wěn)定偏置電壓，本實(shí)施例是根據(jù)差動(dòng)信號(hào)TX、XTX的電位來(lái)控制偏置電流Ioffset的大小的。按照?qǐng)D1所示的結(jié)構(gòu)，參考差動(dòng)電壓生成電路4探測(cè)差動(dòng)信號(hào)TX、XTX的中間電位Vm，并輸出以該電位Vm為中心的并用來(lái)生成偏置電流Ioffset的參考差動(dòng)電壓OFS、XOFS。
因主比較電路2及從比較電路5的電路結(jié)構(gòu)相同，所以它們的輸出入特性就基本上相同。因此，當(dāng)Icomp-Va特性曲線(xiàn)隨著電位Vm而上下變動(dòng)時(shí)，偏置電流Ioffset也同樣地隨著電位Vm發(fā)生變化。因偏置電壓為檢測(cè)電流Icomp與偏置電流Ioffset相等時(shí)的差動(dòng)信號(hào)電位差Va，故本實(shí)施例中，如圖2(a)所示，偏置電壓則不隨電位Vm變化，一直都是很穩(wěn)定的。
圖2(b)是一表示以往技術(shù)中的差動(dòng)信號(hào)電位差Va與檢測(cè)電流Icomp、偏置電流Ioffset之間的關(guān)系的曲線(xiàn)。如圖2(b)所示，因那時(shí)為偏置而施加的電位被固定住了，所以不管差動(dòng)信號(hào)TX、XTX的電位為多少，偏置電流Ioffset一直是固定不變的。因此，當(dāng)Icomp-Va特性曲線(xiàn)隨著電位Vm上下變動(dòng)時(shí)，偏置電壓也跟著發(fā)生很大的變動(dòng)。
這就是說(shuō)，按本發(fā)明，可以收到顯著的以往技術(shù)所達(dá)不到的效果即使差動(dòng)信號(hào)的電位發(fā)生變動(dòng)，偏置電壓仍會(huì)很穩(wěn)定。
圖3示出了圖1中的主比較電路2及從比較電路5的一個(gè)電路結(jié)構(gòu)。為了使中心電位以在接地電位附近到電源電壓附近變化的差動(dòng)信號(hào)TX、XTX為輸入，圖3所示的電路是通過(guò)P型晶體管QP2、QP3以及N型晶體管QN2、QN3而成的并聯(lián)柵極來(lái)接收差動(dòng)輸入的。
在圖3中，設(shè)流過(guò)由柵極接收同相輸入的P型晶體管QP2的電流為I1；設(shè)流過(guò)由柵極接收反相輸入的P型晶體管QP3的電流為I2；設(shè)流過(guò)由柵極接收同相輸入的N型晶體管QN2的電流(即通過(guò)電流鏡電路的作用，流過(guò)P型晶體管QP6的電流)為I3；設(shè)流過(guò)由柵極接收反相輸入的N型晶體管QN3的電流(即通過(guò)電流鏡電路的作用，流過(guò)P型晶體管QP5的電流)為I4。于是，輸出電流就成為{(I2-I1)+(I3-I4)}了。該輸出電流將成為主比較電路2中的檢測(cè)電流Icomp；該輸出電流還將成為從比較電路5中的偏置電流Ioffset。由P型晶體管QP2、QP3構(gòu)成第1晶體管對(duì)；由N型晶體管QN2、QN3構(gòu)成第2晶體管對(duì)；由P型晶體管QP5、QP6構(gòu)成第3晶體管對(duì)。
輸出偏置電流Ioffset的從比較電路5的結(jié)構(gòu)，從輸入晶體管QP2、QP3、QN2、QN3，負(fù)載電路到接收流過(guò)輸入晶體管的電流的電流鏡電路為止，全都與主比較電路2相同。因此，主比較電路2中的檢測(cè)電流Icomp由于差動(dòng)輸入電位的變動(dòng)而發(fā)生的變化，基本上和從比較電路5中的偏置電流Ioffset的變化相同。
再就是，圖3所示的電路結(jié)構(gòu)具有抗差動(dòng)輸入的電位變動(dòng)性強(qiáng)的特點(diǎn)。由圖3可知，流過(guò)電流I1的QP2、流過(guò)電流I2的QP3、流過(guò)電流I3的QP6以及流過(guò)電流I4的QP5的源極，全都與作為恒流源的P型晶體管QP1的漏極相接。因此，即使差動(dòng)輸入的電位發(fā)生變動(dòng)，仍可保持總電流I(＝I1+I2+I3+I4)為一定值。
圖4是一表示差動(dòng)信號(hào)TX、XTX的電位(以中間電位Vm表示)和流過(guò)圖3所示的電路中的電流之間的關(guān)系的曲線(xiàn)。如圖4所示，當(dāng)差動(dòng)輸入電位降低時(shí)，電流I1、I2變大；當(dāng)它升高時(shí)，電流I1、I2則變小。另一方面，當(dāng)差動(dòng)輸入電位降低時(shí)，電流I3、I4變??；當(dāng)它升高時(shí)，電流I3、I4則變大。此時(shí)，通過(guò)保持總電流I一定，則無(wú)論差動(dòng)輸入的電位怎樣變化，輸出電流Icomp、Ioffset都能很穩(wěn)定。其原因是，當(dāng)差動(dòng)輸入電位降低時(shí)，(I2-I1)變大了，(I3-I4)則變小了；而當(dāng)差動(dòng)輸入電位升高時(shí)，(I3-I4)變大了，(I2-I1)則變小了。即通過(guò)靠共同的恒流源QP1提供電流I1～I(xiàn)4，便可得到一不管差動(dòng)輸入電位如何變化，一直都能很穩(wěn)定的檢測(cè)電流Icomp和偏置電流Ioffset。
圖5是圖3所示的電路結(jié)構(gòu)的一個(gè)變形。(a)中，追加了晶體管QP8，(b)在(a)的基礎(chǔ)上，省略了晶體管QP1、QN1，又追加了一個(gè)晶體管QN6。
圖6是圖1所示的結(jié)構(gòu)的一個(gè)變形，有一部分電路為主比較電路2A和從比較電路5A二者公用。圖7示出了圖6中的主比較電路2A和從比較電路5A的一個(gè)具體電路結(jié)構(gòu)。
其次，對(duì)參考差動(dòng)電壓生成電路4的具體結(jié)構(gòu)加以說(shuō)明。參考差動(dòng)電壓生成電路4能夠隨著電位Vm的變動(dòng)，而生成對(duì)應(yīng)于差動(dòng)信號(hào)TX、XTX的中間電位Vm的參考差動(dòng)電壓OFS、XOFS。構(gòu)成參考差動(dòng)電壓生成電路4，為的是能使主比較電路2的差動(dòng)輸入基本上與參考差動(dòng)電壓OFS、XOFS的中心電位一致。
圖8(a)示出了參考差動(dòng)電壓生成電路4的電路結(jié)構(gòu)。如圖8(a)所示，參考差動(dòng)電壓生成電路4包括電流控制部10和電位生成部20。電位生成部20又包括以差動(dòng)信號(hào)TX、XTX的中間電位Vm為它的一個(gè)輸入的第1及第2集成運(yùn)算放大電路21、22。第1集成運(yùn)算放大電路21的另一個(gè)輸入和輸出通過(guò)電阻23相連，第2集成運(yùn)算放大電路22的另一個(gè)輸入和輸出則通過(guò)電阻24相連。由電流控制部10控制的電流Ir反向流過(guò)電阻23、24。
第1及第2集成運(yùn)算放大電路21、22的輸出分別被輸出來(lái)作參考差動(dòng)電壓OFS、XOFS。即如圖8(b)所示，生成比中間電位Vm高出電阻23上的電壓降，即(Ir·Rx)的電位作電位OFS；生成比中間電位Vm低電阻24上的電壓降，即(Ir·Rx)的電位作電位XOFS。
電流控制部10控制電流Ir，以使電位生成部20里的電阻23、24上的電壓降一定。帶隙電壓基準(zhǔn)電路(band-gap voltage reference circuit)11，為一能生成幾乎不受電源電壓、溫度變化影響的穩(wěn)定的基準(zhǔn)電壓Vbgr的電路。就象在有關(guān)模擬電路的課本等里所描述的那樣，例如用由溫度而引起的電流變化特性相反的二極管和電阻組合而成的基準(zhǔn)電路來(lái)構(gòu)成帶隙電壓基準(zhǔn)電路11就行了。
用電阻12、13對(duì)從帶隙電壓基準(zhǔn)電路11中輸出的基準(zhǔn)電壓Vbgr進(jìn)行電阻分割而生成電位Vq。由電流鏡電路來(lái)承擔(dān)讓電流Ir流通的任務(wù)，為的是通過(guò)電阻14上的電壓降，得到與該電位Vq相等的電位。即使電阻值Rx發(fā)生變動(dòng)，該電流控制部10也能通過(guò)控制電流Ir來(lái)穩(wěn)定電阻23、24上的電壓降值。
圖9(a)示出了參考差動(dòng)電壓生成電路4的另一個(gè)電路結(jié)構(gòu)。在圖9(a)所示的電路中，電位生成部20A包括以差動(dòng)信號(hào)TX、XTX的中間電位Vm為它的一個(gè)輸入的集成運(yùn)算放大電路25。該集成運(yùn)算放大電路25的另一個(gè)輸入和輸出通過(guò)電阻26a相連，且電阻26a上串聯(lián)著電阻26b。由電流控制部10A控制的電流Ir流過(guò)串聯(lián)在一起的電阻26a和26b。
被串聯(lián)在一起的電阻26a和26b兩端的電位，分別被輸出來(lái)作參考差動(dòng)電壓的電位OFS、XOFS。即如圖9(b)所示，生成比中間電位Vm高出電阻26a上的電壓降，即(Ir·Rx)的電位作電位OFS；生成比中間電位Vm低電阻26b上的電壓降，即(Ir·Rx)的電位作電位XOFS。若采用圖9(a)所示的結(jié)構(gòu)，便可比圖8(a)所示的結(jié)構(gòu)少用一個(gè)集成運(yùn)算放大電路。
再就是，在參考差動(dòng)電壓生成電路4中，也可以不采用動(dòng)作比較慢的集成運(yùn)算放大電路。
圖10(a)示出了沒(méi)采用集成運(yùn)算放大電路的參考差動(dòng)電壓生成電路4的電路結(jié)構(gòu)。如圖10(a)所示，電位生成部30包括第1恒流電路31、第2恒流電路32、和被設(shè)置在第1及第2恒流電路31、32之間且互相串聯(lián)著的電阻33和34。其中，第1恒流電路31由被電流控制部10的輸出電位Vz控制著的P型晶體管構(gòu)成，且靠電流控制部10的控制讓恒電流Ir從電源流出。第2恒流電路32由被電流控制部10的輸出電位Vz控制著的P型晶體管以及由N型晶體管而組成的電流鏡電路構(gòu)成，且靠電流控制部10的控制，讓接地線(xiàn)吸收恒電流Ir。
被電流控制部10控制的電流Ir流過(guò)串聯(lián)在一起的電阻33、34。于是，電阻33、34間的連接節(jié)點(diǎn)上被施加了差動(dòng)信號(hào)TX、XTX的中間電位Vm，它們兩端的電位分別被輸出來(lái)作參考差動(dòng)電壓的電位OFS、XOFS。即如圖10(b)所示，生成比中間電位Vm高出電阻33上的電壓降，即(Ir·Rx)的電位作電位OFS；生成比中間電位Vm低電阻34上的電壓降，即(Ir·Rx)的電位作電位XOFS。
因?yàn)樵趫D10(a)所示的結(jié)構(gòu)沒(méi)采用集成運(yùn)算放大電路，所以能快速地跟上差動(dòng)信號(hào)TX、XTX的中間電位Vm的變動(dòng)。因此，圖10(a)的電路結(jié)構(gòu)非常適合即使中間電位Vm發(fā)生交流性的變動(dòng)，也仍必須獲得偏置電壓這樣的情形。因?yàn)閺碾娫戳鞒龅慕?jīng)過(guò)第1恒流電路31的恒電流Ir完全被第2恒流電路32所吸收，所以該電路結(jié)構(gòu)不會(huì)對(duì)傳輸線(xiàn)TX、XTX的阻抗特性造成什么影響，不會(huì)使中間電位Vm發(fā)生什么變動(dòng)。
圖11(a)示出了無(wú)集成運(yùn)算放大電路時(shí)的參考差動(dòng)電壓生成電路4的又一電路結(jié)構(gòu)。該電路結(jié)構(gòu)中，差動(dòng)信號(hào)TX、XTX的中間電位Vm大約與電源電壓或者接地電壓相等。因此，它對(duì)于第1及第2恒流電路31、32并不一定會(huì)穩(wěn)定工作的情況非常有效。
在電位生成部30A中，4個(gè)電阻35a、35b、36a以及36b被接在第1及第2恒流電路31、32之間且互相串聯(lián)。電阻35a、35b、36a以及36b的電阻值和圖10(a)中的電阻33、34的電阻值Rx相等。于是，差動(dòng)信號(hào)的中間電位Vm就被加在電阻35b、36a之間的連接節(jié)點(diǎn)上了。
如圖11(b)所示，電阻35a上端的電位Vj比中間電位Vm高出電阻35a、35b上的電壓降，即(Ir·2Rx)這一部分；電阻36b下端的電位Vw比中間電位Vm低電阻36a、36b上的電壓降，即(Ir·2Rx)這一部分。
因此，就將電位Vj和電位Vm配成對(duì)；將電位Vm和電位Vw也配成對(duì)，然后選出該兩對(duì)中的任一對(duì)，并將它輸出來(lái)作參考差動(dòng)電壓的電位OFS、XOFS。此選擇是這樣進(jìn)行的，例如，另設(shè)一檢測(cè)差動(dòng)信號(hào)TX、XTX的中間電位Vm的電路，當(dāng)電位Vm比基準(zhǔn)電位Vref(例如為1/2VDD)低時(shí)，便選電位Vj和電位Vm這一對(duì)；而當(dāng)中間電位Vm比基準(zhǔn)電位Vref高時(shí)，則選電位Vm和電位Vw這一對(duì)。
圖8～圖11所示的結(jié)構(gòu)的共同之處是，電位生成部里都有電阻，能通過(guò)差動(dòng)輸入的中間電位和該電阻上的電壓降，生成參考差動(dòng)電壓的兩個(gè)電位；電流控制部能控制流過(guò)電位生成部里的電阻上的電流，而使該電阻上的電壓降為一定值。
圖12(a)示出了參考差動(dòng)電壓生成電路4的又一電路結(jié)構(gòu)。圖12(a)所示的電路結(jié)構(gòu)基本上和圖9(a)相同，所不同的是，集成運(yùn)算放大電路25的一個(gè)輸入和輸出，不是通過(guò)電阻26a相連而是直接相連了。換句話(huà)說(shuō)，如圖12(b)所示，和中間電位Vm相等的電位，從電位生成部20B輸出來(lái)作參考差動(dòng)電壓的電位OFS；比中間電位Vm低電阻26a、26b上的電壓降即(Ir·2Rx)的電位輸出來(lái)作電位XOFS。
圖12(a)所示的結(jié)構(gòu)，對(duì)于差動(dòng)信號(hào)TX、XTX的電位高度上升，而中間電位Vm接近電源電位Vcc這樣的情況是非常有效的。換句話(huà)說(shuō)，當(dāng)中間電位Vm接近電源電位Vcc而使電位差(Vcc-Vm)小于(Ir·Rx)時(shí)，靠圖9所示的結(jié)構(gòu)則得不到我們想得到的參考差動(dòng)電壓。與此相對(duì)，若靠圖12(a)所示的結(jié)構(gòu)，即使在中間電位Vm接近電源電位Vcc的情況下，也能得到我們想得到的參考差動(dòng)電壓。
比較理想的是，同時(shí)采用圖9(a)所示的和圖12(a)所示的這兩個(gè)結(jié)構(gòu)，然后根據(jù)中間電位Vm的高度來(lái)讓其中之一方工作。當(dāng)然，視所應(yīng)用的系統(tǒng)，僅采用其中之一方也是完全可以的。
這里，當(dāng)作為輸入的中間電位Vm發(fā)生變化時(shí)，參考差動(dòng)電壓生成電路4延遲一段時(shí)間后，才對(duì)應(yīng)該變化來(lái)改變參考差動(dòng)電壓OFS、XOFS的高度。因此，如圖13所示，當(dāng)差動(dòng)信號(hào)TX、XTX的電位高度發(fā)生變化時(shí)，從主比較電路2輸出的檢測(cè)電流Icomp先發(fā)生變化，在參考差動(dòng)電壓生成電路4中延遲一延遲時(shí)間td以后，從從比較電路5輸出的偏置電流Ioffset才發(fā)生變化。于是，在檢測(cè)電流Icomp和偏置電流Ioffset之間就出現(xiàn)了偏離理想狀態(tài)的死時(shí)間(dead time)，這樣就可能引起誤動(dòng)作。
圖14(a)示出了為解決上述問(wèn)題而設(shè)置了延遲調(diào)節(jié)電路40的帶偏置的比較裝置的結(jié)構(gòu)。延遲調(diào)節(jié)電路40是一將近似于參考差動(dòng)電壓生成電路4的延遲時(shí)間td的這一延遲，加到主比較電路2的差動(dòng)輸入上的電路。例如，靠如圖14(b)所示的簡(jiǎn)單結(jié)構(gòu)就能實(shí)現(xiàn)它。將延遲調(diào)節(jié)電路40接在主比較電路2的輸入側(cè)，那么，如圖15所示，時(shí)間td過(guò)后，差動(dòng)信號(hào)TX、XTX才會(huì)被加到節(jié)點(diǎn)A、B上，死時(shí)間就這樣被消除了。結(jié)果，誤動(dòng)作也就可以避免了。
圖16(a)示出了本實(shí)施例所涉及的帶偏置的比較裝置的又一個(gè)變形。如圖16(a)所示，偏置電流供給手段3B中無(wú)參考差動(dòng)電壓生成電路，它僅由從比較電路5B構(gòu)成。從比較電路5B的同相輸入及反相輸入里輸入的都是差動(dòng)信號(hào)的中間電位Vm。
圖16(b)示出了從比較電路5B的電路結(jié)構(gòu)。如圖16(b)所示，使晶體管QP2、QP4、QP5以及QN3所組成的組X，和晶體管QP3、QP6、QP7以及QN2所組成的組Y的工作特性不對(duì)稱(chēng)。這樣，即使同相輸入和反相輸入雙方輸入的都是電位Vm，也仍可以生成偏置電流Ioffset。例如，讓晶體管的柵極長(zhǎng)、柵極寬不一樣；或者設(shè)定不同的襯底電位以使閾值電壓不一樣；這些都能使工作特性具有非對(duì)稱(chēng)性。
圖17示出了采用本實(shí)施例所涉及的帶偏置的比較裝置而構(gòu)成的、進(jìn)行傳輸線(xiàn)TX、XTX上的差動(dòng)信號(hào)的3值判斷的系統(tǒng)。如圖17所示，1a、1b是本實(shí)施例所涉及的帶偏置的比較裝置，且裝置1a和裝置1b里的差動(dòng)輸入的極性是相反的。
再者，如圖18所示，裝置1a和裝置1b也可共用一個(gè)參考差動(dòng)電壓生成電路4。
綜上所述，若按本發(fā)明，即使在由于差動(dòng)信號(hào)電位的變動(dòng)主比較電路中的差動(dòng)信號(hào)的電位差與檢測(cè)電流間的特性發(fā)生變化的情況下，也能根據(jù)差動(dòng)信號(hào)的電位來(lái)控制偏置電流的大小，所以偏置電壓就不會(huì)發(fā)生什么變化了。于是，實(shí)現(xiàn)了差動(dòng)信號(hào)的電位在變動(dòng)，偏置電壓卻很穩(wěn)定的帶偏置的比較裝置。
權(quán)利要求
1.一種檢測(cè)差動(dòng)信號(hào)的電位差是否超過(guò)了偏置電壓的帶偏置的比較裝置，其特征在于備有以上述差動(dòng)信號(hào)為差動(dòng)輸入并供出對(duì)應(yīng)于該差動(dòng)輸入的電位差的檢測(cè)電流的主比較電路，和供出偏置電流的偏置電流供給手段；且輸出的是上述檢測(cè)電流和上述偏置電流的差電流；而且為使上述偏置電壓穩(wěn)定，上述偏置電流供給手段能根據(jù)上述差動(dòng)信號(hào)的電位高度來(lái)控制偏置電流的大小。
2.根據(jù)權(quán)利要求1所述的帶偏置的比較裝置，其特征在于上述偏置電流供給手段，包括以上述差動(dòng)信號(hào)的中間電位為輸入，輸出對(duì)應(yīng)于該中間電位的參考差動(dòng)電壓的參考差動(dòng)電壓生成電路；和電路結(jié)構(gòu)與上述主比較電路相同，且以上述參考差動(dòng)電壓為差動(dòng)輸入，供出對(duì)應(yīng)于該電位差的電流作上述偏置電流的從比較電路。
3.根據(jù)權(quán)利要求2所述的帶偏置的比較裝置，其特征在于上述主、從比較電路，分別通過(guò)P型晶體管及N型晶體管所組成的并聯(lián)柵極接收差動(dòng)輸入。
4.根據(jù)權(quán)利要求2所述的帶偏置的比較裝置，其特征在于上述主、從比較電路，分別包括接收差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)，接收差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)，及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)；輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和；而且流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
5.根據(jù)權(quán)利要求2所述的帶偏置的比較裝置，其特征在于上述參考差動(dòng)電壓生成電路，包括內(nèi)有電阻并由上述中間電位和上述電阻上的電壓降，生成上述參考差動(dòng)電壓的兩個(gè)電位的電位生成部；及為使上述電位生成部所擁有的電阻上的電壓降為一定值，而控制流過(guò)上述電阻的電流的電流控制部。
6.根據(jù)權(quán)利要求5所述的帶偏置的比較裝置，其特征在于上述電位生成部，備有以上述中間電位作為它的一個(gè)輸入的集成運(yùn)算放大電路，和上述電阻，它是連接著上述集成運(yùn)算放大電路的另一個(gè)輸入和輸出的電阻；且是將上述集成運(yùn)算放大電路的輸出輸出來(lái)作上述參考差動(dòng)電壓的一個(gè)電位的。
7.根據(jù)權(quán)利要求5所述的帶偏置的比較裝置，其特征在于上述電位生成部，備有以上述中間電位作為它的一個(gè)輸入的集成運(yùn)算放大電路，和上述電阻，它是連接著上述集成運(yùn)算放大電路的另一個(gè)輸入和輸出的第1電阻及與該第1電阻串聯(lián)連接著的第2電阻；且是將上述第1及第2電阻兩端的電位輸出來(lái)作上述參考差動(dòng)電壓的兩個(gè)電位的。
8.根據(jù)權(quán)利要求5所述的帶偏置的比較裝置，其特征在于上述電位生成部，備有上述電阻，它是互相串聯(lián)在一起且其連接節(jié)點(diǎn)上被施加了上述中間電位的第1及第2電阻；且是將上述第1及第2電阻兩端的電位輸出來(lái)作上述參考差動(dòng)電壓的兩個(gè)電位的。
9.根據(jù)權(quán)利要求2所述的帶偏置的比較裝置，其特征在于備有設(shè)在上述主比較電路的輸入側(cè)，并使上述差動(dòng)信號(hào)延遲所規(guī)定時(shí)間的延遲調(diào)節(jié)手段。
10.一種檢測(cè)差動(dòng)信號(hào)的電位差是否超過(guò)了偏置電壓的帶偏置的比較裝置，其特征在于備有以上述差動(dòng)信號(hào)為差動(dòng)輸入并供出對(duì)應(yīng)于該差動(dòng)輸入的電位差的檢測(cè)電流的主比較電路，和供出偏置電流的從比較電路；輸出的是上述檢測(cè)電流和上述偏置電流的差電流，上述主、從比較電路，分別包括接收差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)，接收差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)，及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)；輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和；而且流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
11.一種供來(lái)對(duì)應(yīng)于差動(dòng)輸入的電位差的電流的比較電路，其特征在于備有接收上述差動(dòng)輸入的一導(dǎo)電型的第1晶體管對(duì)，接收上述差動(dòng)輸入的另一導(dǎo)電型的第2晶體管對(duì)，及借助于電流鏡電路，在其中流過(guò)與流過(guò)上述第2晶體管對(duì)的電流相等的電流的上述一導(dǎo)電型的第3晶體管對(duì)；輸出的是上述第1晶體管對(duì)的差電流和上述第3晶體管對(duì)的差電流之和；而且流入上述第1及第3晶體管對(duì)的電流是從同一個(gè)恒流源供來(lái)的。
全文摘要
主比較電路2供出對(duì)應(yīng)于差動(dòng)信號(hào)TX、XTX的電位差Va的檢測(cè)電流Icomp;參考差動(dòng)電壓生成電路4生成對(duì)應(yīng)于差動(dòng)信號(hào)的中間電位Vm的參考差動(dòng)電壓OFS、XOFS;從比較電路5供出對(duì)應(yīng)于該電位差的電流,作偏置電流Ioffset。因裝置1輸出電流Icomp、Ioffset的差電流,故其輸出入特性具有偏置。因電路2、5的電路結(jié)構(gòu)相同,故當(dāng)電路2的Va－Icomp特性隨電位Vm變化時(shí),偏置電流Ioffset也發(fā)生同樣的變化。結(jié)果,即使差動(dòng)信號(hào)的電位發(fā)生變動(dòng),裝置1的偏置電壓也不會(huì)發(fā)生什么變化。
文檔編號(hào)H03F3/45GK1257348SQ9912549
公開(kāi)日2000年6月21日 申請(qǐng)日期1999年12月9日 優(yōu)先權(quán)日1998年12月16日
發(fā)明者山內(nèi)寬行, 寺田裕 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社