專利名稱：可縮放的多層互聯(lián)結(jié)構(gòu)的制作方法
背景技術(shù)：
1.發(fā)明領(lǐng)域本發(fā)明涉及可編程門陣列領(lǐng)域，特別是，本發(fā)明直接涉及用于增加可布線性和加快現(xiàn)場可編程門陣列中信號速度的可縮放多層連接器抽頭網(wǎng)絡(luò)。
2.技術(shù)背景現(xiàn)場可編程門陣列(FPGA)是一種能夠被用戶編程以執(zhí)行邏輯功能的成本有效的、高密度的現(xiàn)用的集成邏輯電路。電路設(shè)計(jì)者規(guī)定所需的邏輯功能和FPGA被編程并據(jù)此處理信號。根據(jù)邏輯密度要求和生產(chǎn)量，F(xiàn)PGA依據(jù)成本和到達(dá)市場的時(shí)間是優(yōu)越的選擇對象。典型的FPGA基本上是由一個(gè)圍繞可配置函數(shù)發(fā)生器(CFG)邏輯塊內(nèi)矩陣的I/O塊的外環(huán)組成的。駐留在FPGA外圍的I/O塊可由用戶編程，從而使每個(gè)I/O塊能夠被獨(dú)立編程以作為輸入和輸出并能夠處于三態(tài)。每個(gè)邏輯塊典型地包含多個(gè)CFG和多個(gè)存儲寄存器。所述CFG用于在其輸入變量上執(zhí)行布爾函數(shù)。
互聯(lián)資源占用多個(gè)邏輯塊矩陣的行和列之間的通道，還占用所述邏輯塊和I/O塊之間的通道。這些互聯(lián)資源對控制芯片上兩個(gè)或多個(gè)指定點(diǎn)之間的互聯(lián)提供靈活性。通常，金屬線的網(wǎng)絡(luò)在邏輯塊之間垂直和水平地以行和列排列?？删幊涕_關(guān)將所述邏輯塊和I/O塊的輸入和輸出端連接到這些金屬線上。在行和列交點(diǎn)處的交點(diǎn)開關(guān)和互換開關(guān)用于將信號從一個(gè)線轉(zhuǎn)換到另一個(gè)線。經(jīng)常有很長的線被用于延伸整個(gè)長度和/或?qū)挾然蛩鲂酒员闾峁c(diǎn)到點(diǎn)的連接性。所述I/O邏輯塊的功能和它們各自的互聯(lián)都是可編程的。典型地，這些功能是由存儲在單片級或單獨(dú)存儲器中的可配置程序控制的。
伴隨著技術(shù)變得越來越高級，F(xiàn)PGA功能也日益復(fù)雜化了。增加一個(gè)陣列中CFG的數(shù)量以提供更加復(fù)雜的邏輯功能。于是互聯(lián)資源的數(shù)量也隨之增加。與CFG和互聯(lián)資源數(shù)量的增加相競爭要求必須保持芯片盡可能地小。在所需芯片上使占用資源最小的一種方法是在保持某種層互聯(lián)性的同時(shí)使布線資源最小。因此，可以看到當(dāng)在所述芯片上實(shí)現(xiàn)的功能增加時(shí)，連接大量信號所需要的互聯(lián)資源能夠被很快用盡。結(jié)果或者是由于難于達(dá)到而使多數(shù)CFG閑置不用或者是CFG被簡單用于互聯(lián)線而不是執(zhí)行某種邏輯功能，這將導(dǎo)致不必要的長的布線延遲和低的邏輯利用。替代的辦法是需要提供更多的布線資源，這些布線資源能夠明顯增加芯片尺寸。
發(fā)明概述提供了一種經(jīng)過改進(jìn)的現(xiàn)場可編程門陣列(FPGA)，包括多個(gè)抽頭網(wǎng)絡(luò)連接器，用于連接具有較低層互聯(lián)的邏輯單元組和用于連接較低層互聯(lián)和較高層互聯(lián)。在一個(gè)實(shí)施例中，連接器用于連接一組元件或可配置函數(shù)發(fā)生器(CFG)(包括存儲元件)至分層布線網(wǎng)絡(luò)的某一層。一個(gè)邏輯塊的組或組件由多個(gè)CFG構(gòu)成，CFG可編程地耦合到一組雙向輸入輸出線上。在本實(shí)施例中，采用了一種革新的組件結(jié)構(gòu)，該結(jié)構(gòu)在沒有特別增加邏輯元件的情況下提供了細(xì)的粒度。雙向輸入/輸出線耦合到所述連接器。所述連接器包括通過一個(gè)可編程開關(guān)耦合到雙向輸入/輸出線上的連接器抽頭線。所述連接器抽頭線還耦合到一個(gè)相鄰塊的連接器和雙向輸入/輸出線。通常，在相鄰塊之間發(fā)生多個(gè)信號傳輸，在現(xiàn)有技術(shù)中，使用互聯(lián)到布線分層結(jié)構(gòu)中較高層的有價(jià)值的布線。在本發(fā)明經(jīng)過改進(jìn)的FPGA中，來自一個(gè)邏輯塊的信號能直接傳送給相鄰邏輯塊而不必利用布線網(wǎng)絡(luò)。這解放了有價(jià)值的布線，使其能夠執(zhí)行更長的不相鄰塊布線，因此，使不相鄰布線所需要的間隔能夠優(yōu)化。一個(gè)附加的顯著優(yōu)點(diǎn)是，當(dāng)每個(gè)雙向輸入/輸出線選擇性地經(jīng)過兩個(gè)塊連接器抽頭網(wǎng)絡(luò)耦合到布線分層結(jié)構(gòu)中時(shí)，由信號布線引起的阻塞最小。
耦合到雙向輸入/輸出線上的還有多個(gè)雙向開關(guān)，這些雙向開關(guān)可以被編程以允許來自所述雙向輸入/輸出線的信號耦合到一個(gè)或多個(gè)多層分層布線上。第一可編程驅(qū)動(dòng)器和第二可編程驅(qū)動(dòng)器可編程地耦合在雙向輸入/輸出線和多個(gè)開關(guān)之間。第一驅(qū)動(dòng)器通過確定的可編程開關(guān)經(jīng)過雙向輸入/輸出線將從所述邏輯單元接收的信號驅(qū)動(dòng)給分層布線中的一個(gè)或多個(gè)布線。第二驅(qū)動(dòng)器取從分層布線的一個(gè)布線上接收的信號經(jīng)過一個(gè)可編程開關(guān)提供給雙向輸入/輸出線。因此，可以提供一個(gè)靈活的可編程連接器。另外，所述連接器可以被編程以提供一個(gè)“扇出”能力，其中，該連接器驅(qū)動(dòng)多個(gè)布線而不會引起顯著的附加信號延遲和不使用多抽頭連接器網(wǎng)絡(luò)。
在另外一個(gè)實(shí)施例中，抽頭連接器網(wǎng)絡(luò)還可以用于確定從較低層布線到較高層布線的路線。這是特別合乎需要的，以便在不要求所有的信號驅(qū)動(dòng)器都足夠大以沿最長布線驅(qū)動(dòng)信號的情況下，滿足沿所述較長布線驅(qū)動(dòng)信號的需要。特別是，提供了布線抽頭線，該抽頭線橫跨與第三級布線分層結(jié)構(gòu)相等的距離。一個(gè)抽頭網(wǎng)絡(luò)耦合到每個(gè)布線抽頭線上，以經(jīng)過該抽頭線將每個(gè)塊可編程連接到多個(gè)較高層布線之一上。所述連接器包括多個(gè)可編程雙向驅(qū)動(dòng)器，用于沿著布線分層結(jié)構(gòu)的較長、較高層布線驅(qū)動(dòng)信號。
這些連接器網(wǎng)絡(luò)使一個(gè)靈活的布線方案能夠?qū)崿F(xiàn)，在該方案中，每層布線都分成多個(gè)組。例如，一組可以被第一組邏輯元件或CFG訪問，第二組可以被第二組邏輯元件或CFG訪問。第一組布線可以經(jīng)過用于第二組邏輯元件或CFG的相應(yīng)連接器網(wǎng)絡(luò)到第二組邏輯元件或CFG進(jìn)行訪問。類似的，第二組邏輯元件或CFG可以經(jīng)過用于第一組元件或CFG的連接器網(wǎng)絡(luò)訪問第一組布線。由此可見第一組CFG和第二組CFG能夠訪問這兩組布線，借此以使信號布線阻塞可能性最小。
另外，最好包括一個(gè)轉(zhuǎn)向矩陣以使在一個(gè)布線上的信號傳輸給一個(gè)在不同方向的布線。例如，轉(zhuǎn)向矩陣的轉(zhuǎn)向元件使信號能夠在水平和垂直布線之間傳輸。當(dāng)轉(zhuǎn)向矩陣需要所述芯片上較多的面積時(shí)，可以利用所述連接器網(wǎng)絡(luò)提供特別用于最經(jīng)常發(fā)生的兩段對角連接的足夠連接性，同時(shí)使用于轉(zhuǎn)向矩陣的占用資源最少。特別是，所述連接器網(wǎng)絡(luò)能夠使所述器件實(shí)現(xiàn)部分轉(zhuǎn)向矩陣，其中一半以上的轉(zhuǎn)向元件被消除，從而節(jié)省了芯片面積。
另外，這種新穎的布線分層結(jié)構(gòu)由多層布線、連接器抽頭網(wǎng)絡(luò)和轉(zhuǎn)向矩陣組成，并允許一個(gè)新穎的、節(jié)省面積的平面布局圖被用于一個(gè)集成電路實(shí)現(xiàn)之中，且當(dāng)SRAM被用做結(jié)構(gòu)位時(shí)特別有效。這個(gè)平面布局圖是一個(gè)可縮放的塊結(jié)構(gòu)，在該結(jié)構(gòu)中，分組2×2塊的每個(gè)塊連接器抽頭網(wǎng)絡(luò)沿著彼此相關(guān)的相鄰軸安置成鏡象。再有，作為輸入/輸出裝置用于每個(gè)塊的雙向輸入/輸出線只在兩個(gè)方向(而不是通常的北、南、東和西方向)取向，從而使用于相鄰塊的塊連接抽頭網(wǎng)絡(luò)彼此面向。這種定向和配置允許所述塊共享布線資源。這減少了布線段的需要。另外，這種配置使2×2塊或4×4塊可以被分組成可縮放的。
所述新穎平面還有效利用了小片面積，使之幾乎沒有布局不工作區(qū)(dead space)，因?yàn)樵撈矫娌季謭D對于多個(gè)連續(xù)存儲器和傳輸門陣列(它提供雙向開關(guān)的功能)配有用于CFG及塊連接器抽頭網(wǎng)絡(luò)的驅(qū)動(dòng)器的小邏輯區(qū)。因此，避免了由于存儲器和邏輯的混合引起的典型間隙。組件內(nèi)布線和雙向布線相互混合并與存儲器和傳輸門陣列一起在芯片的不同層上重疊以提供到較高層布線的連接和塊內(nèi)CFG之間的連接。
附圖簡述本發(fā)明的目的、特性和優(yōu)點(diǎn)通過下述描述將變的更加明顯，其中
圖1的方框圖示出了能夠被本發(fā)明實(shí)現(xiàn)的現(xiàn)場可編程門陣列邏輯。
圖2A示出了一個(gè)邏輯組件的實(shí)施例。
圖2B示出了邏輯組件之間局部互聯(lián)的一個(gè)實(shí)施例。
圖3A和3B描述了一個(gè)具有垂直塊連接器的邏輯組件的例子。
圖4A示出了塊連接器和與布線分層結(jié)構(gòu)較高層布線的塊連接器抽頭網(wǎng)絡(luò)之間的連接。
圖4B示出了可編程連接到布線分層結(jié)構(gòu)多個(gè)層的垂直線上的水平塊連接器抽頭網(wǎng)絡(luò)的一個(gè)例子。
圖4C示出了可編程連接到布線分層結(jié)構(gòu)多個(gè)層的水平線上的垂直塊連接器抽頭網(wǎng)絡(luò)的一個(gè)例子。
圖5的簡圖示出了一個(gè)2×2邏輯塊和所述塊連接器抽頭網(wǎng)絡(luò)，所述網(wǎng)絡(luò)與轉(zhuǎn)向矩陣一起提供到布線分層結(jié)構(gòu)較高層的接口。
圖6A和6B示出另外一個(gè)實(shí)施例，在該實(shí)施例中，塊連接器抽頭網(wǎng)絡(luò)連接到多層布線的子組布線上。
圖7A、7B和7C是實(shí)施例的簡要框圖，分別示出了用于第一層布線的水平和垂直MLA轉(zhuǎn)向網(wǎng)絡(luò)和用于第二和第三層布線的部分轉(zhuǎn)向網(wǎng)絡(luò)。
圖8A的簡圖示出了用于一個(gè)邏輯塊的布局平面布局圖。
圖8B簡要示出了2×2邏輯塊陣列的布局平面布局圖。
詳細(xì)描述下面描述用于諸如現(xiàn)場可編程門陣列(FPGA)的可編程邏輯電路的新穎連接器抽頭網(wǎng)絡(luò)、互聯(lián)結(jié)構(gòu)和布局平面布局圖。在下面用于解釋的描述中，給出了大量諸如組合邏輯單元或可配置函數(shù)發(fā)生器(CFG)結(jié)構(gòu)和CFG的數(shù)量等的詳細(xì)規(guī)定以便提供對本發(fā)明的全面理解。但是，對本領(lǐng)域內(nèi)的技術(shù)人員來講很明顯，本發(fā)明沒有這些詳細(xì)規(guī)定也能夠?qū)嵤Q言之，公認(rèn)的結(jié)構(gòu)和器件以方框形式表示以避免使本發(fā)明不必要變得模糊不清。還應(yīng)注意，本發(fā)明描述了一個(gè)實(shí)施例，該實(shí)施例利用一個(gè)靜態(tài)隨機(jī)存取存儲器(SRAM)控制所使用雙向開關(guān)的狀態(tài)。但是，本發(fā)明適合多種處理，包括但不局限于SRAM、動(dòng)態(tài)隨機(jī)存取存儲器(DRAM)、熔絲/抗熔絲、可擦可編程只讀存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)和鐵電體工藝。在布線分層結(jié)構(gòu)中用做接口點(diǎn)和雙向驅(qū)動(dòng)器的連接器抽頭網(wǎng)絡(luò)的概念可以應(yīng)用到深層亞微米屏蔽門陣列中，在這里，對這種驅(qū)動(dòng)器的適當(dāng)布置要求是關(guān)鍵性的。
圖1的方框圖示出了一個(gè)FPGA的例子，在該FPGA的基礎(chǔ)上可以實(shí)現(xiàn)本發(fā)明。陣列100包括I/O邏輯塊102、103、111和112，它們在FPGA封裝的外管腳和內(nèi)部用戶邏輯之間提供直接或經(jīng)過I/O邏輯塊到核心接口塊104、105、113和114的接口。4個(gè)接口塊104、105、113和114提供在核心106和I/O邏輯塊102、103、111和112之間的去耦合。
核心106包括所述邏輯和互聯(lián)分層結(jié)構(gòu)，該分層互聯(lián)結(jié)構(gòu)包括這里根據(jù)本發(fā)明技術(shù)描述的連接器抽頭網(wǎng)絡(luò)。如在后面將要描述的，這個(gè)新穎互聯(lián)結(jié)構(gòu)可以用于產(chǎn)生一個(gè)平面布局圖，該布局圖能夠顯著地節(jié)省小片尺寸。這樣，當(dāng)互聯(lián)密度增加時(shí)，小片尺寸以低得多的速率增加。所述核心包括對CFG以及控制邏輯的編程。在這里所描述的實(shí)施例中，利用了SRAM技術(shù)。但是，也可以使用熔絲或抗熔絲、EEPROM/鐵電體或類似的技術(shù)。獨(dú)立的時(shí)鐘/復(fù)位邏輯110用于提供基于組的時(shí)鐘和復(fù)位線以使時(shí)滯最小。
本實(shí)施例以稱之為組件(cluster)的組的形式提供CFG。圖2A是一個(gè)邏輯組件的例子。試圖說明圖2A所示的邏輯組件而且該邏輯組件能夠由諸如邏輯門和觸發(fā)器等的其它元件構(gòu)成。參看圖2A，邏輯組件200由4個(gè)元件構(gòu)成。這些元件包括一個(gè)2輸入CFG202、兩個(gè)3輸入CFG204和206以及一個(gè)D觸發(fā)器208。CFG202也可以是一個(gè)3輸入CFG。CFG202、204和206可編程為一個(gè)組合邏輯，基于所使用的兩個(gè)輸入值(用于CFG202)或三個(gè)輸入值(用于CFG204、206)提供預(yù)定輸出。利用這些值對CFG編程以提供所需的邏輯功能的輸出表示式。D觸發(fā)器208用做諸如寄存器的暫時(shí)存儲元件。
一個(gè)2輸入端1輸出端的CFG、兩個(gè)3輸入端1輸出端的CFG和D觸發(fā)器的組合能夠執(zhí)行各種邏輯和運(yùn)算功能。例如，所述元件可以編程以執(zhí)行諸如比較器功能或累加器功能。應(yīng)當(dāng)注意，在沒有附加增加小片尺寸和處理速度的冗余元件的情況下，元件的這種組合提供了細(xì)的粒度。此外，元件的這種組合最大限度地使用了這些元件，借此可以最大限度地使用小片尺寸面積。當(dāng)經(jīng)常需要通過元件的特定組合所產(chǎn)生的中間信號時(shí)，細(xì)的粒度特性產(chǎn)生更多能夠被中間抽頭的輸出點(diǎn)，這是所需的特性。
另外，所述組件內(nèi)局部互聯(lián)的結(jié)構(gòu)使信號能夠在最小延遲的情況下被處理。組件元件202、204、206和208經(jīng)過通過該組件水平和垂直定向的互聯(lián)線I-M0到I-M5(這里統(tǒng)稱為I-矩陣線)連接。組件的內(nèi)連接可通過例如開關(guān)220-244的開關(guān)可編程。內(nèi)連線I-M0到I-M5和開關(guān)220-244形成一個(gè)這里提到的I-矩陣。所述I矩陣提供元件202、204、206和208到所述組件至少一個(gè)其它元件上的連接。例如，CFG202的輸出端可以經(jīng)過啟動(dòng)開關(guān)224和228連接到CFG204的輸入端。
為了保證在處理期間的最小信號延遲，在D觸發(fā)器208和3輸入端CFG204、206之間提供了單獨(dú)的直接連接。繼續(xù)參考圖2A，開關(guān)250-255和連接線提供這種連接。已經(jīng)確定3輸入CFG204和206的輸入和輸出經(jīng)常與寄存器208一起執(zhí)行編程功能。例如，3輸入CFG可以與所述寄存器一起提供一位多路復(fù)用功能。
雙向開關(guān)250-255可以各種方式編程以便傳送信號，從而實(shí)現(xiàn)特殊功能。例如，通過啟動(dòng)開關(guān)251，由CFG204輸出的信號可以驅(qū)動(dòng)D觸發(fā)器208。另外，通過啟動(dòng)開關(guān)250，所述信號可以被驅(qū)動(dòng)到I-矩陣上。類似的，通過啟動(dòng)開關(guān)255，CFG206的輸出可以驅(qū)動(dòng)D觸發(fā)器208的輸入端。通過選擇性地啟動(dòng)所述開關(guān)其它的布線通道也是可能的。此外，通過經(jīng)過I-矩陣的間接連接，CFG202的輸出可以驅(qū)動(dòng)D觸發(fā)器208。因此實(shí)現(xiàn)了極高的靈活性。
D觸發(fā)器輸出信號的布線也可以通過開關(guān)252和253編程。通過選擇性地啟動(dòng)開關(guān)252或253和I-矩陣的選擇性開關(guān)，輸出信號可以傳送給該組件或其它組件中的任何一個(gè)元件。經(jīng)過與CFG204相鄰的開關(guān)233-235或與CFG206相鄰的開關(guān)241、242和243選擇性地傳送輸出信號。在沒有減少器件中的元件所使用的層的情況下實(shí)現(xiàn)了小片節(jié)省。
每個(gè)邏輯組件都可以經(jīng)過在相鄰組件之間擴(kuò)展I-矩陣的開關(guān)連接到所述邏輯組件內(nèi)部的其它邏輯組件上。圖2B示出一個(gè)第一邏輯組件260的I矩陣互連線I-M0至I-M5，該組件分別通過開關(guān)264，265，266，267，275和276。選擇性地連接到相鄰邏輯組件261和263的I-矩陣線上。
這里所描述的靈活性是部分地通過所使用的很多雙向開關(guān)實(shí)現(xiàn)的。先前已經(jīng)說過，這些開關(guān)可以利用各種途徑實(shí)現(xiàn)。例如，這些開關(guān)可以利用通過熔斷熔絲以開路或短路所述開關(guān)來實(shí)現(xiàn)。另外，所述開關(guān)可以是通過SRAM陣列中的一個(gè)位控制的傳輸門。陣列中該位的狀態(tài)支配相應(yīng)的傳輸門是打開還是關(guān)閉。雖然由于編程容易而使利用SRAM經(jīng)常是最可取的，但是所需要的小片面積還是特別的多。因此，使小片面積縮小的一種技術(shù)是使用較少量的開關(guān)提供布線分層結(jié)構(gòu)各布線之間的互聯(lián)，這將在后面描述。這被稱之為部分覆蓋結(jié)構(gòu)。例如，在圖2A中，開關(guān)221和220將I-M0和I-M5連接到CFG202的輸入端。如在下面根據(jù)本實(shí)施例所述，部分轉(zhuǎn)向矩陣用于消除在一個(gè)轉(zhuǎn)向矩陣中典型地使用的多達(dá)50％的開關(guān)。
為了允許一個(gè)進(jìn)位鏈以及其它應(yīng)用的一個(gè)有效實(shí)行，組件之間的交錯(cuò)或桶式連接用于增加連接性。圖2B示出了一個(gè)邏輯組件內(nèi)I-矩陣到相鄰組件的擴(kuò)展。例如，開關(guān)275將組件260的I-M5連接到組件261的I-M0和開關(guān)276將組件260的I-M1連接到組件261的I-M2。
多個(gè)互聯(lián)邏輯組件形成一個(gè)邏輯塊。在本實(shí)施例中，每個(gè)邏輯塊由4個(gè)2×2陣列組成的邏輯組件構(gòu)成。每個(gè)邏輯塊具有一組雙向布線，位于所述邏輯組件內(nèi)的所有CFG都可編程地連接到它上面。所述雙向布線提供一個(gè)至在分層結(jié)構(gòu)的不同層處具有多個(gè)互聯(lián)長度的分層布線結(jié)構(gòu)的布線信號通道，以將所述信號傳送進(jìn)邏輯塊或從中傳出。還可以看到，所述塊連接器還提供相同邏輯塊和相鄰邏輯塊的邏輯組件的CFG當(dāng)中的連接。雖然所述邏輯塊每個(gè)邏輯組件的每個(gè)元件的輸入和輸出可以選擇性地連接到每個(gè)塊連接器，但是，為了控制小片尺寸的擴(kuò)展，最好是每個(gè)輸入端和輸出端選擇性地連接到塊連接器的子集上。這樣一個(gè)實(shí)施例的例子示于圖3B。
參看圖3B，這里示出了在塊300內(nèi)塊連接器的連接的一個(gè)實(shí)施例的符號表示。每個(gè)組件200內(nèi)的每個(gè)元件，即CFG1、CFG2和CFG3在輸入端處連接到兩個(gè)標(biāo)識的塊連接器(BC)上。兩個(gè)塊連接器被標(biāo)識為耦合到2輸入CFG1的輸出CFG1，三個(gè)塊連接器耦合到3輸入CFG(CFG2、CFG3)的輸出。耦合到每個(gè)元件的特定塊連接器被分布在所述塊元件當(dāng)中以使連接性最大。
所述塊連接器提供輸入和輸出機(jī)構(gòu)，用于互聯(lián)到稱為多層結(jié)構(gòu)(MLA)布線網(wǎng)絡(luò)的布線分層結(jié)構(gòu)較高層連接。所述網(wǎng)絡(luò)由在一個(gè)分層結(jié)構(gòu)中組織的多層布線(例如，MLA-1、MLA-2、MLA-3等)構(gòu)成，其中，較高層布線比較低層布線長很多倍。例如，MLA-2布線的長度是MLA-1布線的兩倍，MLA-3布線的長度是MLA-2布線的兩倍。
一種新穎的塊連接器抽頭網(wǎng)絡(luò)用于連接所述塊連接器(BC)到MLA布線和到相鄰邏輯塊的相鄰塊連接器。如圖4所示，例如塊連接器抽頭網(wǎng)絡(luò)401-408連接到每個(gè)塊300的每個(gè)塊連接器線上。圖4B示出了一個(gè)連接到垂直MLA布線上的水平塊連接器抽頭網(wǎng)絡(luò)的實(shí)施例。圖4C示出了連接到水平MLA布線上的一個(gè)垂直塊連接器抽頭網(wǎng)絡(luò)的實(shí)施例。
在圖4B所示的實(shí)施例中，第一邏輯塊的塊連接器(BC)抽頭網(wǎng)絡(luò)包括多個(gè)可編程開關(guān)432-437。這些雙向開關(guān)使信號的選擇性布線經(jīng)過BC線438到達(dá)和來自所述邏輯塊。網(wǎng)絡(luò)401中還包括兩個(gè)可編程驅(qū)動(dòng)器439和440。在本實(shí)施例中，這些驅(qū)動(dòng)器439，440由兩個(gè)位441和442的狀態(tài)控制；但是，很明顯，可以用一個(gè)控制位替換所述兩個(gè)控制位，其中，當(dāng)所述位處于一種狀態(tài)時(shí)，例如是驅(qū)動(dòng)器400的驅(qū)動(dòng)器被激活，而當(dāng)所述位處于第二種狀態(tài)時(shí)，驅(qū)動(dòng)器439被激活。另外，很明顯，當(dāng)與其它元件一起用做一個(gè)或多個(gè)驅(qū)動(dòng)器時(shí)，BC抽頭網(wǎng)絡(luò)也能夠執(zhí)行這里所述的功能。
所述BC抽頭網(wǎng)絡(luò)提供一個(gè)簡單卻有效的方式以將信號傳送給一個(gè)邏輯塊或?qū)⑿盘枏闹邪l(fā)出。利用可編程開關(guān)432，經(jīng)過BC線438到達(dá)或來自所述塊的信號可編程地耦合到一個(gè)相鄰邏輯塊的BC抽頭網(wǎng)絡(luò)402上。在本表示中，經(jīng)過開關(guān)432在BC線438上傳送的信號能夠經(jīng)過開關(guān)454傳送給BC線443。從BC線438經(jīng)過開關(guān)432穿過線415的同一信號可以選擇性地經(jīng)過驅(qū)動(dòng)器456傳送和經(jīng)過4個(gè)開關(guān)447到450中的任一個(gè)到達(dá)所選擇的MLA。例如，BC抽頭網(wǎng)絡(luò)，例如BC抽頭401和402，互聯(lián)到標(biāo)記為425，426和427的MLA-1，2和3上。這樣，除了提供到相鄰邏輯塊的直接布線機(jī)構(gòu)以外，BC抽頭網(wǎng)絡(luò)還提供一個(gè)備用通路，用于經(jīng)過一個(gè)相鄰邏輯塊的連接器網(wǎng)絡(luò)將信號提供給MLA。這使發(fā)生阻塞或不可達(dá)到布線路徑的可能性最小。例如，經(jīng)過開關(guān)452和433提供了一個(gè)備用通道451，用于使塊連接器438和443互聯(lián)。由此可見，使用這些BC抽頭網(wǎng)絡(luò)可以實(shí)現(xiàn)布線中的極大靈活性，特別是布線中的極高效率。一個(gè)附加的優(yōu)點(diǎn)是信號速度；這種結(jié)構(gòu)導(dǎo)致輕負(fù)載線，因此，即使是布線靈活性增強(qiáng)，也不會造成信號速度損失。在圖4B中，BC抽頭網(wǎng)絡(luò)可以用于提供信號扇出能力，以通過設(shè)置例如開關(guān)434、435、436和437的適當(dāng)開關(guān)連接到多個(gè)MLA線，而不會招致在扇出配置中產(chǎn)生典型的信號速度損失。
在諸如圖5所示的一個(gè)實(shí)施例中，每個(gè)BC線經(jīng)過一個(gè)BC抽頭網(wǎng)絡(luò)可編程地連接到一個(gè)相鄰BC抽頭網(wǎng)絡(luò)上并連接到所述MLA網(wǎng)絡(luò)的布線上。這在布線方面提供了極大的靈活性。本實(shí)施例中所述MLA布線網(wǎng)絡(luò)描述為具有多層布線，所述布線具有可選擇性地耦合到水平和垂直MLA線的可編程開關(guān)矩陣以增強(qiáng)連接性。層1MLA布線(MLA-1)提供幾組塊連接器之間的互聯(lián)?？删幊涕_關(guān)用于向用戶提供選擇將被連接的連接塊的能力。因此，來自一組邏輯塊組的第一邏輯塊連接到屬于同一組的第二邏輯塊上，其中，一個(gè)邏輯塊組是一個(gè)邏輯塊的組。當(dāng)然，一個(gè)邏輯塊內(nèi)的開關(guān)能夠進(jìn)一步編程以傳送該邏輯塊內(nèi)的信號。層2MLA布線(MLA-2)提供到各MLA-2線的互聯(lián)以影響對一個(gè)塊組件的訪問和連接，在本實(shí)施例中，它由4個(gè)塊矩陣組成。提供多個(gè)開關(guān)以使用戶能夠編程所需的連接。層2MLA線的跨距最好是一個(gè)大于MLA-2線跨距的倍數(shù)。例如，MLA-2線的跨距最好是MLA-1線跨距的兩倍。
可以看到的，能夠?qū)崿F(xiàn)附加層MLA布線以提供用于較大數(shù)量和多組邏輯塊、塊組件和塊區(qū)段(一個(gè)8×8塊的矩陣)等的可編程互聯(lián)。每個(gè)附加層跨越數(shù)倍于相鄰較低層(諸如多個(gè)2的倍數(shù))的距離。這樣，提供了用于實(shí)現(xiàn)所述布線的多維逼近。信號在邏輯塊的互聯(lián)之間傳送。然后，根據(jù)被編程的開關(guān)，這些信號經(jīng)過塊連接器和相應(yīng)塊連接器抽頭網(wǎng)絡(luò)被訪問和傳送。塊連接器抽頭網(wǎng)絡(luò)使啟動(dòng)到較高層MLA布線、例如是MLA-2和MLA-3布線的可編程直接連接。另外，通過位于所述分層結(jié)構(gòu)多層之間的可編程開關(guān)經(jīng)過所述分層結(jié)構(gòu)的較低層可以到達(dá)該分層結(jié)構(gòu)布線的較高層。
圖6A和6B披露了另外一個(gè)實(shí)施例，在該實(shí)施例中，每個(gè)BC抽頭網(wǎng)絡(luò)連接到所述多層布線的一組布線上。一個(gè)相鄰的BC抽頭網(wǎng)絡(luò)被連接到另外一組布線上。在本發(fā)明中，每組中所述線的數(shù)量與在沒有被分組之前一個(gè)層的MLA線的數(shù)量相同。所產(chǎn)生的影響是所述布線數(shù)量加倍，因此增加了連接性。但是，所述組還可以包括較少的或附加的線，以便實(shí)現(xiàn)所需層的連接性。
所述信號可在BC抽頭網(wǎng)絡(luò)之間可編程地傳送以實(shí)現(xiàn)所需層的連接性。例如，圖6A示出了相鄰水平BC抽頭網(wǎng)絡(luò)600、605。BC網(wǎng)絡(luò)600可編程地連接到第一組MLA-2線615上。類似的，相鄰BC抽頭網(wǎng)絡(luò)605可編程地連接到第二組MLA-2線620上。如果例如來自BC線627的一個(gè)信號需要傳送給只耦合到BC抽頭網(wǎng)絡(luò)605上的一個(gè)MLA-2信號線，那么，該信號可以從BC抽頭網(wǎng)絡(luò)600經(jīng)過開關(guān)631傳送給BC抽頭網(wǎng)絡(luò)605，并經(jīng)過抽頭線629和驅(qū)動(dòng)器630以及開關(guān)632可編程連接到MLA-2線620上。類似的，如果來自連接到BC抽頭網(wǎng)絡(luò)605的一個(gè)塊的信號需要傳送給MLA-3 635，則所述信號經(jīng)過BC抽頭網(wǎng)絡(luò)600并經(jīng)過開關(guān)633、驅(qū)動(dòng)器634以及開關(guān)636傳送給MLA-3 635。因此，BC抽頭網(wǎng)絡(luò)的作用在于在有限的連接性結(jié)構(gòu)中提供增加了的連接性。通過選擇最佳MLA線傳送信號，不管是否可以經(jīng)過相鄰BC抽頭連接器網(wǎng)絡(luò)訪問所述MLA，所述BC抽頭網(wǎng)絡(luò)都能夠使設(shè)計(jì)者將負(fù)載減至最小和將信號速度增至最大。另外，負(fù)載減至最小。特別是，BC抽頭連接器網(wǎng)絡(luò)和部分轉(zhuǎn)向矩陣減少負(fù)載達(dá)50％，從而導(dǎo)致信號速度的有效提高。
在當(dāng)前實(shí)施例中，分層結(jié)構(gòu)的第一個(gè)三層布線，即MLA-1、MLA-2和MLA-3用于互聯(lián)8×8塊的矩陣，其中，每個(gè)塊是由4個(gè)邏輯組件形成的。每個(gè)塊可編程地經(jīng)過BC抽頭連接器網(wǎng)絡(luò)連接到MLA抽頭線上。每個(gè)MLA抽頭線可編程地連接到類似于BC抽頭網(wǎng)絡(luò)工作方式的MLA抽頭連接器網(wǎng)絡(luò)上，以便將信號往返傳送給較高層布線。
當(dāng)所述芯片上CFG的數(shù)量增加時(shí)，需要附加的互聯(lián)。在本結(jié)構(gòu)中，加到所述多層布線分層結(jié)構(gòu)上以便保持信號的布線能力是可取的。在分層結(jié)構(gòu)的每一較高層中，從較低層布線開始的布線長度增加。為了驅(qū)動(dòng)較長的信號布線，需要較大的信號驅(qū)動(dòng)器。為了使對小片尺寸的影響最小，最好限制用于驅(qū)動(dòng)布線分層結(jié)構(gòu)中較高層中較長布線特性的信號驅(qū)動(dòng)器的數(shù)量。另外，最好所述結(jié)構(gòu)是可縮放的以便提供一種有效的設(shè)計(jì)機(jī)理從而適應(yīng)在芯片上日益增加的邏輯電路的密度和所需的連接性以及使與大量部件相關(guān)的工程設(shè)計(jì)最少。因此，可以發(fā)現(xiàn)，在分層結(jié)構(gòu)的第一數(shù)量層之后，提供一種MLA抽頭連接器網(wǎng)絡(luò)是可取的，以允許可縮放性，并提供用于較長、較高布線層的信號驅(qū)動(dòng)功能。
最好提供可編程轉(zhuǎn)向開關(guān)，以便選擇性地連接水平MLA線和垂直MLA線。這示于圖7A。圖7A示出了一個(gè)轉(zhuǎn)向矩陣，該矩陣是用于互聯(lián)4個(gè)邏輯塊712、714、716和718的一個(gè)MLA-1的8個(gè)線的部分轉(zhuǎn)向網(wǎng)絡(luò)710。轉(zhuǎn)向網(wǎng)絡(luò)由多個(gè)轉(zhuǎn)向位控制，轉(zhuǎn)向位用于控制一個(gè)水平MLA線，如720線，和一個(gè)垂直MLA線如722線的特定交點(diǎn)是否連接了，致使信號能在水平720和垂直722MLA線之間傳送。圖7A示出了一個(gè)用于互聯(lián)MLA-1布線的轉(zhuǎn)向矩陣。這個(gè)轉(zhuǎn)向矩陣710提供了一個(gè)完全的覆蓋區(qū)域，即每個(gè)水平MLA-1線可編程地連接到每個(gè)垂直MLA-1線上。
所述完全轉(zhuǎn)向矩陣也被用于例如MLA-2和MLA-3的較高層MLA線。但是，在本實(shí)施例中，每層處線的數(shù)量具有多組布線。為了通過減少形成轉(zhuǎn)向矩陣所需開關(guān)的數(shù)量節(jié)省小片面積，使用了部分轉(zhuǎn)向矩陣。圖7B示出了用于邏輯塊2×2矩陣內(nèi)MLA-2和MLA-3線的轉(zhuǎn)向網(wǎng)絡(luò)710的部分轉(zhuǎn)向矩陣。如前所述，通過使轉(zhuǎn)向矩陣的尺寸減到最小限度，比補(bǔ)償連接性的任何減少更能節(jié)省小片。此外，如圖6A和6B所示，通過所述布線經(jīng)過塊連接器抽頭網(wǎng)絡(luò)410、420、430、440、450、460、470和480到MLA布線分層結(jié)構(gòu)中其它布線的能力，也可以補(bǔ)償連接性的任何減少。
圖7C提供了一個(gè)部分轉(zhuǎn)向矩陣的實(shí)施例用于互聯(lián)在由2×2邏輯塊矩陣組成的4×4矩陣中的MLA-2和MLA-3布線。應(yīng)當(dāng)指出，布置該部分轉(zhuǎn)向矩陣中各個(gè)開關(guān)的位置，能夠平衡每條線上的負(fù)載。特別是，在每條線上分配相同數(shù)量的開關(guān)，以保持每條線上的恒定負(fù)載是可取的。在本實(shí)施例中，這是通過置換所述部分轉(zhuǎn)向矩陣的鏡象圖象實(shí)現(xiàn)的，如圖7C所示。
這個(gè)新穎的布線分層結(jié)構(gòu)是由布線、塊連接器抽頭網(wǎng)絡(luò)和轉(zhuǎn)向矩陣組成的，并允許將一個(gè)新穎的面積節(jié)省的平面布局圖應(yīng)用于一個(gè)半導(dǎo)體器件。特別是在SRAM實(shí)現(xiàn)中，可以看出這里討論的這種結(jié)構(gòu)和新穎的平面的優(yōu)點(diǎn)。通過將存儲器分成較大的相連塊可以實(shí)現(xiàn)廣泛的小片節(jié)省。這特別不同于現(xiàn)有技術(shù)的平面布局圖，現(xiàn)有技術(shù)的平面布局圖將邏輯和存儲器集成在一起，從而導(dǎo)致特別浪費(fèi)經(jīng)常被稱為布局不工作區(qū)的面積。另外，這個(gè)平面布局圖包括一個(gè)可縮放塊結(jié)構(gòu)，在該結(jié)構(gòu)中，每個(gè)塊包括多個(gè)相連存儲器和陣列。組件內(nèi)的布線和雙向布線在整個(gè)存儲器和傳輸門陣列的不同層上相互重疊以提供到較高層布線的連接和所述塊內(nèi)CFG之間的連接。每個(gè)存儲器和傳輸門陣列都包括SRAM和通道以控制如上所述的可編程開關(guān)。單個(gè)塊的平面布局圖可以很容易縮放以產(chǎn)生多個(gè)塊結(jié)構(gòu)的平面布局圖。在本實(shí)施例中，通過簡單地復(fù)制和鄰接4×4矩陣，包括布線和轉(zhuǎn)向矩陣在內(nèi)的一個(gè)4×4塊矩陣可縮放成一個(gè)較大的塊矩陣。
下面結(jié)合圖8A和8B描述新穎的平面布局圖。圖8A示出了用于一個(gè)邏輯塊所述平面布局圖的一個(gè)實(shí)施例。每個(gè)邏輯組件800包括組件820的多個(gè)元件或CFG和所述l-矩陣，該I-矩陣由I-矩陣線841-846和存儲器以及傳輸門陣列830形成，通過陣列830控制I-矩陣線和耦合到組件元件上的CFG的I/O線801-811之間的選擇性連接。由一個(gè)小存儲器和傳輸門陣列形成的I-矩陣擴(kuò)展840位于相鄰存儲器和傳輸門陣列830之間，以選擇性地將一個(gè)組件的I-矩陣線841-846連接到相鄰組件的I-矩陣上。
選擇性耦合到每個(gè)組件820的元件上的是塊連接器，這些塊連接器包括塊連接器線861-868(為簡化圖8A，沒有示出垂直塊連接器)和存儲器和傳輸門陣列850，傳輸門陣列850用于控制所述組件和所述塊連接器線之間的信號傳送。
使用能夠滿足下述條件的邏輯設(shè)計(jì)可以最佳地實(shí)現(xiàn)這個(gè)平面布局圖。每個(gè)塊在少于所有可能方向(即北、南、東、西)上或一個(gè)塊的“多側(cè)”上提供雙向輸入和輸出訪問。在本實(shí)施例中，每個(gè)塊在所述塊的兩側(cè)提供塊連接器抽頭網(wǎng)絡(luò)，一個(gè)在水平方向上，另一個(gè)在垂直方向上。最好彼此完全相同的塊連接器抽頭網(wǎng)絡(luò)沿著2×2陣列的各個(gè)軸彼此鏡象定向。這可以從圖7C看到。參看圖7C，特別是參看塊連接器抽頭網(wǎng)絡(luò)的定向，410與450呈鏡象配置，460與480呈鏡象配置，440與430呈鏡象配置和470與450呈鏡象配置。
繼續(xù)參看圖7C，完成鏡象，致使可編程開關(guān)，即將所述元件連接到I-矩陣線上的開關(guān)，將所述組件的連接元件轉(zhuǎn)換到塊連接器線和提供I-矩陣擴(kuò)展的開關(guān)上，與每個(gè)塊對應(yīng)的開關(guān)可以是在平面布局圖中相鄰的。如從圖8A可見，一個(gè)2×2矩陣可以設(shè)計(jì)成具有作為存儲器855的相連塊實(shí)現(xiàn)的存儲器和傳輸門陣列830、840和850。除了使布局不工作區(qū)最小以外，當(dāng)多數(shù)小片是由具有小邏輯區(qū)段(例如邏輯組件820)的存儲器陣列組成時(shí)，這個(gè)平面布局圖簡化了生產(chǎn)。此外，通過提供存儲器陣列的分組，當(dāng)能夠使用一個(gè)簡單的X-Y尋址時(shí)，所述芯片的編程被簡化。
所述平面布局圖的附加優(yōu)點(diǎn)是塊的布置允許以一個(gè)簡單有效的方式使相鄰塊能夠共享布線資源并不必顯著增加線的數(shù)量或附加位。
圖8B通過示出用于2×2塊的布局繼續(xù)說明所述新穎的平面布局圖。(以輪廓形式表示為元件860的)每個(gè)塊包括多個(gè)塊連接器BC0-BC7。每個(gè)塊860的所述平面布局圖如圖8A所述。如前所述，每個(gè)塊860內(nèi)的塊連接器線耦合到塊連接器抽頭網(wǎng)絡(luò)，它可以提供到相鄰塊和布線分層結(jié)構(gòu)較高層布線的連接。存儲器和傳輸門陣列880表示用于塊連接器抽頭網(wǎng)絡(luò)的開關(guān)。驅(qū)動(dòng)器邏輯882包括安置在所述塊連接器抽頭網(wǎng)絡(luò)中多個(gè)驅(qū)動(dòng)器，與存儲器是分離的，并需要一小部分小片面積。轉(zhuǎn)向矩陣884也由存儲器和傳輸門陣列組成。沒有示出的MLA線最好在整個(gè)存儲器和傳輸門陣列880和884上的平行層內(nèi)定向，以提供一個(gè)簡單裝置來控制連接性。
通過復(fù)制圖8B所示布置可以縮放這個(gè)平面布局圖。但是，如上所述，為使在使用部分轉(zhuǎn)向矩陣的本實(shí)施例中所述線上負(fù)載最小，所述部分轉(zhuǎn)向矩陣最好改變方向，如圖7C中所示。一旦實(shí)現(xiàn)4×4塊矩陣平面布局圖，通過復(fù)制所述4×4矩陣和布線連接以及相鄰矩陣的塊連接器可以實(shí)現(xiàn)較大矩陣的縮放。
這種平面布局圖的優(yōu)點(diǎn)對于本領(lǐng)域的技術(shù)人員來講是明顯的。增強(qiáng)了小片面積的使用。另外，通過復(fù)制所述布局能夠簡單地實(shí)現(xiàn)邏輯塊的可縮放性，從而允許利用最小的工程量很容易地使待建器件的變化尺寸激增。
權(quán)利要求
1.一種用于將第一邏輯塊經(jīng)過雙向布線接連接到至少一個(gè)第二邏輯塊上的塊連接器抽頭網(wǎng)絡(luò)，所述第一邏輯塊包含用于對信號執(zhí)行功能的多個(gè)可編程互聯(lián)的可配置函數(shù)發(fā)生器(CGF)，所述塊連接器抽頭網(wǎng)絡(luò)包括第一雙向輸入/輸出線，可編程耦合到所述第一雙向輸入/輸出線上的所述第一邏輯塊的至少一個(gè)CFG；耦合到所述第一雙向輸入/輸出線上的第一可編程開關(guān)；耦合到所述第一可編程開關(guān)和第二邏輯塊的第一雙向輸入/輸出線上的第一塊連接器抽頭線，用于在第一邏輯塊的第一雙向輸入/輸出線和第二邏輯塊的第一雙向輸入/輸出線之間提供可編程連接；耦合到所述雙向布線上的多個(gè)第二可編程開關(guān)；耦合到所述雙向輸入/輸出線和所述多個(gè)第二可編程開關(guān)上的第一可編程驅(qū)動(dòng)器，所述第一可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過雙向輸入/輸出線接收的信號給所述多個(gè)第二可編程開關(guān)；耦合到所述雙向輸入/輸出線和所述多個(gè)第二可編程開關(guān)上的第二可編程驅(qū)動(dòng)器，所述第二可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述多個(gè)第二可編程開關(guān)的一個(gè)開關(guān)接收的信號給所述雙向輸入/輸出線。
2.根據(jù)權(quán)利要求1所述的塊連接器抽頭網(wǎng)絡(luò)，還包括耦合在所述雙向輸入/輸出線和第一可編程驅(qū)動(dòng)器和第二可編程驅(qū)動(dòng)器之間的第三可可編程開關(guān)。
3.根據(jù)權(quán)利要求2所述的塊連接器抽頭網(wǎng)絡(luò)，還包括起源于所述第二邏輯塊的塊連接器抽頭網(wǎng)絡(luò)的第二塊連接器抽頭線，所述第二塊連接器抽頭線可編程地耦合到所述雙向輸入/輸出線上。
4.根據(jù)權(quán)利要求1所述的塊連接器抽頭網(wǎng)絡(luò)，其特征在于所述第一可編程開關(guān)和第二可編程開關(guān)中的每一個(gè)都包括一個(gè)非易失的轉(zhuǎn)換元件。
5.根據(jù)權(quán)利要求1所述的塊連接器抽頭網(wǎng)絡(luò)，其特征在于所述第一可編程開關(guān)和第二可編程開關(guān)中的每一個(gè)都可以根據(jù)存儲在一個(gè)存儲器中的位狀態(tài)被編程。
6.根據(jù)權(quán)利要求1所述的塊連接器抽頭網(wǎng)絡(luò)，其特征在于所述第一可編程驅(qū)動(dòng)器根據(jù)存儲在存儲器中的第一位的狀態(tài)被編程和所述第二可編程驅(qū)動(dòng)器根據(jù)存儲在存儲器中第二位的狀態(tài)被編程。
7.根據(jù)權(quán)利要求1所述的塊連接器抽頭網(wǎng)絡(luò)，其特征在于所述第一可編程驅(qū)動(dòng)器根據(jù)存儲在存儲器中的第一位的狀態(tài)被編程和所述第二可編程驅(qū)動(dòng)器根據(jù)所述第一位的狀態(tài)的補(bǔ)碼被編程。
8.一種邏輯器件，包括多個(gè)邏輯塊，每個(gè)邏輯塊包括用于對信號執(zhí)行功能的多個(gè)可編程互聯(lián)的可配置函數(shù)發(fā)生器(CFG)；用于耦合所述多個(gè)邏輯塊的以第一方向取向的第一組雙向布線和以第二方向取向的第二組雙向布線；用于將所述多個(gè)邏輯塊的每個(gè)邏輯塊連接到所述第一組雙向布線上的多個(gè)塊連接器抽頭網(wǎng)絡(luò)，每個(gè)塊連接器抽頭網(wǎng)絡(luò)包括一個(gè)第一雙向輸入/輸出線，所述多個(gè)邏輯塊的邏輯塊的每個(gè)CFG可編程地耦合到所述第一雙向輸入/輸出線上；耦合到所述第一組雙向布線上的多個(gè)第一可編程開關(guān)；耦合到所述雙向輸入/輸出線和所述多個(gè)第一可編程開關(guān)上的第一可編程驅(qū)動(dòng)器，所述第一可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述雙向輸入/輸出線接收的信號給所述多個(gè)第一可編程開關(guān)；和耦合到所述雙向輸入/輸出線和所述多個(gè)第一可編程開關(guān)上的第二可編程驅(qū)動(dòng)器，所述第二可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述多個(gè)第一可編程開關(guān)的一個(gè)開關(guān)接收的信號給所述雙向輸入/輸出線；和包括多個(gè)第三可編程開關(guān)的轉(zhuǎn)向矩陣，每個(gè)開關(guān)可編程地耦合在第一組布線的布線和第二組布線的布線之間。
9.根據(jù)權(quán)利要求8所述的邏輯器件，還包括最初作為來自相鄰邏輯塊的塊連接器抽頭網(wǎng)絡(luò)的第一塊連接器抽頭線的第二塊連拉器抽頭線，所述第二塊連接器抽頭線可編程地耦合到所述雙向輸入/輸出線上。
10.根據(jù)權(quán)利要求8所述的邏輯器件，其特征在于所述第一組雙向布線垂直于所述第二組雙向布線。
11.根據(jù)權(quán)利要求8所述的邏輯器件，還包括多個(gè)塊連接器抽頭網(wǎng)絡(luò)，用于將所述多個(gè)邏輯塊的每個(gè)邏輯塊連接到所述第二組雙向布線上。
12.根據(jù)權(quán)利要求8所述的邏輯器件，其特征在于每個(gè)塊連接器抽頭網(wǎng)絡(luò)還包括耦合到所述第一雙向輸入/輸出線上的第二可編程開關(guān)；耦合到所述第二可編程開關(guān)和一個(gè)相鄰邏輯塊第一雙向輸入/輸出線上，以在所述邏輯塊的第一雙向輸入/輸出線和所述相鄰邏輯塊的第一雙向輸入/輸出線之間提供可編程連接的第一塊連接器抽頭線。
13.根據(jù)權(quán)利要求12所述的邏輯器件，其特征在于所述第一可編程開關(guān)、第二可編程開關(guān)和第三可編程開關(guān)的每一個(gè)都包含一個(gè)熔絲。
14.根據(jù)權(quán)利要求12所述的邏輯器件，其特征在于所述第一可編程開關(guān)、第二可編程開關(guān)和第三可編程開關(guān)中的每一個(gè)都可以根據(jù)存儲在一個(gè)存儲器中的位的狀態(tài)編程。
15.根據(jù)權(quán)利要求8所述的邏輯器件，其特征在于所述轉(zhuǎn)向矩陣是一個(gè)選擇性地耦合所述第一組布線的部分布線和第二組布線的部分布線的部分轉(zhuǎn)向矩陣。
16.根據(jù)權(quán)利要求8所述的邏輯器件，其特征在于，所述轉(zhuǎn)向矩陣是一個(gè)將第一組布線的每一個(gè)布線選擇性地耦合到第二組布線對應(yīng)布線上的全覆蓋轉(zhuǎn)向矩陣。
17.一種邏輯器件，包括多個(gè)邏輯塊，每個(gè)邏輯塊包括用于對信號執(zhí)行功能的多個(gè)可編程互聯(lián)的可配置函數(shù)發(fā)生器(CFG)；耦合到所述多個(gè)邏輯塊上的第一組雙向布線；用于將所述多個(gè)邏輯塊的第一邏輯塊連接到所述第一組雙向布線的第一部分的第一塊連接器抽頭網(wǎng)絡(luò)，所述第一塊連接器抽頭網(wǎng)絡(luò)包括一個(gè)第一雙向輸入/輸出線，可編程地耦合到所述第一雙向輸入/輸出線上每個(gè)CFG；和在所述第一雙向輸入/輸出線和所述第一組雙向布線的第一部分之間耦合的多個(gè)第一可編程開關(guān)；用于將所述多個(gè)邏輯塊的第二邏輯塊連接到所述第一組雙向布線第二部分上的第二塊連接器抽頭網(wǎng)絡(luò)，所述第二塊連接器抽頭網(wǎng)絡(luò)包括一個(gè)第二雙向輸入/輸出線，可編程地耦合到所述第二雙向輸入/輸出線上的每個(gè)CFG；和在所述第二雙向輸入/輸出線和所述第一組雙向布線的所述第二部分之間耦合的多個(gè)第二可編程開關(guān)；所述的第一塊連接器抽頭網(wǎng)絡(luò)還包括，耦合到所述第一可編程開關(guān)和所述第二雙向輸入/輸出線上，以在第一邏輯塊的第一雙向輸入/輸出線和第二邏輯塊的第二雙向輸入/輸出線之間提供可編程連接的第一塊連接器抽頭線；和所述的第二塊連接器抽頭網(wǎng)絡(luò)還包括，耦合到所述第三可編程開關(guān)和所述第一雙向輸入/輸出線上，以在第二邏輯塊的第二雙向輸入/輸出線和第一邏輯塊的第一雙向輸入/輸出線之間提供可編程連接的第二塊連接器抽頭線；所述第一和第二塊連接器抽頭網(wǎng)絡(luò)分別可編程地將所述第一和第二邏輯塊耦合到所述第一組雙向布線的第二和第一部分上。
18.根據(jù)權(quán)利要求17所述的邏輯器件，還包括具有第一部分和第二部分的第二組雙向布線，所述第一組布線以第一方向定向和所述第二組布線以第二方向定向；包括用于選擇性地將第一組雙向布線第一部分的線耦合到第二組雙向布線第一部分的線上的多個(gè)開關(guān)的一個(gè)第一轉(zhuǎn)向矩陣；和包括用于選擇性地將第一組雙向布線第二部分的線耦合到第二組雙向布線第二部分的線上的多個(gè)開關(guān)的一個(gè)第二轉(zhuǎn)向矩陣。
19.根據(jù)權(quán)利要求17所述的邏輯器件，還包括；具有第一部分和第二部分的第二組雙向布線，所述第一組布線以第一方向定向和所述第二組雙向布線以第二方向定向；和一個(gè)轉(zhuǎn)向矩陣包括用于選擇性地將所述第一組雙向布線的線耦合到所述第二組雙向布線的線上的多個(gè)開關(guān)。
20.根據(jù)權(quán)利要求19所述的邏輯器件，其特征在于所述轉(zhuǎn)向矩陣是一個(gè)選擇性地耦合第一組布線的部分布線和第二組布線的部分布線的部分轉(zhuǎn)向矩陣。
21.根據(jù)權(quán)利要求19所述的邏輯器件，其特征在于所述轉(zhuǎn)向矩陣是一個(gè)將第一組布線的每個(gè)布線選擇性地耦合到第二組布線相應(yīng)布線上的全覆蓋轉(zhuǎn)向矩陣。
22.根據(jù)權(quán)利要求17所述的邏輯器件，其特征在于所述第一塊連接器抽頭網(wǎng)絡(luò)還包括耦合到第一雙向輸入/輸出線和所述多個(gè)第一可編程開關(guān)上的第一可編程驅(qū)動(dòng)器，所述第一可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述第一雙向輸入/輸出線接收的一個(gè)信號給所述多個(gè)第一可編程開關(guān)，和所述第二可編程驅(qū)動(dòng)器耦合到所述第一雙向輸入/輸出線和所述多個(gè)第一可編程開關(guān)上，所述第二可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述多個(gè)第一可編程開關(guān)的一個(gè)開關(guān)接收的信號給所述第一雙向輸入/輸出線。
23.根據(jù)權(quán)利要求17所述的邏輯器件，其特征在于一個(gè)第三可編程驅(qū)動(dòng)器，它耦合到所述第二雙向輸入/輸出線和所述多個(gè)第二可編程開關(guān)上，所述第三可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過第二雙向輸入/輸出線接收的一個(gè)信號給所述多個(gè)第四可編程開關(guān)，和一個(gè)第四可編程驅(qū)動(dòng)器，它耦合到所述第二雙向輸入/輸出線和所述多個(gè)第四可編程開關(guān)上，所述第四可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述多個(gè)第四可編程開關(guān)的一個(gè)開關(guān)接收的一個(gè)信號給所述第二雙向輸入/輸出線。
24.一種可編程器件，包括多個(gè)對信號執(zhí)行操作的元件，所述元件可編程地可連接到分層配置的多層雙向布線上，其中，雙向布線分層結(jié)構(gòu)的每一個(gè)較高層的線長于相鄰較低層的線，用于將一個(gè)元件連接到高于預(yù)定層，雙向布線多個(gè)層上的布線連接器抽頭，所述布線連接器抽頭包括雙向輸入/輸出線，每個(gè)元件可編程地耦合到所述雙向輸入/輸出線上；耦合到高于所述預(yù)定層的雙向布線多個(gè)層的線上的多個(gè)可編程開關(guān)；第一可編程驅(qū)動(dòng)器，它耦合到所述雙向輸入/輸出線和所述多個(gè)可編程開關(guān)上，所述第一可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述雙向輸入/輸出線從低于預(yù)定層的雙向布線的線上接收的一個(gè)信號給所述多個(gè)可編程開關(guān)，從而使得該信號可以在高于所述預(yù)定層的雙向布線的一個(gè)層的線上被選擇性地驅(qū)動(dòng)；第二可編程驅(qū)動(dòng)器，它耦合到所述雙向輸入/輸出線和所述多個(gè)可編程開關(guān)上，所述第二可編程驅(qū)動(dòng)器可編程地驅(qū)動(dòng)經(jīng)過所述多個(gè)可編程開關(guān)的一個(gè)開關(guān)從高于所述預(yù)定層的雙向布線的一個(gè)層的線接收的一個(gè)信號給所述雙向輸入/輸出線，從而使得該信號可以在低于所述預(yù)定層的雙向布線的一個(gè)線上被驅(qū)動(dòng)。
25.根據(jù)權(quán)利要求24所述的可編程邏輯器件，其特征在于所述多個(gè)可編程開關(guān)的每個(gè)開關(guān)可編程地耦合到高于所述預(yù)定層的雙向布線的一個(gè)線上。
26.根據(jù)權(quán)利要求24所述的可編程邏輯器件，其特征在于所述第一雙向輸入/輸出線包括一組第一雙向輸入/輸出線。
27.根據(jù)權(quán)利要求24所述的可編程邏輯器件，其特征在于所述雙向布線的每一層包括多組布線。
28.根據(jù)權(quán)利要求24所述的可編程邏輯器件，其特征在于所述雙向布線包括以第一方向定向的第一組和以第二方向定向的第二組，所述可編程布線器件包括多個(gè)布線連接器抽頭，至少一個(gè)布線連接器抽頭選擇性地耦合到高于在第一組雙向布線中所述預(yù)定層的一個(gè)層的布線的線上，和至少一個(gè)第二布線連接器抽頭選擇性地耦合到高于在第二組雙向布線中所述預(yù)定層的一個(gè)層的布線的線上。
29.一種細(xì)粒度可編程邏輯器件，包括用于對信號執(zhí)行操作的多個(gè)互聯(lián)邏輯組件，每個(gè)所述邏輯組件包括一個(gè)第一元件，包括用于接收至少兩個(gè)輸入和產(chǎn)生單一第一輸出的第一可編程組合邏輯；一個(gè)第二元件，包括用于接收三個(gè)輸入和產(chǎn)生一個(gè)單一第二輸出的第二可編程組合邏輯；一個(gè)第三元件，包括用于接收三個(gè)輸入和產(chǎn)生一個(gè)單一第三輸出的第三可編程組合邏輯；具有一個(gè)輸入和一個(gè)輸出的寄存器；互聯(lián)矩陣，包括用于可編程地互聯(lián)第一、第二和第三元件的輸入和輸出以及所述寄存器的一組互聯(lián)矩陣線和可編程開關(guān)；將第二元件的輸出可編程地耦合到所述寄存器輸入端上的至少一個(gè)第一直接輸入線和開關(guān)；和將第三元件的輸出可編程地耦合到所述寄存器輸入端上的至少一個(gè)第二直接輸入線和開關(guān)。
30.根據(jù)權(quán)利要求29所述的細(xì)粒度邏輯器件，其特征在于通過將所述寄存器的輸出端可編程地耦合到第二元件和第三元件的輸出端，從而使所述寄存器的輸出經(jīng)過第二元件或第三元件的輸出端到所述互聯(lián)矩陣的耦合傳送給該互聯(lián)矩陣，以使所述寄存器可編程地耦合到該互聯(lián)矩陣上。
31.根據(jù)權(quán)利要求29所述的細(xì)粒度邏輯器件，其特征在于所述的寄存器是一個(gè)D觸發(fā)器。
32.根據(jù)權(quán)利要求29所述的細(xì)粒度邏輯器件，其特征在于所述第一邏輯器件包括不多于兩個(gè)和不少于三個(gè)的輸入端。
33.根據(jù)權(quán)利要求29所述的細(xì)粒度邏輯器件，其特征在于所述邏輯組件的互聯(lián)矩陣經(jīng)過相鄰邏輯組件的可編程擴(kuò)展互聯(lián)元件可編程地耦合到一個(gè)相鄰邏輯組件上。
34.一種在包括多個(gè)邏輯元件的可編程邏輯器件中，用于互聯(lián)所述邏輯元件的方法，包括如下步驟第一組分層布線的布線資源，所述第一組資源包括至少一層第一雙向布線和至少一個(gè)雙向抽頭布線；第二組分層布線的布線資源，所述第二組資源包括至少一層第二雙向布線；在至少一個(gè)雙向抽頭布線和所述第二雙向布線之間可編程地耦合一個(gè)連接器抽頭網(wǎng)絡(luò)，所述連接器抽頭網(wǎng)絡(luò)包括至少一個(gè)可編程驅(qū)動(dòng)器，用于可編程地驅(qū)動(dòng)從所述雙向抽頭布線接收的一個(gè)信號給所選擇的第二雙向布線和可編程地驅(qū)動(dòng)從所選擇第二雙向布線接收的一個(gè)信號給所述雙向抽頭布線。
35.根據(jù)權(quán)利要求34所述的方法，其特征在于每個(gè)相繼的較高層包括其長度大于在前較低層第一雙向布線長度的一個(gè)倍數(shù)的第一雙向布線。
36.根據(jù)權(quán)利要求35所述的方法，其特征在于所述雙向抽頭布線具有與第一雙向布線的最高層對應(yīng)的長度。
37.根據(jù)權(quán)利要求34所述的方法，還包括下述步驟把用于將信號從所述雙向抽頭布線驅(qū)動(dòng)給所述被選擇的第二雙向布線的信號驅(qū)動(dòng)器的尺寸規(guī)定為足以驅(qū)動(dòng)第二雙向布線的最高層。
38.根據(jù)權(quán)利要求37所述的方法，其特征在于至少一個(gè)信號驅(qū)動(dòng)器包括兩個(gè)信號驅(qū)動(dòng)器，其中，用于將一個(gè)信號從所述雙向抽頭布線驅(qū)動(dòng)給所選擇第二雙向布線的所述第一信號驅(qū)動(dòng)器大于用于將一個(gè)信號從所選擇第二雙向布線驅(qū)動(dòng)給所述雙向抽頭布線的第二信號驅(qū)動(dòng)器。
全文摘要
提供一種現(xiàn)場可編程門陣列(FPGA),包括用于互聯(lián)具有較低層互聯(lián)的可配置函數(shù)發(fā)生器和用于互聯(lián)具有較高層互聯(lián)的較低層互聯(lián)的多個(gè)抽頭網(wǎng)絡(luò)連接器(410、420、430…)。此外,利用了一個(gè)新穎的組件結(jié)構(gòu),該結(jié)構(gòu)提供一個(gè)細(xì)粒度而沒有顯著增加可配置函數(shù)發(fā)生器。所述抽頭連接器網(wǎng)絡(luò)(410、420、430…)還可以用于將較低層布線連接到較高層布線上。這是特別可取的,以便滿足沿較長布線驅(qū)動(dòng)信號的需要,不要求所有信號驅(qū)動(dòng)器都足夠大以沿最長布線驅(qū)動(dòng)信號。所述的連接器網(wǎng)絡(luò)使得可以執(zhí)行一個(gè)靈活的布線方案,在該方案中,在每層處的布線被分成組。另外,所述新穎分層布線結(jié)構(gòu)由布線、塊連接器抽頭網(wǎng)絡(luò)和轉(zhuǎn)向矩陣(710)組成。允許利用一個(gè)新穎的節(jié)省面積的可縮放的平面布局圖。
文檔編號H03K19/173GK1188569SQ96194985
公開日1998年7月22日 申請日期1996年4月30日 優(yōu)先權(quán)日1995年5月3日
發(fā)明者B·S·亭, P·M·帕尼 申請人:Btr公司