專利名稱：一種涉及數(shù)字信息的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種邏輯電路裝置，它包括信號(hào)輸入設(shè)備和信號(hào)輸出設(shè)備以及包括約瑟夫森結(jié)的磁通量量子電路。其中磁通量量子是用于攜帶數(shù)字信息。
本發(fā)明還涉及一種用于處理數(shù)字信息包括許多邏輯器件的裝置，例如一個(gè)或多個(gè)AND器件，OR器件，NOT器件的任意組合，每一器件都包括輸入與輸出設(shè)備，其中單個(gè)磁通量量子被用作數(shù)字信息載體。
此外，本發(fā)明還涉及一種用于穩(wěn)定邏輯電路裝置的方法，此邏輯電路裝置包括許多將磁通量量子用作信息載體的邏輯器件。
背景技術(shù)：
今天最常用的是基于半導(dǎo)體-晶體管的集成電路。在半導(dǎo)體邏輯電路中，數(shù)字信息用電平來(lái)表示，其中電平差由電子帶隙來(lái)決定。但是，基于半導(dǎo)體邏輯電路的電路只有有限的工作頻帶，即它沒有對(duì)于許多應(yīng)用所希望的那樣高，此外，功率損耗也沒有有時(shí)希望的或需要的那樣低。這意味著，對(duì)于許多應(yīng)用，這些特性并不令人滿意。
因此，在超導(dǎo)電子學(xué)中已作了相當(dāng)多的研究，其中已發(fā)展了一種快單磁通量量子(RSFQ)電路系列。這是基于超導(dǎo)集成電路，并采用約瑟夫森結(jié)技術(shù)，由于約瑟夫森結(jié)的固有開關(guān)速度非常高，大約在幾皮秒左右，因此已發(fā)現(xiàn)對(duì)于數(shù)字應(yīng)用，快單磁通量量子(RSFQ)電路優(yōu)于其它電路。此外，功率損耗很低，而且相對(duì)于用于相應(yīng)設(shè)備的半導(dǎo)體晶體管，加工技術(shù)較為簡(jiǎn)單。
在由K.K.Likharev and V.K.Semenov所著，并發(fā)表在IEEE Transactionson Applied Superconductivity，Vol1，No 1，March 1991的“RSFQ邏輯/存儲(chǔ)族一種用于亞-太赫-時(shí)鐘-頻率數(shù)字系統(tǒng)的新型約瑟夫森結(jié)技術(shù)”中提出了一種快單磁通量量子(RSFQ)電路族，其中邏輯電路基于對(duì)單磁通量量子的處理，其中每一數(shù)字信息比特都由單磁通量量子或磁通量子表示。因此特別是在更高頻，它容易產(chǎn)生比特誤差，并且要求SFQ-to-DC轉(zhuǎn)換器作為RSFQ芯片的輸入/輸出接口。這些轉(zhuǎn)換器可達(dá)到將數(shù)字電壓電平轉(zhuǎn)換為SFQ脈沖的目的，反之亦然。電路是完全超導(dǎo)的，并且電路規(guī)模越大，RSFQ邏輯電路越要求更好的磁均屏敝，來(lái)屏蔽外界磁場(chǎng)。
在由S.M.Schwarzbek等人所著，并發(fā)表在IEEE Transactions on AppliedSuperconductivity，Vol.3 No1，March 1993的“SALL High TemperatureSuperconductor Digital LOGICImprovements and Analyses”中提出了另一種被稱為串聯(lián)陣列干涉儀邏輯電路的基于SQUID的體系，此邏輯電路與CMOS相似，但缺點(diǎn)是速度沒有快到足夠與最快(室溫下)的半導(dǎo)體邏輯電路相競(jìng)爭(zhēng)的水平。
此外，考慮到基于磁通量晶體管(SFFT)的邏輯電路雙重于場(chǎng)效應(yīng)晶體管(FET)邏輯電路，使得它很有吸引力，但它的固有速度相對(duì)于RSFQ邏輯電路較慢，此外它的功率損耗高出幾個(gè)數(shù)量級(jí)。
此外，已經(jīng)知道基于單磁通量量子(SFQ)的電路，其中將SFQ用作數(shù)字載體。然而，將電阻用于連接有源元件。這些設(shè)備的電路參數(shù)有非常小的取值范圍。
上述RSFQ邏輯電路雖然速度相對(duì)較快，并且功率損耗相對(duì)較低，就速度和功率損耗而論，它與其它電路一樣仍有許多地方需要改進(jìn)。另外，基于這種邏輯電路的器件要求附加的設(shè)備，用以與例如半導(dǎo)體電路相接，這是由于數(shù)字電壓電平必須被轉(zhuǎn)換為SFQ脈沖，反之亦然。
發(fā)明綜述因此需要一個(gè)邏輯電路裝置，通過它使得可以進(jìn)行更高頻率的操作。另外還需要一種功率損耗可以再進(jìn)一步降低的邏輯電路裝置。
此外，需要一種可以很容易地與例如邏輯半導(dǎo)體電路相接的邏輯電路裝置，特別是不需要任何附加部件。
通常，需要一種快速，容易加工且低廉，并且易于與其它相同或不同類型的電路或電路裝置相接的邏輯電路裝置。
因此給出一種最初所提及的包含一些約瑟夫森結(jié)的邏輯電路裝置，這些約瑟夫森結(jié)是這樣配置的，使得在約瑟夫森結(jié)之間的相互相位鎖定被用于給出一個(gè)輸出信號(hào)，其中將一串單磁通量量子用作數(shù)字信息載體。采用便于與半導(dǎo)體電路相接的電壓電平(如在半導(dǎo)體邏輯電路中)表示邏輯數(shù)字信息。在這里，由所采用的約瑟夫森結(jié)的Ic Rn-product所給出的超導(dǎo)配對(duì)能量來(lái)確定電壓電平差，這些約瑟夫森結(jié)是并聯(lián)或未鎖上的，即過度衰減的，不象在半導(dǎo)體邏輯電路中，電壓電平差是由電子禁帶寬度所確定。這使得根據(jù)本發(fā)明的電路裝置易于與半導(dǎo)體電路相接。特別是，為了提供一個(gè)操作速度更快的邏輯電路裝置，可以將約瑟夫森結(jié)直接相連，也即不需要任何轉(zhuǎn)換裝置等。
特別是，可將電壓供應(yīng)設(shè)備提供給(連接到)電路裝置，或具體說，電路結(jié)構(gòu)的每一邏輯元件用以提供一個(gè)標(biāo)準(zhǔn)電壓輸出，此電壓供應(yīng)設(shè)備最好是超導(dǎo)的。根據(jù)各種優(yōu)選的實(shí)施例，此邏輯電路元件可分別包含AND器件，OR器件和NOT器件，或它們的任何組合。最好使用超導(dǎo)信號(hào)輸入/輸出設(shè)備，更具體說，它們甚至可以是高溫超導(dǎo)的。更優(yōu)選的實(shí)施例將由附加權(quán)利要求給出。
此外，給出一種開始所提到的用于數(shù)字信息處理的裝置。輸入/輸出設(shè)備包括超導(dǎo)體，在一個(gè)最優(yōu)選實(shí)施例中為高溫超導(dǎo)體，并且將電壓供應(yīng)設(shè)備連接到每一邏輯電路器件用于為每一電路或邏輯器件提供基本相同的電壓，其中每一邏輯器件或電路包含許多約瑟夫森結(jié)，這些約瑟夫森結(jié)是這樣配置的，使得通過在兩個(gè)或更多的約瑟夫森結(jié)之間的磁通量量子的相位鎖定給出輸出信號(hào)，此類信號(hào)由此相位鎖定所牽涉的具體的約瑟夫森結(jié)所給出。
這些約瑟夫森結(jié)是并聯(lián)的，而一串磁通量子(至少兩個(gè))用作數(shù)字載體。采用在約瑟夫森結(jié)之間的相互相位鎖定效應(yīng)，這將在A.K.Jaine，K.K.Likharev，J.E.Lukens等人所著，發(fā)表在Phys.Report.，109，1984，pp309-426的“在約瑟夫森結(jié)陣列中的相互相位鎖定”中進(jìn)一步描述，此文獻(xiàn)將作為參考文獻(xiàn)。相互相位鎖定固有地要求多于一個(gè)的SFQ脈沖，因此使用一串磁通量子，最少為兩個(gè)磁通量子。實(shí)際上，每一約瑟夫森結(jié)可被看作一個(gè)頻率振蕩器，而當(dāng)兩個(gè)或更多的頻率振蕩器相互作用時(shí)，這導(dǎo)致一種相互相位鎖定狀態(tài)。將數(shù)字信息表示為一些不同動(dòng)態(tài)狀態(tài)(具體為兩個(gè))之一，這些狀態(tài)作為所給出類型的信息的特征。如上所討論的，為了使用相位鎖定，要求多于一個(gè)的磁通量子。因此相位鎖定代表一種復(fù)雜的動(dòng)態(tài)狀態(tài)，為了給出一種標(biāo)準(zhǔn)電壓輸出，采用，最佳(超導(dǎo))電壓供應(yīng)設(shè)備。根據(jù)本發(fā)明，從而使用不同的動(dòng)態(tài)狀態(tài)來(lái)代表不同類型的數(shù)字信息。
最好地，本發(fā)明涉及一種包括很多任何所希望組合形式的邏輯器件的邏輯電路裝置，具體說，它涉及大規(guī)模(LSI)或超大規(guī)模(VLSI)集成電路。
本發(fā)明實(shí)際上提供了一種全新的超導(dǎo)邏輯電路族，通過它基本上可以制造或構(gòu)成任何邏輯器件或任何邏輯器件的組合。
本發(fā)明的一個(gè)優(yōu)點(diǎn)是這些裝置尤其易于與半導(dǎo)體電路相接，由于在這所有情況中，邏輯、數(shù)字信息都是用電壓電平來(lái)表示。
本發(fā)明的另一個(gè)優(yōu)點(diǎn)是它允許很高的最大工作頻率，例如可以是200GHz左右或更大。
本發(fā)明的另一優(yōu)點(diǎn)是每一個(gè)邏輯器件的功率損耗非常低，例如為10-6幅度量級(jí)。
另一優(yōu)點(diǎn)是邏輯電路與例如RSFQ電路相比，對(duì)外部磁場(chǎng)較不敏感。因此根據(jù)本發(fā)明的邏輯電路裝置與至今所知道的電路裝置相比，更為簡(jiǎn)單，并只需要復(fù)雜度較低的磁屏蔽，這對(duì)于大規(guī)模電路或超大規(guī)模電路(分別為L(zhǎng)SI和VLSI)特別有利。
附圖簡(jiǎn)述下面，本發(fā)明將參照附圖以一種非限制的方式作進(jìn)一步的描述。


圖1是邏輯NOT器件的示意圖，圖2顯示的是關(guān)于NOT邏輯器件的模擬結(jié)果的曲形圖，顯示的是作為開關(guān)時(shí)間函數(shù)的輸入與輸出電壓，圖3a顯示的是作為時(shí)間函數(shù)的輸入電壓的模擬結(jié)果，圖3b顯示的是對(duì)應(yīng)于圖3a中的輸入電壓的輸出電壓，圖4是OR/AND邏輯器件的等效電路的示意圖。
發(fā)明詳述本發(fā)明所指的邏輯電路族包括那些可包括各種邏輯器件，例如所稱的NOT，OR和AND邏輯器件，以及它們的任意組合的邏輯電路裝置。這些邏輯器件或邏輯電路裝置包括下文中被稱作SFQ電路的單磁通量量子。在輸入/輸出端對(duì)它們進(jìn)行抽樣以產(chǎn)生DC電壓。通常，考慮到上面所述的RSFQ的速度與低功率損耗，這些邏輯電路裝置或邏輯器件還是有許多優(yōu)點(diǎn)，此外，考慮到SFQ能量放大與噪聲鑒別，至少在輸入輸出設(shè)備包含超導(dǎo)體的情況下，它們有約瑟夫森傳輸線的優(yōu)點(diǎn)。對(duì)于相對(duì)較低頻率的應(yīng)用，除了約瑟夫森傳輸線，還可使用超導(dǎo)微帶線，這將在下面進(jìn)行描述。
對(duì)SFQ脈沖的足夠多數(shù)量的抽樣(此數(shù)量將在下面進(jìn)一步討論)使得裝置魯棒(robust)，即與半導(dǎo)體電壓級(jí)邏輯電路相比，它們有較低的誤碼率(BER)，并且如上所述，它們也易于與半導(dǎo)體電路相接。邏輯電路的速度由需器件取樣來(lái)獲得(或轉(zhuǎn)向)一個(gè)穩(wěn)定電平的最少數(shù)量，例如2或3(n＝2-3)，的磁通量子所決定。而且由于信息是以電平的方式存儲(chǔ)的，約瑟夫遜結(jié)的臨界電流是可以減小的。有時(shí)在低的誤碼率和速度之間存在著矛盾，但對(duì)于約瑟夫遜結(jié)，或者在更具體的優(yōu)選實(shí)例中的高溫超導(dǎo)約瑟夫遜結(jié)，IcRn的值很高，為了提供較低的BER而使速度在一定程度上低一點(diǎn)則是無(wú)關(guān)緊要的。IcRn值或輸出是臨界電流乘上正常電阻率，即正常條件下的電阻率。邏輯器件或邏輯電路裝置的工作頻率大約是IcRnΦ0-1/n或具體對(duì)于基于HTS的電路來(lái)講，大約是200GHz或更大。例如，這比上面所提的SAIL邏輯電路的工作頻率高很多，而最好使用直接連接的事實(shí)也有助于提供高速率，所謂的直接連接意味著在SFQ邏輯器件中，在約瑟夫森結(jié)之間沒有使用轉(zhuǎn)換器。這樣便提供了一個(gè)基于單磁通量量子或磁通量子的取樣的電平狀態(tài)邏輯電路，這些磁通量子在SFQ電路的信號(hào)輸入和輸出設(shè)備之間被鎖相。
圖1描述了一個(gè)根據(jù)本發(fā)明的邏輯電路裝置的等效電路，它包含一個(gè)“NOT”器件。NOT器件包括信號(hào)輸入設(shè)備1與信號(hào)輸出設(shè)備2。優(yōu)選的，輸入與輸出設(shè)備1，2分別包括約瑟夫森傳輸線，雖然，對(duì)于相對(duì)較低頻率，它們可以例如通過超導(dǎo)微帶線互換。在一個(gè)最佳實(shí)施例中，約瑟夫森傳輸線包含高溫超導(dǎo)材料，雖然這并不很必要。J1，J4分別表示連接到信號(hào)輸入1與輸出設(shè)備2的約瑟夫森結(jié)。一個(gè)分離的超導(dǎo)電壓供應(yīng)設(shè)備3將標(biāo)準(zhǔn)電壓供應(yīng)給約瑟夫森結(jié)J5，并使它產(chǎn)生作為基本特征的相應(yīng)約瑟夫森頻率。電壓供應(yīng)裝置(連接到電壓源)包含例如常規(guī)的超導(dǎo)連線，在其末端有一約瑟夫森結(jié)。實(shí)際上不需要復(fù)雜設(shè)計(jì)的事實(shí)是本發(fā)明更深一層的優(yōu)點(diǎn)。構(gòu)成干涉儀的有源電路設(shè)備包含a.o.約瑟夫森結(jié)J2，J3和阻止磁通量子由信號(hào)輸出電壓設(shè)備2穿透到信號(hào)輸入電壓設(shè)備2的電感L1。優(yōu)選的，圖中所示的所有約瑟夫森結(jié)都用DC電流進(jìn)行偏置(以一種已知的方式)，不過圖中未示出此DC電流。電感L1也用DC電流進(jìn)行偏置。如果所需的頻率特別高或是最高的可用頻率，約瑟夫森結(jié)J1，J4可被看作輸入/輸出設(shè)備或具體是，約瑟夫森傳輸線(JTL)的延續(xù)，這實(shí)際上意味著它們可被簡(jiǎn)單地視為約瑟夫森傳輸線1，2的部分。
然而，通常根據(jù)本發(fā)明的NOT器件工作如下偏置電流I3(它意指約瑟夫森結(jié)J3的偏置電流；通常相同的數(shù)字用于約瑟夫森結(jié)和它的偏置電流)大到足夠在邏輯電路裝置的輸出端產(chǎn)生一個(gè)電壓，此處，具體是NOT器件，在缺乏任何輸入電壓時(shí)對(duì)應(yīng)于邏輯“0”。如上所述，電壓供應(yīng)裝置3將標(biāo)準(zhǔn)電壓提供給約瑟夫森結(jié)J5并使它產(chǎn)生上述的相應(yīng)約瑟夫森頻率。由連接在電壓供應(yīng)裝置3與輸出裝置2之間的電阻R2提供在約瑟夫森結(jié)J5中的振蕩與約瑟夫森結(jié)J2和J3中的振蕩之間的相互相位鎖定(如上所述“在約瑟夫森結(jié)陣列中的相互相位鎖定”)。這在NOT器件的輸出端被當(dāng)作對(duì)應(yīng)于邏輯“1”的標(biāo)準(zhǔn)電壓采樣或讀取。電感L1阻止磁通量子如上所述的從輸出到輸入的穿透。
一個(gè)R1-L1連接間的輸入電壓(邏輯“1”)在由J2，J3和L1構(gòu)成的干涉儀內(nèi)產(chǎn)生一個(gè)相移，并在輸出端將此相移轉(zhuǎn)換為代表邏輯零“0”的零電壓狀態(tài)。其中的快速轉(zhuǎn)換由從電感L1和電阻R1間的SFQ相互作用提供。
為了進(jìn)一步描述，這里給出具有數(shù)值的電感電阻等的一個(gè)特定實(shí)施例。例子中的電阻R2阻值為10歐姆，電感L1和L2為3.9pH。如上所述，所有的約瑟夫森結(jié)被DC電流偏置，在例中采取如下值，I1＝0.2mA，I3＝0.462mA，I4＝0.2mA，并且電感L1的感抗被電流IL＝0.177MA所偏置。當(dāng)然，這些例子只是作為舉例說明，絕不應(yīng)該理解為對(duì)本發(fā)明范圍的限制。
圖2，3A和3B顯示了本發(fā)明中一個(gè)NOT器件的仿真結(jié)果。所使用的約瑟夫森結(jié)參數(shù)如下所示對(duì)所有的結(jié)而言，Vc＝1mV，Rn＝4歐姆，Ic＝0.25mA，βc＝0。數(shù)字電壓?jiǎn)卧?.375mV。圖2顯示實(shí)際只需2個(gè)磁通量子來(lái)進(jìn)行轉(zhuǎn)換，時(shí)延大致為10ps左右，大約對(duì)應(yīng)于100GHz。在高溫超導(dǎo)材料用在約瑟夫森結(jié)的情況下，Vc可能增至10mV左右，可以或多或少以因子10的比例減少時(shí)間量度，這意味著工作頻率可增至1THz。在圖2中，用短劃線顯示了輸出電壓，用連續(xù)線顯示了輸入電壓。
顯示了在輸入/輸出端的約瑟夫森結(jié)的瞬態(tài)電壓。每一信號(hào)周期意味著一個(gè)磁通量子穿過約瑟夫森結(jié)。平均電壓可以測(cè)量，并被用于存儲(chǔ)數(shù)字信息。一個(gè)單磁通量量子流產(chǎn)生一個(gè)通過約瑟夫森結(jié)的平均電壓。
圖4顯示了一個(gè)組合的OR與AND器件的等效電路。當(dāng)然，這些器件是分別被提供的。在這種情況下，βc＝0其中βc=2ehIcRn2C]]>βc是McCumber參數(shù)，Ic是結(jié)的臨界電流，Rn是標(biāo)準(zhǔn)阻抗，C是容抗，e是電子的電荷，h是普朗克常數(shù)，Vc＝1mV(＝IcRn)。這種電路以一種類似于RSFQ電路的方式工作，在上面討論的Likharev所著的參考文獻(xiàn)中對(duì)RSFQ電路進(jìn)行了描述。一個(gè)主要的差別是，在此情況中由于一個(gè)電壓脈沖的最小周期是兩個(gè)或更多磁通量子，因而一個(gè)磁通量子的損失(或增益)并不重要。根據(jù)結(jié)的臨界電流或偏置電流的值(未在圖中顯示)，此處所示電路可用作OR器件或AND器件。此電路包含第一信號(hào)輸入設(shè)備1a和第二信號(hào)輸入設(shè)備1b。此外，它包含信號(hào)輸出設(shè)備2。如上所述，參照NOT器件，這些輸入與輸出設(shè)備可包含一超導(dǎo)材料或部分包含一高溫超導(dǎo)材料。優(yōu)選的，它們包含約瑟夫森傳輸線JTL。此邏輯電路裝置工作如下如果在輸入設(shè)備Ia或Ib的其中一個(gè)加載一電壓(“1“)，相對(duì)應(yīng)的磁通量子串可以開關(guān)約瑟夫森結(jié)J3，產(chǎn)生一個(gè)輸出電壓，它構(gòu)成一個(gè)OR器件。如果另一方面，輸入設(shè)備Ia、Ib都需要一個(gè)電壓(“1”)來(lái)開關(guān)約瑟夫森結(jié)J3，那么它構(gòu)成一個(gè)AND器件。
圖4中未顯示圖1中相對(duì)應(yīng)的電壓供應(yīng)設(shè)備。這些設(shè)備并不必要，然而另一方面，在此情況下通過電壓供應(yīng)設(shè)備提供一電壓也可有助于增加器件的穩(wěn)定性，而上面關(guān)于電壓供應(yīng)設(shè)備(3)的討論在這里同樣是恰當(dāng)?shù)?。約瑟夫森結(jié)J1，J6被連接到第一與第二輸入設(shè)備，同時(shí)約瑟夫森結(jié)J5被連接到輸出設(shè)備。如果此裝置用作OR器件，在第一輸入端1a或第二輸入端1b有一電壓輸入，相應(yīng)的約瑟夫森結(jié)提供對(duì)約瑟夫森結(jié)J5的相位鎖定。如果它用作AND器件，在第一與第二輸入設(shè)備1a，1b上都有輸入信號(hào)，約瑟夫森結(jié)J1，J6和J3提供對(duì)J5的相位鎖定。
事實(shí)上，通過上述的器件(AND，OR，NOT)可以構(gòu)成每一種邏輯器件電路。
根據(jù)本發(fā)明，一個(gè)邏輯電路裝置或用于處理數(shù)字信息的裝置可包含一個(gè)包含上述器件的各種組合的大規(guī)模電路。優(yōu)選的，電路的所有部分工作在一個(gè)和同一頻率下，如上所述，這可通過為每一個(gè)電路或邏輯器件提供一個(gè)標(biāo)準(zhǔn)電壓的方法來(lái)實(shí)現(xiàn)。因此，使用本發(fā)明的邏輯電路族大大簡(jiǎn)化大規(guī)模電路的構(gòu)造。
通過使用電壓供應(yīng)設(shè)備(超導(dǎo)體)和鎖相技術(shù)，可使這樣的大規(guī)模電路可以穩(wěn)定工作。
在不背離發(fā)明范圍的前提下，可以對(duì)本發(fā)明的一些其它方面作出改變。
權(quán)利要求
1.邏輯電路裝置包含信號(hào)輸入設(shè)備(1；1a，1b)與信號(hào)輸出設(shè)備(2)和許多包含約瑟夫森結(jié)的單磁通量量子電路，其中將載體設(shè)備用于攜帶數(shù)字信息，其特征在于在輸入輸出端對(duì)包含約瑟夫森結(jié)的單磁通量量子電路進(jìn)行采樣以產(chǎn)生DC電壓，而其中一個(gè)包含至少兩個(gè)單磁通量量子的單磁通量量子串被用作攜帶信息的載體設(shè)備，其中通過在至少兩個(gè)約瑟夫森結(jié)之間的相位鎖定，至少有兩個(gè)不同動(dòng)態(tài)狀態(tài)可使用，其中至少一個(gè)給出輸出信號(hào)。
2.根據(jù)權(quán)利要求1的邏輯電路裝置，其特征在于單磁通量量子電路的約瑟夫森結(jié)是這樣配置的，使得至少兩個(gè)動(dòng)態(tài)狀態(tài)可使用，而其中通過在不同單磁通量量子電路的約瑟夫森結(jié)之間的相位鎖定給出/確定輸出信號(hào)。
3.根據(jù)權(quán)利要求1，2的邏輯電路裝置，其特征在于輸入數(shù)字信息以電壓形式存儲(chǔ)。
4.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于至少一個(gè)約瑟夫森結(jié)被配置，分別連接到每個(gè)輸入/輸出設(shè)備，在兩個(gè)設(shè)備之間配置了一個(gè)包含許多約瑟夫森結(jié)的電路設(shè)備。
5.根據(jù)權(quán)利要求4的邏輯電路裝置，其特征在于電壓供應(yīng)設(shè)備(3)連接到有源電路設(shè)備上，此外另一個(gè)約瑟夫森結(jié)被連接到此設(shè)備(3)上。
6.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于輸入/輸出設(shè)備(1；1a，1b；2)包含超導(dǎo)體。
7.根據(jù)權(quán)利要求6的邏輯電路裝置，其特征在于上述超導(dǎo)體是高溫超導(dǎo)體(HTS)。
8.根據(jù)權(quán)利要求6-7中任何一個(gè)的邏輯電路裝置，其特征在于輸入/輸出設(shè)備(1；1a，1b；2)包含約瑟夫森傳輸線(JTL)。
9.根據(jù)權(quán)利要求5的邏輯電路裝置，其特征在于電壓供應(yīng)設(shè)備(3)包含一根常規(guī)超導(dǎo)線。
10.根據(jù)權(quán)利要求6-8中任何一個(gè)的邏輯電路裝置，其特征在于輸入/輸出設(shè)備(1；1a，1 b；2)與/或電壓供應(yīng)設(shè)備(3)包含一微帶線。
11.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于它至少包含一個(gè)OR器件。
12.根據(jù)權(quán)利要求1-10中任何一個(gè)的邏輯電路裝置，其特征在于它包含一個(gè)AND器件。
13.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于它包含一個(gè)可用作AND器件或OR器件的器件，其中由用于產(chǎn)生輸出信號(hào)的請(qǐng)求決定它是否用作AND器件或OR器件。
14.根據(jù)權(quán)利要求11-13中任何一個(gè)的邏輯電路裝置，其特征在于它包含至少第一與第二信號(hào)輸入設(shè)備(1a，1b)。
15.根據(jù)權(quán)利要求14的邏輯電路裝置，其特征在于為提供一個(gè)經(jīng)過輸出設(shè)備(2)的輸出電壓，要求一個(gè)由一串單磁通量量子所代表的，只在一個(gè)輸入設(shè)備(1a，1b)上的電壓輸入來(lái)提供一個(gè)輸出電壓信號(hào)，這一串單磁通量量子可開關(guān)有源電路設(shè)備的約瑟夫森結(jié)(J3)，其中此裝置用作OR器件。
16.根據(jù)權(quán)利要求14的邏輯電路裝置，其特征在于為了提供一個(gè)輸出信號(hào)，要求在兩個(gè)輸入設(shè)備(1a，1b)上都有輸入信號(hào)，其中此裝置用作AND器件。
17.根據(jù)權(quán)利要求11-16中任何一個(gè)的邏輯電路裝置，其特征在于至少一個(gè)約瑟夫森結(jié)(J5)連接到其上的電壓供應(yīng)設(shè)備(3)被連接到至少由電路包含的許多邏輯器件(AND，OR，NOT)。
18.根據(jù)權(quán)利要求17的邏輯電路裝置，其特征在于經(jīng)由第一輸入設(shè)備(1a)或第二(1b)或者經(jīng)由第一與第二輸入設(shè)備(1a，1b)所加電壓鎖定通過輸出設(shè)備的約瑟夫森結(jié)(J5)的量子機(jī)械相位差。
19.根據(jù)權(quán)利要求1-10中任何一個(gè)的邏輯電路裝置，其特征在于約瑟夫森結(jié)(J1，J4)被分別連接到輸入與輸出設(shè)備(1；2)，在輸入與輸出設(shè)備之間配置了一個(gè)包含至少一個(gè)約瑟夫森結(jié)的有源電路設(shè)備，并且一個(gè)電壓供應(yīng)設(shè)備(3)經(jīng)一個(gè)電阻(R2)連接到其上，至少一個(gè)約瑟夫森結(jié)被連接到其上，其中此裝置包含一個(gè)NOT器件。
20.根據(jù)權(quán)利要求19的邏輯電路裝置，其特征在于此電路設(shè)備包含一個(gè)高非線性設(shè)備(J2，J3，L1)，其中沒有任何輸入信號(hào)表示第一動(dòng)態(tài)狀態(tài)，提供一個(gè)輸出電壓的同時(shí)，在一輸入電壓由此代表第二動(dòng)態(tài)狀態(tài)的情況下，通過有源高非線性電路設(shè)備消除所有單磁通量量子。
21.根據(jù)權(quán)利要求20的邏輯電路裝置，其特征在于電路設(shè)備包含一個(gè)包含約瑟夫森結(jié)(J2，J3)與電感(L1)的干涉儀。
22.根據(jù)權(quán)利要求20-22中任何一個(gè)的邏輯電路裝置，其特征在于經(jīng)過位于電壓供應(yīng)設(shè)備(3)與電路設(shè)備之間的電阻(R2)，為在連接到電壓供應(yīng)設(shè)備(3)的約瑟夫森結(jié)J5與電路設(shè)備的約瑟夫森結(jié)(J2，J3)之間的相互相位鎖定提供了一組在輸出設(shè)備上的標(biāo)準(zhǔn)電壓。
23.根據(jù)權(quán)利要求22的邏輯電路裝置，其特征在于電路設(shè)備包括一個(gè)用于阻止單磁通量量子由輸出設(shè)備(2)到輸入設(shè)備(1)的穿透的電感(L1)。
24.根據(jù)權(quán)利要求22-23中任何一個(gè)的邏輯電路裝置，其特征在于一個(gè)通過第一電阻(R1)與干涉儀的電感(L1)的輸入電壓產(chǎn)生一個(gè)干涉儀(J2，J3，L1)的相移，并將它轉(zhuǎn)換到給出邏輯零輸出信號(hào)的零電壓狀態(tài)。
25.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于至少一些或最好所有的約瑟夫森結(jié)是并聯(lián)的(過衰減的)。
26.根據(jù)任何上述權(quán)利要求的邏輯電路裝置，其特征在于至少一些約瑟夫森結(jié)是直接連接的，即沒有任何轉(zhuǎn)換器或類似器件。
27.用于處理數(shù)字信息的裝置，它包含許多電路或例如一個(gè)或更多的AND與/或OR與/或NOT器件的邏輯器件，其中每一個(gè)都包括輸入設(shè)備(1；1a，1b)和輸出設(shè)備(2)，其特征在于輸入/輸出設(shè)備包含超導(dǎo)體，其中一個(gè)超導(dǎo)電壓供應(yīng)設(shè)備被連接到每一器件，用于為每一電路或邏輯器件提供基本相同的電壓，其中每個(gè)電路或邏輯器件還包括許多約瑟夫森結(jié)，這些約瑟夫森結(jié)是如此配置的，使得在約瑟夫森結(jié)之間的單磁通量量子的相位鎖定情況提供/禁止邏輯器件/電路的輸出信號(hào)。
28.根據(jù)權(quán)利要求26或27的裝置，其特征在于在不同約瑟夫森結(jié)之間的相位鎖定提供不同的動(dòng)態(tài)狀態(tài)。
29.根據(jù)權(quán)利要求23-28中任何一個(gè)的邏輯電路裝置，其特征在于要求一串磁通量子用作數(shù)字信息載體。
30.根據(jù)權(quán)利要求26-29中任何一個(gè)的邏輯電路裝置，其特征在于數(shù)字信息被表示為電壓電平，其中由所涉及的約瑟夫森結(jié)的IcRn-product給出電壓電平差。
31.用于使包含許多邏輯器件的大規(guī)模數(shù)字邏輯電路穩(wěn)定的方法，其中每一器件包含許多約瑟夫森結(jié)，此方法包含以下步驟為每一邏輯器件提供一個(gè)基本相同的電壓，并在每個(gè)相應(yīng)器件的約瑟夫森結(jié)之間使用相位鎖定以提供相應(yīng)邏輯器件的適當(dāng)輸出信號(hào)。
32.根據(jù)權(quán)利要求31的方法，其特征在于其中數(shù)字信息表示為電壓電平，并且通過一個(gè)約瑟夫森結(jié)將輸入電壓轉(zhuǎn)換為一個(gè)至少包含兩個(gè)單磁通量量子的單磁通量量子串。
全文摘要
本發(fā)明涉及一個(gè)(分別地)包含信號(hào)輸入設(shè)備和信號(hào)輸出設(shè)備(1,2)和一些包含約瑟夫森結(jié)的SFQ電路的邏輯電路裝置,其中載體設(shè)備用于攜帶數(shù)字信息。在輸入/輸出端對(duì)包含約瑟夫森結(jié)的SFQ電路抽樣用于產(chǎn)生DC電壓,將一個(gè)包含至少兩個(gè)單磁通量量子的串用作攜帶信息的載體設(shè)備,而在至少兩個(gè)約瑟夫森結(jié)之間的相位鎖定被用于產(chǎn)生至少兩個(gè)不同的動(dòng)態(tài)狀態(tài),其中至少一個(gè)給出輸出信號(hào)。
文檔編號(hào)H03K19/195GK1189934SQ9619517
公開日1998年8月5日 申請(qǐng)日期1996年6月20日 優(yōu)先權(quán)日1995年6月30日
發(fā)明者E·維克波爾格, V·卡普魯仁科 申請(qǐng)人:艾利森電話股份有限公司