專利名稱：具有比特移位單元的數(shù)字濾波器的制作方法
技術領域：
本發(fā)明通常涉及到一種作為特殊應用硬件而設立在一個集成電路上的數(shù)字濾波器件，特別涉及到一種無限脈沖響應濾波器件，這種濾波器件響應具有有限周期刪除的數(shù)字信號輸出經(jīng)過處理的信號。
在現(xiàn)有技術中，存在有多種途徑去實現(xiàn)數(shù)字濾波。其中的一種途徑就是作為特殊應用硬件建立一個數(shù)字濾波器。所述數(shù)字濾波器的硬件包括多個延時電路、多個加法器電路、多個乘法器電路和其它的一些電路。另外的一個途徑就是利用通用計算機使用軟件去實現(xiàn)數(shù)字濾波。再一種途徑就是利用數(shù)字信號處理器去實現(xiàn)數(shù)字濾波。
在這些途徑之中，作為硬件而建立所述數(shù)字濾波器的第一種途徑允許減小處理時間并使能需要被執(zhí)行的實時處理。由于這個原因，盡管在它一旦被建成以后就很難將附加功能和設計修改插入到所述數(shù)字濾波器的硬件之中，但是，作為硬件而建立所述數(shù)字濾波器被認為是具有很多優(yōu)點的。
利用上述途徑作為硬件而建立的數(shù)字濾波器適用于某些場合，在這種場合下，需要大量的具有高性能的和相同規(guī)格的濾波器。當作為一個硬件在所IC芯片上建立所述數(shù)字濾波器時，減少所述數(shù)字濾波器在所述IC芯片上的尺寸是非常重要的。
數(shù)字濾波器根據(jù)其脈沖響應被分類成有限脈沖響應(FIR)濾波器和無限脈沖響應(IIR)濾波器。所述IIR濾波器通常具有一個反饋線且通常被稱之為遞歸數(shù)字濾波器。所述FIR濾波器沒有所述反饋線且通常被稱之為非遞歸數(shù)字濾波器。通常，從電路尺寸的角度來比較這兩種濾波器時，在減小電路尺寸的情況下，更加容易構成所述IIR濾波器。當一個數(shù)字濾波器被建立在所述芯片上以作為在所述芯片上具有減小尺寸的整個濾波器電路的特殊應用硬件時，希望使用所述的IIR濾波器而不是使用所述的FIR濾波器。
因此，可以想象使用傳統(tǒng)的FIR濾波器實現(xiàn)上述途徑。但是，當傳統(tǒng)的IIR濾波器被作為硬件而建立在所述芯片上時，可能會出現(xiàn)下面所述的問題。
當使用固定點表示的一個傳統(tǒng)的IIR濾波器被作為所述硬件而建立在所述芯片上時，可能會發(fā)生所述濾波器濾波特性的下降。

圖10示出了在傳統(tǒng)的IIR濾波器中發(fā)生的這種問題。如圖所示，由傳統(tǒng)IIR濾波器濾波操作輸出的實際結果不同于所述希望的濾波值，并且，實際結果和所希望的值之間的差異在階次方面，這實在是太大了。在上述濾波器的情況下，當輸入給所述濾波器的輸入信號被倉促地設置為零并且輸入信號的這種狀態(tài)被持續(xù)保持時，那么，如圖10所示，在實際結果和所須值之間的差值將會產(chǎn)生振蕩。上述濾波器的這種問題通常被稱之為有限周期。如果出現(xiàn)了有限周期這個問題，那么，所述數(shù)字濾波器的濾波特性就被認為是降低了。
另外，當傳統(tǒng)的IIR數(shù)字濾波器被作為硬件而建立在所述IC芯片上時，包括在所述數(shù)字濾波器之內的乘法器和/或加法器使得在所述芯片上減小整個濾波器電路的尺寸變得非常困難。特別是，包括在所述傳統(tǒng)數(shù)字濾波器中的乘法器的尺寸是很大的，并且，它使得在所述芯片上提供減小尺寸的整個濾波器電路變得非常困難。
另外，當需要進行某些設計修改以增加或減少由所述傳統(tǒng)IIR數(shù)字濾波器處理的數(shù)字信號的比特的數(shù)量時，就必須根據(jù)諸如乘法器、加法器和寄存器的每一個數(shù)量元件完全改變所述數(shù)字濾波器電路的設計或分布模式。由于需要大量的處理時間，所以，實現(xiàn)傳統(tǒng)的IIR數(shù)字濾波器的設計修改是非常困難的。
本發(fā)明的一個目的就是要提供一種改進的數(shù)字濾波器，在這種數(shù)字濾波器中，上述問題可以得到克服。
本發(fā)明的另外一個目的就是要提供一種數(shù)字濾波器，它可以避免在傳統(tǒng)的數(shù)字濾波器中發(fā)生的有限周期，并且可以有效地減小所述整個濾波器電路的尺寸，所述數(shù)字濾波器的電路元件被作為特殊應用硬件而建立在所述芯片上。
本發(fā)明還有一個目的就是要提供一種數(shù)字濾波器，通過減少作為硬件而設置在所述芯片上的電路元件的數(shù)量，這種數(shù)字濾波器提供了減小了尺寸的整個數(shù)字濾波器。
本發(fā)明的再一個目的就是要提供一種數(shù)字濾波器，這種數(shù)字濾波器允許進行設計修改，以利用減少了的處理時間很容易地增加或減少在所述數(shù)字濾波器中一個數(shù)字信號比特的數(shù)量。
本發(fā)明的上述目的是通過一個數(shù)字濾波器實現(xiàn)的。該濾波器包括一個加法器；一個連接到所述加法器上的延時器；至少一個其一端連接到所述延時器的輸出端、而另一端連接到所述加法器的輸入端的反饋線；用于產(chǎn)生輸入給一個符號反向單元的數(shù)字信號相反值的一個符號反向單元；和一個用于產(chǎn)生以2-n的形式存在的數(shù)的乘法操作結果的比特移位單元，其中，n是一個非負數(shù)的整數(shù)并且是輸入給所述比特移位單元的數(shù)字信號的值，所述比特移位單元產(chǎn)生一個輸出信號，用于表示在所述數(shù)字信號中向右移位n個比特的操作結果和截去所述數(shù)字信號的n個最低有效比特的操作結果。
本發(fā)明的上述目的是通過一個數(shù)字濾波器實現(xiàn)的，該數(shù)字濾波器包括多個單元濾波器電路，用于產(chǎn)生表示對一個數(shù)字信號各個比特進行濾波操作的結果的輸出信號，其中，所述多個單元濾波器中的每一個用于所述數(shù)字信號的多個比特的一個并且包括一個單元加法器；一個連接到所述單元加法器上的單元寄存器；至少一個其一端連接到所述單元寄存器的輸出端、而另一端連接到所述單元加法器的輸入端的反饋線；和一個用于產(chǎn)生以2-n的形式存在的數(shù)乘法操作結果的比特移位單元，其中，n是一個非負數(shù)的整數(shù)并且是在所述比特移位單元一個輸入端處的數(shù)字信號值，所述比特移位單元產(chǎn)生一個輸出信號，用于表示在所述數(shù)字信號中向右移位n個比特的操作結果和截去所述數(shù)字信號的n個最低有效比特的操作結果。
本發(fā)明的所述數(shù)字濾波器包括一個比特移位單元，該單元產(chǎn)生在所述數(shù)字信號中右移n個比特的乘法操作結果和截去所述數(shù)字信號的n個最低有效比特的操作結果。本發(fā)明刪除了在傳統(tǒng)的數(shù)字濾波器中使用的乘法器。對于本發(fā)明來講，可以避免在傳統(tǒng)數(shù)字濾波器中產(chǎn)生的有限周期和有效減少作為特殊應用硬件而設置在所述芯片上的所述整個濾波器的尺寸。
本發(fā)明的數(shù)字濾波器包括一個符號反向單元，用于產(chǎn)生一個數(shù)字信號的符號相反的值，以作為相對于所述數(shù)字信號所述值的一個的補碼，以便刪除在傳統(tǒng)數(shù)字濾波器中使用的一個符號反向器。對于本發(fā)明來講，可以通過減少作為特殊應用硬件而設置在所述芯片上的電路元件的數(shù)量來減少整個濾波器的尺寸。
本發(fā)明的數(shù)字濾波器包括多個單元濾波器電路，用于產(chǎn)生輸出信號，所述輸出信號用于表示對一個數(shù)字信號的各個比特進行濾波操作的結果。本發(fā)明可以使用減少了的處理時間很容易地執(zhí)行一次設計修改，其用于增加或減少被所述數(shù)字濾波器處理的所述數(shù)字信號的比特的數(shù)量。
通過下面結合附圖的詳細描述，本發(fā)明的其它目的、特性和優(yōu)點將變得更加明顯。其中圖1A、1B和1C的簡圖示出了應用了本發(fā)明的一個數(shù)字濾波器的2-n系數(shù)單元；圖2的電路圖是圖1所示2-n系數(shù)單元的一個例子；圖3A、3B和3C的方框圖示出了本發(fā)明一個實施例中的無限脈沖響應(IIR)濾波器；圖4A和4B的波形曲線用于解釋在圖3A、3B和3C中的IIR濾波器的操作的例子；圖5A、5B的波形曲線用于解釋在圖3A、3B和3C中的IIR濾波器的操作的另一個例子；圖6的方框圖示出了傳統(tǒng)的數(shù)字濾波器的反相器；圖7A、7B和7C的簡圖示出了一個IIR濾波器的反向和乘法單元；圖8的方框圖示出了根據(jù)本發(fā)明另一個實施例的IIR濾波器；圖9A和9B的方框圖示出了圖8中所述IIR濾波器的多個單元濾波電路；和圖10的波形曲線用于解釋在傳統(tǒng)IIR濾波器中發(fā)生的有限周期。
下面將結合附圖給出對本發(fā)明最佳實施例的描述。
圖3A示出了在本發(fā)明一個實施例中的無限脈沖響應(IIR)濾波器。參看圖3A，所述IIR濾波器包括一個輸入端、一個輸出端、至少一個反饋線、一個加法器12、一個單元延時器14、一個2-6系數(shù)單元16、一個2-9系數(shù)單元18。
在當前的實施例中，提供了用于將所述單元延時器14的一個輸出端連接到所述加法器12的一個輸入端上的三個反饋線；第一反饋線71、第二反饋線72和第三反饋線73。在第一反饋線71上沒有提供任何電路元件。通過把所述系數(shù)單元16的輸入端連接到所述單元延時器14的輸出端和把所述系數(shù)單元16的輸出端連接到所述加法器12的輸入端，在所述第二反饋線72上提供了2-6系數(shù)單元16。通過把所述系數(shù)單元18的輸入端連接到所述單元延時器14的輸出端和把所述系數(shù)單元18的輸出端連接到所述加法器12的輸入端，在所述第三反饋線上提供了2-9系數(shù)單元。
輸入端處的輸入信號IN被提供給加法器12。在延時器14的輸出端產(chǎn)生輸出信號OUT，且該輸出信號OUT被提供給輸出端。另外，單元延時器14輸出端處的輸出信號OUT被經(jīng)過第一反饋線71提供給加法器12，并利用加法器12加到所述輸入信號IN上。進而，所述單元延時器14的輸出端處的輸出信號被系數(shù)單元16乘以2-6，并通過第二反饋線72提供給加法器12。利用加法器12從輸入信號IN中減去在系數(shù)單元16輸出端處所產(chǎn)生的信號。進而，在所述單元延時器14輸出端處的輸出信號被系數(shù)單元18乘以2-9，并通過所述第三反饋線73提供給加法器12。利用加法器12從輸入信號IN中減去在系數(shù)單元18輸出端處所產(chǎn)生的信號。由此，在加法器12的輸出端處產(chǎn)生上述加法和減法的結果，并且所述信號被通過所述單元延時器14提供給所述輸出端。在單元延時器14輸出端處產(chǎn)生的信號就是在輸出端處的輸出信號OUT。
圖3A所示的IIR濾波器提供了通過使用固定點表示對所述信號進行濾波操作的結果，以便提供減小了尺寸的作為特殊應用硬件而設置的整個濾波器電路。
通常，在一個數(shù)字濾波器中，執(zhí)行一個數(shù)字濾波器傳輸函數(shù)的多個系數(shù)中的一個系數(shù)和一個數(shù)字信號相乘的算術運算。在本發(fā)明的數(shù)字濾波器中，傳輸函數(shù)多個系數(shù)中的每一個系數(shù)以2-n或-2-n的形式的數(shù)表示，其中，n是非負數(shù)的整數(shù)(0、+1、+2、…)。在本發(fā)明中，傳輸函數(shù)的多個系數(shù)中的一個系數(shù)和數(shù)字信號值的乘法算術運算是通過所述數(shù)字信號的比特移位執(zhí)行的。
例如，在圖3的IIR數(shù)字濾波器中，2-6表示傳輸函數(shù)的多個系數(shù)中的一個系數(shù)，2-6和數(shù)字信號值的乘法運算是通過2-6系數(shù)單元16執(zhí)行的，這將在下面進行描述。
圖1A示出了在圖3中的2-6系數(shù)單元16。在當前的實施例中，2-6系數(shù)單元16是由一個比特移位單元構成的，該比特移位單元執(zhí)行將輸入給所述比特移位單元的數(shù)字信號右移6個比特的算術運算。傳輸函數(shù)的系數(shù)“1/64”是由2-6表示的。
圖1B的簡圖示出了與在圖1A中的2-6系數(shù)單元16相應的比特移位單元。如圖1B所示，比特移位單元的圖用“6-比特向右移位器”標注。
圖1C示出了在一個輸入寄存器10的多個輸出端和一個輸出寄存器20的多個輸入端之間一組的連線，這組連線實現(xiàn)了圖1B中的比特移位單元。在圖1C中，輸入寄存器10和輸出寄存器20是被外部連接到所述比特移位單元的輸入和輸出端上的外部電路。
如圖1C所示，用于一個輸入信號最高值有效位的來自所述輸入寄存器10輸出端的連線被連接到所述輸出寄存器20的六個輸入端中的每一個上，以用于輸出信號的6個最高有效位，這些連線還在6-比特右移后的位置處被連接到所述輸出寄存器20的下一個輸入端上。來自所述輸入寄存器10其它輸出端的連線被分別連接到與6比特移位后的位置相應的所述輸出寄存器20的所述輸入端上。
圖2示出了在某種情況下在所述輸入寄存器10的多個輸出端和所述輸出寄存器20之間的連線，在這種情況下，由所述2-6系數(shù)單元16處理的數(shù)字信號由24個比特組成，圖3中的所述2-6系數(shù)單元16是使用圖2中的所述連線構成的。
參看圖2，用于實現(xiàn)2-6系數(shù)單元16的6-比特向右移位器單元是使用一組連線構成的。傳輸函數(shù)的系數(shù)1/64和24-比特數(shù)字信號值相乘的算術運算是通過在所述數(shù)字信號中向右移位6個比特執(zhí)行的。
在上述圖2中的比特移位器單元執(zhí)行24比特數(shù)字信號6比特右移的算術運算，并提供系數(shù)1/64和數(shù)字信號值相乘的算術運算的結果。如圖2所示，在輸入寄存器10(在圖2中用陰影線表示)的輸出端“b0”到“b5”處的所述數(shù)字信號的6個最低有效位被截去。這些比特被從乘法運算的結果中刪除或截去。所述輸入寄存器10的輸出端“b23”處的數(shù)字信號的最高有效比特被裝載到所述輸出寄存器20相應輸出端處輸出信號的6個最高有效比特內，并且，它還被裝載到與6個比特右移后位置相應的所述輸出寄存器20的輸出端處所述輸出信號的下一個比特上。另外，輸入寄存器10的其它端“b22”到“b6”處的數(shù)字信號的其它比特被裝載到所述輸出寄存器20相應輸出端處所述輸出信號的6個比特右移后的比特上。
根據(jù)上述的比特移位單元，執(zhí)行所述傳輸函數(shù)的系數(shù)1/64和24比特數(shù)字信號的乘法運算的算術運算，并且，表示所述乘法運算結果的輸出信號被傳送給輸出寄存器20。從所述輸入寄存器10的輸出端“b0”到“b5”輸出給上述比特移位單元的數(shù)字信號的6個最低有效比特被截去。
圖2所示的比特移位單元的實施例表示了這樣一種情況，即所述2-6系數(shù)單元16處理24比特數(shù)字信號。類似的，通過使用如圖2所示的一組連線可以構成根據(jù)本發(fā)明的用于2-n系數(shù)單元(例如，圖3A中的2-9系數(shù)單元18)情況下的比特移位單元，其中，n是一個非負數(shù)的整數(shù)。用于所述2-n系數(shù)單元的比特移位單元提供一個輸出信號，用于表示以2-n為基礎的乘法的算術運算的結果，以作為多個傳輸函數(shù)系數(shù)和所述數(shù)字信號值的一個。輸入給所述比特移位單元的數(shù)字信號的n個最低有效比特被截去。
圖3中的IIR濾波器包括反饋線51、52和53。通常，當具有至少一個反饋線的傳統(tǒng)IIR濾波器使用固定點表示提供一個數(shù)字信號濾波操作的結果時，如在前面結合圖10所描述的，可能會出現(xiàn)有限周期的問題。但是，由于本發(fā)明的IIR濾波器包括上述比特移位單元，所以，它可以刪除所述的有限周期的問題。這將在下面加以描述。
為簡單起見，這里假設由本發(fā)明的數(shù)字濾波器處理的數(shù)字信號表示一個整數(shù)值。如果所述的IIR濾波器利用固定點表示提供數(shù)字信號濾波操作的結果，那么，這個假設是正確的。
圖4A和4B示出了在圖3A、3B和3C中IIR濾波器的操作例子。
在圖4A和4B的IIR濾波器的操作過程中，在時間T1，所述IIR濾波器的輸出信號OUT是一個正數(shù)和輸入給所述IIR濾波器的輸入信號IN被設置為零。如果輸入信號IN的零狀態(tài)被持續(xù)保持下去，那么，輸出信號OUT的值將逐漸減小。在圖4B中這個周期由一個箭頭I表示。
當輸出信號OUT的值低于512(＝29)時，在2-9系數(shù)單元18的輸出端處產(chǎn)生表示零的輸出信號。用于2-9系數(shù)單元18的比特移位單元提供表示2-9和輸入信號值相乘的乘法運算結果的輸出信號，和所述輸入信號的9個最低的有效位被截去。此時，可以忽略經(jīng)過三個反饋線的信號。
接著，當所述輸出信號的值低于512時，圖3A中的IIR濾波器等效于圖3B中所示的一個IIR濾波器。所述輸出信號OUT的值從512進一步減小。在圖4中，這個周期由箭頭II表示。
當輸出信號OUT的值低于64(＝26)時，在2-6系數(shù)單元16輸出端處產(chǎn)生表示零的輸出信號。用于2-6系數(shù)單元16的比特移位單元提供一個輸出信號，用于表示2-6和輸入信號值乘法運算的結果，并且，輸入信號的6個最低有效比特被截去。此時，可以忽略經(jīng)過第二反饋線的信號。
接著，當輸出信號OUT的值低于64時，圖3B中的IIR濾波器等效于圖3C中的IIR濾波器。輸出信號OUT的值最終等于63(＝64-1)，和在此以后，輸出信號OUT的這個狀態(tài)被持續(xù)保持下去。在圖4B中這個周期由箭頭III表示。
圖5A和5B示出了圖3A、3B和3C中所述IIR濾波器的另外的例子。
在圖5A和5B中IIR濾波器的操作過程中，在時間T1，所述IIR濾波器的輸出信號OUT是一個負值和輸入給所述IIR濾波器的輸入信號被置零。如果輸入信號IN的零狀態(tài)被持續(xù)保持下去，那么，輸出信號OUT的值將逐漸增加到零。輸出信號OUT的絕對值逐漸減小。在圖5B中這個周期用箭頭I表示。
在周期I期間，輸出信號OUT的負值總是由2的補碼表示。當輸出信號OUT的絕對值減小但不等于零時，不僅在2-6系數(shù)單元16的輸出端處產(chǎn)生表示非零值的一個輸出信號，而且，在2-9系數(shù)單元18的輸出端處產(chǎn)生表示非零值的一個輸出信號。如果輸出信號OUT的絕對值低于某個值，那么，由于當執(zhí)行輸入信號的比特移位時，輸入信號的某些最低有效比特被截去，所以，2-6系數(shù)單元16和2-9系數(shù)單元18輸出具有所有比特為“1”的信號。由于相對于輸入信號值“-1”，輸出信號是由2的補碼表示的，所以，利用2-6系數(shù)單元16的2-9系數(shù)單元18的比特移位單元產(chǎn)生具有所有比特都為“1”的輸出信號。
當輸出信號OUT的值等于零時，在2-6系數(shù)單元16和2-9系數(shù)單元18的輸出端處產(chǎn)生表示零的輸出信號，此后，輸出信號的零狀態(tài)被持續(xù)保持下去。在圖5B中，這個周期用箭頭II表示。
因此，當前的實施例克服了有限周期的問題。但是，當輸出信號OUT的值在時間T1為正值并大約為64時，在圖4的周期III期間內，作為濾波操作的誤差，將在IIR濾波器的輸入和輸出端之間最終產(chǎn)生直流偏移。
通過在從外部連接到本發(fā)明IIR濾波器的外部模擬電路中提供一個DC偏移截止電路可以很容易地克服這個DC偏移。所述的DC偏移截止電路例如是一個與所述IIR濾波器串聯(lián)連接的電容器。
在上述的例子中，考慮了當在時間T1將輸入給所述IIR濾波器的輸入信號IN設置為零且這個輸入信號的零狀態(tài)被持續(xù)保持下去時所述IIR濾波器的操作。但是，即使在時間T1將輸入信號IN設置為非零值時時，雖然在所述IIR濾波器的輸入和輸出之間也可能發(fā)生作為濾波操作錯誤的DC偏移，但是，本發(fā)明的IIR濾波器仍以類似的方式工作，從而克服了有限周期的問題。
在上述的實施例中，利用一個比特移位單元取代了在傳統(tǒng)IIR濾波器中使用的乘法器。如上所述，通過使用本發(fā)明的比特移位單元克服了在傳統(tǒng)IIR濾波器中發(fā)生的有限周期的問題。所述比特移位單元通過在數(shù)字信號中右移n個比特和截去所述數(shù)字信號的n個最低有效比特產(chǎn)生乘法運算結果。通過使用如圖1C所示的多個連線構成所述的比特移位單元。
因此，本發(fā)明可以避免在傳統(tǒng)濾波器中發(fā)生的有限周期的問題并有效的減少作為特殊應用硬件而設置在所述芯片上的整個濾波器電路的尺寸。另外，本實施例減少了在作為特殊應用硬件而在所述芯片上設置數(shù)字濾波器時的處理時間。
參看圖3A，本實施例的IIR濾波器包括一個符號反向單元，該單元在所述符號反向單元的一個輸入端處產(chǎn)生一個符號相反的值。例如，本實施例的IIR濾波器包括一個符號反向單元，該單元在所述2-6系數(shù)單元16的輸出端提供一個數(shù)字信號的相反值。
在當前的實施例中，所述IIR濾波器傳輸函數(shù)多個系數(shù)中的每一個都是以2-n或-2-n這處形式的數(shù)表示的。當前實施例的IIR濾波器使用固定點表示產(chǎn)生數(shù)字信號的濾波操作結果。
圖6示出了在傳統(tǒng)的IIR濾波器中使用的傳統(tǒng)的符號反向單元。
如圖6所示，傳統(tǒng)的符號反向單元包括反相器22和具有輸入端被連接到所述反相器22的輸出端上的加法器24。在傳統(tǒng)的符號反向單元中，反相器22產(chǎn)生表示與在該反相器22輸入端處數(shù)字信號“INPUT”的各個值相反的多個比特信號。加法器24另以輸入端處的值“1”被加到反相器22輸出的比特信號上。由此，在加法器24的輸出端處產(chǎn)生表示輸入信號相反符號值的輸出信號“OUTPUT”。傳統(tǒng)的符號反向單元產(chǎn)生作為輸入信號INPUT的值的補碼的輸出信號OUTPUP。
相反，本實施例的符號反向單元產(chǎn)生作為相對于所述輸入信號的值的補碼的輸出信號。在圖3的IIR濾波器中，2-6系數(shù)單元16和符號反向單元被包括在一個單元之中，以用做一個-2-6系數(shù)單元，該單元示于圖7A。
參看圖7A，-2-6系數(shù)單元產(chǎn)生一個輸出信號“OUTPUT”，用于表示負值“-1/64”(＝-2-6)和一個輸入信號的值“INPUT”乘法運算的結果。即，利用在圖7A中的所述-2-6系數(shù)單元執(zhí)行在-2-6和輸入信號值之間的乘法運算和將所述乘法的結果符號反向。
為了構成圖7所示的一個-2-6系數(shù)單元，可以想象將一個包括反相器22和加法器24的常規(guī)符號反向單元(圖6)連接到一個6比特右移單元26上，如圖7B所示。在這個-2-6系數(shù)單元中，執(zhí)行在2-6和所述數(shù)字信號值之間的乘法運算和所述乘法運算結果的反向。所述6-比特右移單元26使用多個連線構成，如圖1C和圖2所示。
所述6-比特右移單元26產(chǎn)生一個輸出信號OUTPUT，該信號表示通過在所述數(shù)字信號內的6個比特的右移而在加法器的輸出端獲得的2-6和所述數(shù)字信號的符號相反值的乘法的結果。但是，如上所述，所述6-比特右移單元26截去數(shù)字信號的6個最低有效比特。即在加法器24輸入端處被加到反相器22輸出信號最低有效位上的值“1”也被所述6-比特右移單元26截去。因此，為了利用符號相反單元和比特移位單元構成圖7所示的-2-6系數(shù)單元，就不必再包括圖7所示的加法器24。
圖7C示出了一個由本實施例的IIR濾波器使用的所述-2-6系數(shù)單元的結構。如圖7C所示，使用所述濾波器22和被直接串聯(lián)的6-比特右移單元26構成了所述-2-6系數(shù)單元。由于上述原因，圖7B中的加法器不被包括在圖7C所示的-2-6系數(shù)單元中。
所述圖7C中的-2-6系數(shù)單元在反相器22的輸出端產(chǎn)生2-6和一個數(shù)字信號符號相反值相乘的運算結果。在本實施例的-2-6系數(shù)單元中，反相器22產(chǎn)生表示在該反相器22的一個輸入端處的數(shù)字信號“INPUT”各個比特相反值的多個比特信號。表示所述輸入信號“INPUP”相反符號值的中間數(shù)字信號值被提供給6-比特右移單元26。6-比特右移單元26通過右移所述數(shù)字信號的6個比特在反相器22的輸出端處產(chǎn)生輸出信號OUTPUT。
由于值“1”沒有被加到反相器22輸出的中間數(shù)字信號上，所以，本實施例的符號相反單元(反相器22)產(chǎn)生相對于輸入信號INPUT的1的補碼。但是，由于6-比特右移單元26截去所述中間數(shù)字信號的6個最低有效比特，所以，本實施例的-2-6系數(shù)單元產(chǎn)生一個輸出信號OUTPUT，該信號與由所述輸入信號INPUT的符號相反值的2的補碼表示的信號相同。
在上述的實施例中，符號相反單元產(chǎn)生一個數(shù)字信號，做為所述數(shù)字信號值的1的補碼。取消了在常規(guī)數(shù)字濾波器的符號相反單元(圖6)中使用的加法器24。因此，本發(fā)明可以通過減少作為特殊硬件而設置在所述芯片上電路元件的數(shù)量來減少整個濾波器的尺寸。
下面將結合附圖8、9A和9B來描述本發(fā)明另一個實施例的IIR濾波器。
如上所述，當需要進行設計修改，以增加或減少由常規(guī)IIR數(shù)字濾波器進行處理的數(shù)字信號的比特的數(shù)量時，必須對諸如乘法器、加法器和寄存器等的電路元件中的每一個的設計或設計模式進行修改。由于需要大量的處理時間，所以，對于實現(xiàn)常規(guī)IIR數(shù)字濾波器的設計修改是非常困難的。
本發(fā)明的IIR濾波器允許通過構成一個具有多個用于由濾波器處理的數(shù)字信號相應比特的多個單元濾波電路的IIR濾波器而不是用于濾波器相應函數(shù)的的多個電路元件使得上述的設計修改變得容易。
圖8示出了一個本發(fā)明當前實施例中的一個第二階IIR濾波器，該IIR濾波器包括一個輸入端、一個輸出端、至少一個反饋線、一個加法器32、一個延時器34、一個2-6系數(shù)單元36、一個加法器38、一個延時器40、和一個-2-7系數(shù)單元。
在本實施例中，提供了三個反饋線第一反饋線81、第二反饋線82和第三反饋線83。第一反饋線81的一端被連接到加法器32的一個輸入端，它的另一端被連接到延時器34的輸出端，并且在第一反饋線81上不提供任何電路元件。第二反饋線82的一端被連接到加法器38的一個輸入端，其另一端被連接到延時器40的輸出端，并且，在第二反饋線82上不提供任何電路元件。第三反饋線83的一端被連接到延時器40的輸出端，其另一端被連接到加法器38的輸入端，它的再一端被連接到加法器32的輸入端。
通過將系數(shù)單元42的一個輸入端連接到延時單元40的輸出端和將該系數(shù)單元42的輸出端連接到加法器38的輸入端和加法器32的輸入端，在第三反饋線83上提供了所述-2-7系數(shù)單元。
在圖8所示的IIR濾波器中，延時器34輸出端處的數(shù)字信號被反饋給加法器32的所述輸入端，以應做在第一反饋線81上的反饋信號p，和延時器40輸出端處的數(shù)字信號被反饋給加法器38的所述輸入端，以用做在第二反饋線上的反饋信號q。另外，利用所述的-2-7系數(shù)單元42將所述延時器40輸出端處的數(shù)字信號乘以負值“-1/128”(＝-2-7)，和將系數(shù)單元42輸出端處產(chǎn)生的信號反饋給加法器32和加法器38的輸入端；以用做在第三反饋線83上的反饋信號r。
如上所述，通過使用被配置成用于由所述濾波器進行處理的數(shù)字信號各個比特的多個單元濾波電路構成了圖8所示的IIR濾波器，每一個單元濾波電路被用于所述數(shù)字信號多個比特中的一個。
圖9A和9B示出了圖8中所述IIR濾波器中的多個單元濾波電路。
如圖9A所示，用于數(shù)字信號多個比特中一個的所述多個單元濾波電路中的一個包括一個選擇器52、單元加法器54、單元寄存器56、選擇器58、單元加法器60、單元寄存器62、和單元反相器64。在圖9A中，用于2-6系數(shù)單元36的6比特右移單元被設置在單元寄存器56的輸出端和選擇器58的輸入端之間，和用于-2-7系數(shù)單元42的7比特右移單元被連接到單元反相器64的一個輸出端上。這些比特移位單元中的每一個都是通過使用多個連線構成的，這些連線與圖2所示的類似，并且，由此構成的比特移位單元與所述單元濾波電路彼此相隔離。圖9B示出了圖8所示IIR濾波器在某種情況下的結構，在這種情況下，由所述IIR濾波器處理的數(shù)字信號由24個比特組成。圖8所示2-6系數(shù)單元36和-2-7系數(shù)單元42中的每一個都是通過使用圖2所示的連線構成的。
如圖9B所示，本實施例的IIR濾波器包括多個單元濾波電路“90(b0)”到“90(b23)”，這些單元濾波電路被用于數(shù)字信號的相應比特，每個單元濾波電路被用于數(shù)字信號24比特中的一個。為方便起見，90(b0)到90(b23)的大多數(shù)單元移位電路是由圖8中一側加重褳線形成的矩形框表示。輸入信號IN的相應比特被提供給單元濾波器的相應輸入端，并且，在所述單元濾波器相應輸出端處產(chǎn)生輸出信號的相應比特。
為簡單起見，下面給出僅對輸入信號的最高有效比特進行處理的單元濾波電路90(b23)結構的描述，以作為本發(fā)明IIR濾波器單元濾波電路的典型例子。
參看圖9B，所述單元濾波電路90(b23)包括選擇器52、單元加法器54、單元寄存器56、選擇器58、單元加法器60、單元寄存器62和單元反相器64。
在單元濾波電路90(b23)中，單元加法器54對輸入信號IN的比特(b23)進行處理，而在圖8中該信號的所有比特都是由加法器32進行處理的。單元加法器60對所述輸入信號IN的比特(b23)進行處理，而在圖8中，該信號的所有比特都是由加法器38進行處理的。單元寄存器56對所述輸入信號IN的比特(b23)進行處理，而在圖8中，該信號的所有比特都是由延時器34進行處理的。單元寄存器62對所述輸入信號IN的比特(b23)進行處理，而在圖8中，該信號的所有比特都是由延時器40進行處理的。
單元濾波電路90(b23)的單元寄存器56的輸出端通過一個連線被連接到在單元濾波電路90(b17)內的選擇器58的輸入端上。在單元濾波電路90(b23)內的選擇器58的輸入端(A)和在單元濾波電路90(b22)到90(b17)內的選擇器58的相應輸入端(A)被通過一個連線彼此相互連接。利用連線在單元濾波電路90(b23)中構成了用于圖8所示的2-6系數(shù)單元36的6比特右移單元的相應部分。這個比特移位單元通過右移數(shù)字信號中的6個比特產(chǎn)生一個輸出，用于表示所述乘法的結果。
單元濾波電路90(b23)的單元反相器64的輸出端通過連線被連接到在單元濾波電路90(b16)中的選擇器52的輸入端(B)和選擇器58的輸入端(b)中的每一個上。所述單元反相器64對應于圖8中用于-2-7系數(shù)單元42的符號反向單元。在單元濾波電路90(b23)中的選擇器52的輸入端(B)和選擇器58的輸入端(B)和在單元濾波電路90(b22)到90(b16)中的選擇器52的相應輸入端(B)和選擇器58的相應輸入端(B)通過連線彼此互相連接。利用連線在單元濾波電路90(b23)中構成了用于圖8所示-2-7系數(shù)單元42的7-比特右移單元的相應部分。這個比特右移單元產(chǎn)生表示在所述數(shù)字信號中右移7個比特所進行乘法運算結果的輸出信號。由所述單元寄存器56提供給所述單元加法器54并在所述單元濾波電路90(b23)的第一反饋線81上的反饋信號對應于圖8中所述第一反饋線81上的所述反饋信號p的一個比特。由單元寄存器62提供給單元加法器60并在所述濾波電路90(b23)的第二反饋線82上的反饋信號對應于圖8中第二反饋線82上的反饋信號。由單元反相器64通過比特移位單元提供給選擇器52和選擇器58中每一個并在所述濾波電路90(b23)的第三反饋線83上的反饋信號對應于圖8中第三反饋線上的反饋信號r的一個比特。
在最佳實施例中，選擇器52通過時分控制將在選擇器52輸入端AB好處的兩個比特信號中的一個提供給單元寄存器54。因此，通過時分控制，利用單元加法器54執(zhí)行在輸入信號IN和來自第一反饋線81的信號之間的加法和在來自反饋線83的信號和和來自反饋線81的信號之間的加法中的一個加法。另外，選擇器58利用時分控制將在選擇器58的輸入端A和B處的兩比特輸入信號中的一個提供給單元加法器60。利用這種時分控制，單元寄存器60執(zhí)行在來自6比特右移單元的信號和來自第二反饋線82的信號之間的加法和在來自7比特右移單元的信號和來自第二反饋線的信號之間的加法中的一個。
在不使用時分控制同時執(zhí)行上述加法操作的情況下，使用具有三個輸入端的單元加法器，而不使用單元加法器54和60。在這種情況下，單元濾波電路90(b23)不需要選擇器52和選擇器58。在最佳實施例中，在圖9A和圖9B中未示出的附加連線被提供在單元濾波電路之間。這些連線被用于傳送來自單元加法器54和60的“carry”(執(zhí)行)信號。
圖8中本實施例的IIR濾波器是使用提供給所述數(shù)字信號的相應比特的多個單元濾波電路、提供給比特移位單元的多個連線、和用于傳送所述執(zhí)行信號的上述附加連線構成的。在上述實施例中，所述數(shù)字濾波器包括多個單元濾波電路，用于產(chǎn)生表示由所述濾波器進行處理的數(shù)字信號的相應比特濾波處理的結果的輸出信號。由于通過改變連線的布置可以很容易地增加或減少包括在數(shù)字濾波器中單元濾波電路的數(shù)量，所以本發(fā)明可以很容易地利用減少了的處理時間執(zhí)行設計修改，以增加或減少需要被處理的數(shù)字信號的比特的數(shù)量。
另外，當所述數(shù)字濾波器的電路元件被建立在作為硬件的所述IC芯片上時，可以通過有規(guī)則的重復單元濾波電路的模式建立整個濾波電路的布局。本發(fā)明可以很容易在所述芯上建立整個濾波電路的布局。另外，在當前的實施例中，可以很容易地減少數(shù)字濾波器在所述芯片上的區(qū)域。
再有，本發(fā)明不受限于上述的實施例，和在不脫離本發(fā)明范圍的情況下可以作出某些變化和修改。
權利要求
1.一種數(shù)字濾波器，包括一個加法器；一個連接到所述加法器的延時器；一端連接到所述延時器的輸出端、另一端連接到所述加法器的輸入端的至少一個反饋線；符號相反單元，用于產(chǎn)生與該符號相反單元的一個輸入端處的一個數(shù)字信號的符號相反的值；和一個比特移位單元，用于產(chǎn)生以2-n形式的數(shù)為基礎的乘法運算結果，其中，n是一個非負數(shù)整數(shù)，并是一個在所述比特移位單元頭發(fā)輸入端處的數(shù)字信號值，所以比特移位單元產(chǎn)生一個輸出，用于表示通過在所述數(shù)字信號中右移n個比特和截去所述數(shù)字信號中n個最低有效比特所進行運算的結果。
2.如權利要求1所述的裝置，其中，所述的符號相反單元在所述的符號反向單元的輸入端產(chǎn)生相對于所述的數(shù)字信號是1的補碼。
3.如權利要求1所述的裝置，其中，所述的比特右移單元包括與在所述的比特右移單元所述輸入端處的數(shù)字信號的相應比特相對應的多個連線。
4.如權利要求1所述的裝置，其中，所述的符號反向單元具有一個連接到所述比特特右移單元一個輸入端的一個輸出，和所述的比特右移單元具有一個連接到所述加法器一個輸入端的輸出。
5.如權利要求1所述的裝置，其中，所述的數(shù)字濾波器傳輸函數(shù)的多個系數(shù)中的每一個以2-n或-2-n表示。
6.如權利要求1所述的裝置，其中，所述的數(shù)字濾波器使用固定點表示來產(chǎn)生一個數(shù)字信號的濾波結果。
7.一種數(shù)字濾波器，包括多個單元濾波電路，用于產(chǎn)生一個輸出信號，該輸出信號表示一個數(shù)字信號各個比特濾波操作的結果，其中，每個單元濾波電路被用于所述的數(shù)字信號的多個比特中的一個，和包括一個單元加法器、一個連接到所述單元加法器上的單元寄存器、和至少一個一端連接到所述單元寄存器的輸出端、另一端連接到所述單元加法器的輸入端的反饋線；和比特移位單元，用于以2-n形式產(chǎn)生乘法運算的結果，其中，n是非負數(shù)整數(shù)并是在所述比特移位單元一個輸入端處的數(shù)字信號的值，所述的比特移位單元產(chǎn)生一個輸出信號，用于表示通過在數(shù)字信號中右移n個比特和截去所述數(shù)字信號的n個最低有效比特所進行的操作結果。
8.如權利要求7所述的裝置，其中，所述數(shù)字濾波器傳輸函數(shù)的每個系數(shù)以2-n或-2-n表示。
9.如權利要求7所述的裝置，其中，所述數(shù)字濾波器使用固定點表示產(chǎn)生所述數(shù)字信號的濾波操作結果。
10.如權利要求7所述的裝置，還包括一個符號反向單元，用于產(chǎn)生與所述的符號反向單元的一個輸入端處的數(shù)字信號符號相反的值。
11.如權利要求10所述的裝置，其中，所述的符號反向單元產(chǎn)生一個相對于所述的數(shù)字信號的1的補碼。
12.如權利要求7所述的裝置，其中，所述的比特移位單元包括多個與在所述的比特移位單元的輸入端處的數(shù)字信號的各個比特相對應的連線。
全文摘要
一種數(shù)字濾波器包括一個加法器、一個連接到所述加法器上的延時器、至少一個其一端連接到所述延時器的輸出端、另一端連接到所述加法器的一個輸入端的反饋線。一個符號反向單元產(chǎn)生一個與在所述符號反向單元的輸入端處的數(shù)字信號的值相反的值。一個比特移位單元產(chǎn)生以文檔編號H03H17/04GK1158515SQ96121089
公開日1997年9月3日 申請日期1996年10月12日 優(yōu)先權日1995年10月13日
發(fā)明者石端尚正 申請人:株式會社理光