專利名稱：開關(guān)電容器式數(shù)/模轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)-模(D/A)轉(zhuǎn)換器，尤其涉及電荷再分配型D/A轉(zhuǎn)換器。電荷再分配型D/A轉(zhuǎn)換器通常包括二進制加權(quán)電容器陣列，這些電容器有選擇地被充電(或放電)，以表示一個數(shù)字信號值。在陣列的所選電容器充電之后，貯存在這些被選電容器上的電荷在陣列的全部電容器中重新分配，以產(chǎn)生一個代表該數(shù)字信號的模擬電壓。
參照

圖1的先有技術(shù)電路，對此可作出最佳說明，該電路中，6位數(shù)字數(shù)據(jù)信號(D1至D6)被6個電容器(C1至C6)和6個開關(guān)轉(zhuǎn)換電路(S1至S6)在輸出線OL處轉(zhuǎn)換成模擬電壓。6個電容器C1至C6的二進制加權(quán)方式是最小電容器(即C1)的值等于一個單位電容值(C)，而最大電容器(即C6)的值等于32個單位電容值(32C)。信息的最高有效位D6(MSB)被加到和貯存在最大電容器(即C6)，而信息的最低有效位D1(LSB)被加到和貯存在最小電容器(即C1)上。
如圖1所示，各電容(C1至C6)的一側(cè)(X)被連接到輸出線OL。輸出線(OL)有選擇地或是經(jīng)由第一金屬氧化物半導(dǎo)體(MOS)晶體管開關(guān)PL耦合到Vcc電壓，或是經(jīng)第二MOS晶體管開關(guān)NL接到地電位。各電容器(Ci)的另一側(cè)(Y)有選擇地經(jīng)MOS晶體管開關(guān)(PSi)連接到Vcc電壓或經(jīng)MOS晶體管開關(guān)(NSi)接地。因此，在各電容的Y側(cè)使用了兩個開關(guān)晶體管，以將每個電容器置于所需狀態(tài)。
在將數(shù)字信號施加并貯存在所選電容器以后，將所有電容器器并聯(lián)連接，使貯存在所選電容器上的電荷能在所有電容器中重新分配，以產(chǎn)生一個代表所加數(shù)字輸入信號的模擬電壓。
采用圖1電路執(zhí)行數(shù)字信號至電壓變換所需步驟和時間周期的順序如下1)在第一起始時間周期期間，令全部電容器(Ci)放電，以將它們設(shè)置在同一起始狀態(tài)。這是通過(例如)關(guān)斷PL(PLOFF)和接通NL(NLON);和關(guān)斷所有PSi晶體管和接通所有NSi晶體管來完成的。
2)在接著的第二數(shù)據(jù)裝入時間周期期間，將每個數(shù)字數(shù)據(jù)信號(Di)經(jīng)求反晶體管PSi或NSi加到Ci電容器的Y側(cè)并使對應(yīng)于每個數(shù)據(jù)信號的電荷貯存在Ci電容器上。這是通過以下方式完成，例如(a)接通PL和關(guān)斷NL，從而使OL保持Vcc伏;和(b)若輸入串行位Di為“高”電位或Vcc伏時，則由于Di-高使其NSi晶體管導(dǎo)通并其PSi晶體管截止而使各電容器(Ci)充電;或是當Di為“低”或“零”電壓時，則各電容器(Ci)保持不充電，因為Di-低使其晶體管PSi導(dǎo)通并使其晶體管NSi，截止之故。
3)在接著的第三重新組合或轉(zhuǎn)換時間周期之間，令所有Ci電容器并聯(lián)連接，以產(chǎn)生一代表數(shù)字信號值的模擬電壓。這是(例如)通過(a)令PL和NL截止;和(b)令所有NSi晶體管導(dǎo)通而所有PSi晶體管截止而完成的。
4)在接著的第四時間周期期間，電容器兩端所產(chǎn)生的模擬電壓是通過將輸出線OL連到放大器AMP1的轉(zhuǎn)移門晶體管(TR)讀出的。
圖1的數(shù)-模轉(zhuǎn)換器(DAC)電路對許多應(yīng)用場合均是適用的。然而，圖1的DAC電路也存在不少問題，其中一個問題是人們希望和/或必須構(gòu)成一種高密度的DAC系統(tǒng)。在這種系統(tǒng)中，許多電容器必須在一個數(shù)據(jù)裝入周期內(nèi)快速進行充電。這是個問題，因為必須在一短時間周期內(nèi)要對諸電容器(Ci)進行直接和連續(xù)不斷的充電需要大型晶體管去處理為充滿最大電容器所必須的大瞬時電流。另一方面，在采用低導(dǎo)電率的小晶體管的場合，則勢必加長充電時間而可能超出系統(tǒng)的時間限度。
此外，人們希望建立采用諸如由非晶硅制成的那類晶體管的高密度DAC系統(tǒng)時，圖1電路存在一個值得注意的問題。這類晶體管制造簡單而廉價，所以希望使用這類晶體管。特別在利用這類晶體管構(gòu)成一個顯示板時更是如此，借此可使用類似工藝構(gòu)成顯示和控制線路。但遺憾的是這類晶體管的遷移率低，增益低和閾值電壓高。此外，現(xiàn)有的這類晶體管僅可用一種電導(dǎo)率型式(即，N溝道式導(dǎo)電性)。由于這類晶體管的低增益，低電導(dǎo)率及其相對高的閾值電壓(例如VT范圍為3到5伏)的結(jié)果，使它們在以源極跟隨器方式工作時，往往響應(yīng)極慢。這種慢的源跟隨器模式響應(yīng)表現(xiàn)出一個正是非晶硅工藝中所宣告的問題。不過總的說來，每當可用僅一種導(dǎo)電性的晶體管就存在這一問題，即，這類晶體管在工作在共源極方式下便提供良好的開關(guān)動作，而當工作在源極跟隨器方式下時則提供劣質(zhì)(慢)動作。
還有，人們希望或者說有必要減少執(zhí)行數(shù)模轉(zhuǎn)換的時間，特別在高密度系統(tǒng)中，必須在一個非常有限時間內(nèi)完成大量的轉(zhuǎn)換。
更進一步，人們希望減少元部件的數(shù)量，例如每個電容器的每個Y側(cè)使用兩個晶體管。減少元件數(shù)目增高了電路輸出和可靠性并使電路能布置成使其更易于按準備供DAC系統(tǒng)用的顯示板的列與行導(dǎo)體間距制作。
以上討論過以及下面要討論的種種問題在實施本發(fā)明的電路和系統(tǒng)中得到了解決。
在實施本發(fā)明電路中，利用N個加權(quán)電容器和N個開關(guān)晶體管將加到一輸入結(jié)點的一組N個數(shù)字數(shù)據(jù)位轉(zhuǎn)換成模擬電壓，對N個數(shù)字數(shù)據(jù)位的每一個而言，一個電容器與一個開關(guān)晶體管相關(guān)。每個電容器具有第一和第二板，同時每個電容器的第一板被連接到一輸出線。每個開關(guān)晶體管有一條導(dǎo)電通路和一個柵電極，與這柵極相聯(lián)系的是同最大的二進制加權(quán)電容器值相比，相對小的柵極電容。每個開關(guān)晶體管的導(dǎo)電通路連接在其相關(guān)電容器的另一側(cè)與一基準電壓之間。N個數(shù)字數(shù)據(jù)位經(jīng)由N個選擇的允許數(shù)據(jù)轉(zhuǎn)移路徑耦合到N個開關(guān)晶體管的柵極，每個開關(guān)晶體管有一個數(shù)據(jù)轉(zhuǎn)移路徑，每個數(shù)據(jù)轉(zhuǎn)移路徑連接在輸入結(jié)點及其相應(yīng)開關(guān)晶體管的柵極之間。
在數(shù)據(jù)裝入周期期間，對應(yīng)于N個數(shù)據(jù)位的電壓電平通過N個數(shù)據(jù)轉(zhuǎn)移路徑被選擇取樣并貯存在開關(guān)晶體管的柵極。因此，在數(shù)據(jù)裝入周期期間，數(shù)據(jù)信號被取樣并貯存在開關(guān)晶體管的柵極電容器上。由于開關(guān)晶體管的柵極電容量小，故數(shù)據(jù)裝入到其柵極上是很快完成的。接著，貯存在開關(guān)晶體管柵極上的數(shù)據(jù)判定當充電電壓加到電容兩端時，哪個二進制加權(quán)電容器得以充電，哪個保持不充電。
在一最佳實施例中，具有使開關(guān)晶體管導(dǎo)通的極性和幅度的予充電脈沖被加到輸入結(jié)點并通過N個可選允許數(shù)據(jù)轉(zhuǎn)移路徑被耦合到所有開關(guān)晶體管。予充電脈沖進行以一接通電壓對N個開關(guān)晶體管的柵極電容予充電，以備N個數(shù)字數(shù)據(jù)位的后來應(yīng)用。予充電脈沖還接通所有并聯(lián)的N開關(guān)晶體管，從而使N個二進制加權(quán)電容器并聯(lián)連接并重新分配先前存貯在N個電容器中被選電容器上的電荷，由此產(chǎn)生一個代表先前施加的N個數(shù)字數(shù)據(jù)位的模擬電壓。
對N個開關(guān)晶體管柵極的予充電之后接著啟動數(shù)據(jù)裝入周期并允許N個選擇被允許的數(shù)據(jù)轉(zhuǎn)移路徑將各自數(shù)據(jù)位耦合到其相應(yīng)開關(guān)晶體管的柵極，以便對應(yīng)一個輸入信號狀態(tài)對柵極電容放電，或?qū)?yīng)另一輸入信號狀態(tài)保持對其的充電。這樣，在相應(yīng)開關(guān)晶體管的柵極上建立起一個對應(yīng)于N個數(shù)字數(shù)據(jù)位之每一個值的電壓。
在附圖中，相同標號表示相同的元部件;
圖1是一種先有技術(shù)的數(shù)/模(D/A)轉(zhuǎn)換器電路的示意圖;
圖2是實施本發(fā)明的一種數(shù)-模轉(zhuǎn)換器(DAC)電路的示意圖;
圖3是用于描述圖2電路操作的波形示意圖;
圖4A是一部分圖2電路的概略示意圖，詳細示出與圖2電路晶體管相關(guān)的不同電容;
圖4B是用于描述圖4a電路的一種波形示意圖。
圖5是體現(xiàn)本發(fā)明的一種DAC的方塊示意圖，該DAC耦合到數(shù)據(jù)掃描器，用以驅(qū)動液晶顯示(LCD)屏的一列導(dǎo)線;
圖6是體現(xiàn)本發(fā)明的系統(tǒng)的方塊示意圖;
圖7是對用于圖6系統(tǒng)中的部分信號與控制線的理想示圖;
圖8是適用于實施本發(fā)明電路的一個分波段容性網(wǎng)絡(luò)的部分概略圖;和圖9A和9B表示用于實施本發(fā)明電路的一種簡化的電路裝置和波形。
絕緣柵場效應(yīng)晶體管(IGFET)是用于實施本發(fā)明的最佳有源器件。為此，附圖中所示電路均運用了這種晶體管，該電路將在后面描述。然而，這并不意味著不能使用其他適用器件，為此，當在所附權(quán)利要求中用“晶體管”一詞而未加限制時，是用作通用概念。
附圖中，n導(dǎo)電型的增強型IGFET是由字母N緊跟一特定標號來標識的。字符IGFET是眾所周知的故不必再詳述。但為更清楚地理解以下的說明以下說明與本發(fā)明有關(guān)的IGFET的定義特征。
IGFET具有限定導(dǎo)電通路界限稱為源和漏的第一電極和第二電極，以及一個控制電極(柵)，其所加電壓確定了該導(dǎo)電通路的電導(dǎo)率。對N型IGFET而言，源極被定義為第一和第二電極中具有最低所加電位的電極。當允許信號加到控制極時該所用器件是為雙向的，電流可在由第一和第二電極所界定的導(dǎo)電通路中沿任一方向流動。為發(fā)生導(dǎo)通，所加?xùn)?源電壓(Vgs)必須為相對源極為正方向的柵偏壓而且幅度必須大于作為閾值電壓(Vt)所限定的已知值。當用作源極跟隨器時，源極電壓(Vs)“跟隨”加在柵極的信號(Vg)但被閾值電壓(Vt)所偏置。體現(xiàn)本發(fā)明的電路和系統(tǒng)可使用由非晶硅制成的晶體管構(gòu)成，這類晶體管遷移率低，增益低而閾值電壓高(例如VT＝5V)。最后，諸如非晶硅制成的IGFET在其柵極和源極之間和在其柵極和漏極之間均存在一些電容量。對該電容的效果和使用將在下面討論。
參考圖2，該圖示出用于將串行地加到數(shù)據(jù)輸入端3的數(shù)據(jù)位(Di)轉(zhuǎn)換成輸出端5上的相應(yīng)模擬電壓的電路11。為更好地理解圖2電路的結(jié)構(gòu)和操作，要注意圖2的電路可裝入圖6和7所示那種DAC系統(tǒng)中。參見圖6，該圖示有帶有40根輸出數(shù)據(jù)字線(DWL1至DWL40)的一個串行數(shù)字數(shù)據(jù)發(fā)生器112，發(fā)生器112在40根數(shù)據(jù)字線上產(chǎn)生并列的串行的數(shù)字信號串。在數(shù)據(jù)裝入周期期間，每個數(shù)據(jù)字線載有144位串行信息，這些信息位分布在24根子線，每根子線將數(shù)據(jù)的6′位傳送至其相應(yīng)的DAC11。圖6中有40根字線乘每根字線24子線，總共960根子線。每根子線被耦合到一個DAC，用以將6個數(shù)字數(shù)據(jù)位轉(zhuǎn)換成相應(yīng)的模擬電壓，在圖6系統(tǒng)中，該模擬電壓用來驅(qū)動液晶顯示(LCD)屏114的組成部分的相應(yīng)導(dǎo)線列。
圖2的電路是圖6和7中所示那種DAC系統(tǒng)的組成部分，加到端子3的數(shù)據(jù)信號可為如圖3中標有數(shù)據(jù)輸入(DATAINPUT)的波形所示。圖3的波形DATAINPUT包含其后緊跟六個數(shù)據(jù)段的予充電周期。在預(yù)定電周期期間，一個預(yù)充電數(shù)據(jù)脈沖(PDP)被加到輸入端3。所示PDP脈沖的幅度為+15伏，其脈沖寬度可假設(shè)為4微秒。跟在予充電周期后的有一數(shù)據(jù)裝入周期，在數(shù)據(jù)裝入周期期間，數(shù)據(jù)位被串行地加到輸入端3。對圖6和7的系統(tǒng)而言，數(shù)據(jù)裝入周期被分成6段，每段包含24個數(shù)據(jù)位，在第一段(SEG1)期間，將24個最高有效位(MSB)加到端3，每一位被分配給圖2所示24個那種不同的DAC電路11之一。在數(shù)據(jù)裝入周期的第二段(SEG2)期間，接著的24個較低有效位被分配給不同的24個DAC電路。重量該過程直到24個最低有效位(LSB)被加到端3并分配到它們各自的DAC電路為止。假設(shè)數(shù)據(jù)位不是具有代表“高”電位或邏輯“1”的15伏幅度，就是具有是零或接近零狀，代表“低”電壓或邏輯“0”的幅度。假設(shè)每個數(shù)據(jù)位的脈沖寬度為160毫微秒，因此，對這一實例來說與數(shù)據(jù)裝入周期包括在持續(xù)至少144×160毫微秒的時間內(nèi)，將144個脈沖加到端3。
在數(shù)據(jù)裝入周期期間，加到端3的144個脈沖經(jīng)由列選擇信號(CSj)和多路分解信號(Bi)而解碼以產(chǎn)生各為6個脈沖的24個不同脈沖組。每個6脈沖組通過圖2所示那種DAC電路11轉(zhuǎn)換，以產(chǎn)生模擬電壓，該模擬電壓用于驅(qū)動如圖6所示液晶顯示(LCD)屏114的相應(yīng)的列導(dǎo)線。
圖2的數(shù)-模轉(zhuǎn)換器(DAC)包括二進制加權(quán)電容網(wǎng)絡(luò)50，電容器開關(guān)晶體管區(qū)域52和耦連在數(shù)據(jù)輸入端3和區(qū)域54之間的列選擇(CS)區(qū)56。二進制加權(quán)電容器網(wǎng)絡(luò)50是由六個二進制加權(quán)存貯電容器C0，C1，C2，C3，C4和C5組成。對最低編號電容(C0)到最高編號(C5)而言，每個較高編號的電容器(Ci)具有的電容量是前一較低編號電容器之電容量的二倍。舉例來說，在這一實施例中，C0，C1，C2，C3，C4，和C5的電容值分別為.025pf、05pf、0.1pf，0.2pf，0.4pf和0.8pf。
每個電容器的一端(板或側(cè)X)被連接到輸出結(jié)點5?？捎煞蔷Ч柚瞥傻腘溝道IGFET(m2i)的導(dǎo)電通路被連接在每個電容器之另一端(板，或側(cè)，Y)與接地電位之間。每個開關(guān)晶體管M2i的柵極連接到信號分離器網(wǎng)絡(luò)54的相應(yīng)端02i。
每個晶體管M2i起到一個通-斷ON-OFF開關(guān)的作用并有其連接在其相關(guān)電容器Ci之Y端和接地電位之間的導(dǎo)電路徑。更具體地說，圖2中的M2i晶體管被標識為M20，M21，M22，M23，M24和M25。當電容器開關(guān)晶體管M2i導(dǎo)通時，它便將其相關(guān)電容器Ci的Y側(cè)電位箝位在地電位。當電容器開關(guān)晶體管M2i截止時，其相關(guān)電容器的Y側(cè)被連接到一個開路開關(guān)故可認為該電容器的Y側(cè)是浮動的。
正如下面要討論的，本發(fā)明的一個值得注意的特點是晶體管M2i的柵極電容被用來貯存予充電信號和數(shù)據(jù)信號。開關(guān)晶體管M2i的每一個的導(dǎo)通和截止是借助位信號分離器網(wǎng)絡(luò)54和列選擇網(wǎng)絡(luò)56中的兩個串聯(lián)連接的晶體管M1i和M3i而受控制的。更確切地說，每個M2i晶體管的控制(柵)極是通過位信號分離晶體管M1i和列選擇晶體管M3i的串聯(lián)連接的導(dǎo)電路徑被連接到串行數(shù)據(jù)輸入端3。各個位信號分離器晶體管M1i是借助加到其柵極的位信號分離控制脈沖信號(Bi)而導(dǎo)通或截止的。所有的列選擇晶體管M3i是通過并行加到所有這些晶體管柵極的列選擇信號Csj而同時被導(dǎo)通或截止。
選擇允許晶體管M2功能在于將端點5箝位在地電位，該晶體管在端4加到其柵極的控制信號Cz作用下有其連接在輸出端5和地之間的導(dǎo)電通路。
選擇允許晶體管M3具有其連接在施加15伏操作電位的端7和輸出線5之間的導(dǎo)電通路。充電控制信號CHG在端6施加到M3的柵極。晶體管M3功能在于使端5和所選貯存電容器(Ci)選擇性地充電到達端7的電壓(例如15V)。
選擇允許轉(zhuǎn)移晶體管M4有其連接在端5和端65之間的導(dǎo)電通路。施加到M4的柵極的轉(zhuǎn)移信號(XFER)執(zhí)行將端5的模擬信號轉(zhuǎn)移到耦合到端65的隨后級。假設(shè)輸出端65存在一個可在0.5pf范圍內(nèi)的電容CP。
現(xiàn)將借助圖3的波形圖描述圖2電路的一種典型循環(huán)。下面將探討包括以下順序的一個循環(huán)(1)予充電(初始化)周期;(2)數(shù)據(jù)裝入周期，在此期間，數(shù)據(jù)信號被轉(zhuǎn)移到開關(guān)晶體管的柵極電容;(3)一個電容器充電周期;和(4)電荷再分配和輸出信號周期。在實施本發(fā)明電路過程中證明這后一周期也發(fā)生在予充電初始化周期期間并起到了作用。因此，實施本發(fā)明電路時僅需要三個周期(或階段)。
如圖3所示，在時間t0，在以下狀態(tài)時便開始持續(xù)從t0到t1時間的予充電周期(a)列選擇信號(CSj)如圖3標為CS的波形中所示，變?yōu)楦唠娖?20伏)，從而使所有M3i晶體管導(dǎo)通;
(b)如圖3波形B0-B5所示，信號分離器信號(Bi)也被拉高(在20伏)從而使所有多路分解晶體管M1i處于導(dǎo)通;和(c)如圖3數(shù)據(jù)輸入DATAINPUT波形所示結(jié)點3上施加有15V電壓時，加到結(jié)點3的予充電數(shù)據(jù)脈沖(PDP)為高電位(15V)。
由于+20伏電壓被加到所有M1i和M3i晶體管的柵極，故它們被立即導(dǎo)通(過驅(qū)動)并經(jīng)由其導(dǎo)電通路將+15V的PDP電壓耦合到所有開關(guān)晶體管M2i的柵極。可假設(shè)約為0.1pf的每個M2i晶體管的柵極電容(Cgi)此時被充電到+15伏。
予充電周期結(jié)束于Bi信號達到低電平時(即從20V到零伏)的時間t1。此后，列選擇信號(CS)很快變成低電平，此后予充電數(shù)據(jù)脈沖(PDP)達低電平。按Bi信號，CS信號，和予充電數(shù)據(jù)脈沖(PDP)到達低電平的這一順序確保了所有M2i晶體管的柵極電容維持充電到高電壓。這可參考圖4A得到最好說明，該圖示出了晶體管M3i和M1i的柵一漏和柵一源電容。也就是說，晶體管M1i有其柵極與源極間電容C11和其柵極與漏極間的電容C12，而晶體管M3i有其柵與源極間電容C21以及柵和漏極間的電容C22。
正如以上所討論的，予充電期間，加到輸入結(jié)點3的予充電數(shù)據(jù)脈沖(PDP)是等于+15伏(“高”)并如圖4B的波形所示，在時間從t0至t3期間保持高電平。加到信號分離器晶體管M1i之柵極的位控制信號(Bi)幅度為20V，并正如圖4B波形Bi所示，持續(xù)時間t0至t1。加到列選擇晶體管M3i之柵極的列選擇信號(Csj)的幅度為20V并如圖4B的波形CSj所示持續(xù)時間t0至t2。+20V幅度的Bi和CSj信號分別過驅(qū)動晶體管M1i和M3i，因此即使M3i和M1i在源極跟隨器方式下導(dǎo)通，數(shù)據(jù)輸入信號的全幅度(+15伏)也被耦合到開關(guān)晶體管M2i的柵極并將其柵極電容Cgi充電至15V值，注意予充電脈沖的持續(xù)時間也要足夠長以確保開關(guān)晶體管的柵極電容被完全充電至+15伏，如圖4B的波形(Vcgi)所示。
如上已述，M1i晶體管在M3i晶體管以前被截止，以維持對開關(guān)晶體管柵極電容的高的予充電電壓。最接近開關(guān)晶體管(M2i)的晶體管(即，M1i)先被截止。這發(fā)生在當Bi從+20伏變?yōu)榱銜r的時間t1。然后，晶體管M3i在時間t2隨CSj從+20V變?yōu)榱銜r截止。然后PDP在時間t3，從+15伏變成地電位。由于M1i在M3i之前截止，故加到M2i的予充電電平幾乎不受下面要說明的Bi和CSj的負向終止躍變(negativeterminationsteps)的影響，當Bi信號在時間t1終止而從20伏變?yōu)榱惴鼤r，一個驟變的負向瞬態(tài)階躍經(jīng)C11耦合到M2i的柵極，有減小先前加到M2i之柵極并貯存其上的+15V予充電信號的傾向。當CSj在時間t2，從20伏轉(zhuǎn)向0伏時，一個負階躍從M2i的柵極經(jīng)C21耦合到其源極。若CSj變成低電平接著Bi變?yōu)榈?，則M2i的柵極就要經(jīng)受兩個大的負轉(zhuǎn)向階躍。由于M1i先截止，故只有由Bi的終止產(chǎn)生的負躍變對M2i的柵壓有實質(zhì)影響。還要指出的是在Bi已變低和M1i已截止以后，予充電數(shù)據(jù)脈沖才轉(zhuǎn)為低電平，從而確保了M2i的柵極維持予充電到一高電平。如上已指出，由非晶硅制成的晶體管的Vt可在5伏范圍內(nèi)。所以，要這樣設(shè)計該系統(tǒng)，使得開關(guān)晶體管在待導(dǎo)通時，其柵極應(yīng)充電至8至15伏范圍電壓以確保其立即導(dǎo)通從而能將二進制加權(quán)電容器的Y側(cè)箝位至地電位。
在予充電周期之后的數(shù)據(jù)裝入周期期間代表其數(shù)字待轉(zhuǎn)換成相應(yīng)模擬信號的輸入信號值的六個數(shù)字輸入信號(D0-D5)，如圖3數(shù)據(jù)輸入波形所示串行地被加到輸入端3并如以下所述轉(zhuǎn)移到相應(yīng)M2i晶體管的柵極電容上。
再參考圖2和3，在數(shù)據(jù)裝入期間(a)信號CZ為高電平，使晶體管M2導(dǎo)通并將結(jié)點5箝位于地電位;
(b)如圖3波形CHG所示，加到晶體管M3之柵極的充電信號(CHG)為低電平，從而使晶體管M3截止;以及(c)加到晶體管M4之柵極的轉(zhuǎn)移信號(XFER)為低電平，從而使晶體管M4截止。
在圖2的電路中，如下面要詳述的那樣，數(shù)據(jù)裝入是通過對串行地加到輸入結(jié)點3的數(shù)字數(shù)據(jù)信號進行采樣并將相應(yīng)信號加到相應(yīng)所選晶體管M2i的柵極電容上而完成的。
數(shù)字數(shù)據(jù)位是以最先加最高有效位(MSB)和最后加最低有效位(LSB)依次(或順序)施加到結(jié)點3。也標識為D5的最高有效位(MSB)經(jīng)晶體管M35和M15耦合到M25的柵極。標識為D4的下一個較低有效位[(M-1)SB]經(jīng)晶體管M34和M14耦合到M24的柵極。重復(fù)該過程直到標識為D0的最低有效位(LSB)經(jīng)晶體管M30和M10耦合到M20的柵極。
在如圖3所示的時間t2，多路輸出選擇信號B5達高電位(+20V)并在時間間隔T1內(nèi)保持高電位直至時間t4。在時段T1期間，允許晶體管M15工作，并在此期間，將數(shù)字數(shù)據(jù)信號的24MSB加到結(jié)點3。借助使相關(guān)CSj信號能適于顯示MSB選擇或時間t1-t4期間的采樣脈沖，對各個DACj選擇24MSB之一。在本例中，列選擇脈沖(CSj)在時間t3產(chǎn)生并在近似一個MSB比特間隔內(nèi)維持高電平。當CS為高電平時，晶體管M35導(dǎo)通，由此M15和M35在輸入結(jié)點3和M25的柵極間提供了一條導(dǎo)電通路或數(shù)據(jù)轉(zhuǎn)移路徑。
回憶M25的柵極被予充電至可在范圍為+8至+15V內(nèi)的一個“高”電平。還要注意晶體管M35和M15的柵極在施加20伏電壓情況下處于過驅(qū)動狀態(tài)。
若MSB數(shù)據(jù)信號(D5)為“高”電平，則M35和M15趨于在源極跟隨器方式下導(dǎo)通，以在M25的柵極上重建全15伏電壓。盡管M35和M15處于過驅(qū)動狀態(tài)它們在源極跟隨器方式下工作響應(yīng)也是慢的，對數(shù)據(jù)信號起到相對高阻抗通路的作用。然而，由于M25的柵極電容已被予充電至“高”電平值，故M35和M15不必對M25的柵極充電。因此，其柵極已予充電到顯著大于其最小閾值電壓的M25維持強烈導(dǎo)通，將電容C5的Y側(cè)箝位至地電位。若MSB數(shù)據(jù)信號(D5)為“低”電位，晶體管M35和M15在共源極方式下導(dǎo)通，則它們的串連導(dǎo)電通路形成能將M25之柵極電容快速放電至地電位的相對低阻抗通路。因此，在圖2電路中，當晶體管M35和M15導(dǎo)通;MSB數(shù)據(jù)信號為低電平時，則M35和M15在共源極方式下的導(dǎo)通使M25晶體管的柵極電容得以快速放電至地電位并使晶體管M25截止。在圖6系統(tǒng)中，隨著所有MSB數(shù)據(jù)信號(D5)轉(zhuǎn)移至所有各晶體管M25的柵極，在時間t4，恰好在信號B4達到高電位之前晶體管M15截止。
在所有MSB已裝到晶體管M25之柵極上之后，在如圖3波形B4所示的時間間隔T2(即t4-t6)期間后面的較低有效位，以同樣方式裝到晶體管M24柵極上。與前述相似在時間t4，B4變?yōu)椤案摺彪娖?，?dǎo)通晶體管M14，而在時間t5CS變?yōu)椤案摺彪娖剑瑢?dǎo)通晶體管M34。在晶體管M34導(dǎo)通期間，(M-1)SB被耦合到M24的柵極。
因此表明在數(shù)據(jù)裝入周期內(nèi)，一個串行數(shù)據(jù)位(Di)被加到數(shù)據(jù)輸入結(jié)點3。該數(shù)字數(shù)據(jù)位(Di)有效期(例如)為160毫微秒。信號CSj使晶體管M3i持續(xù)導(dǎo)通一段時間(例如150毫微秒)在此期間，數(shù)字數(shù)據(jù)Di是有效的。這樣，在信號分離器晶體管M1i導(dǎo)通的同時，信號CSj用于采樣串行地加到結(jié)點3的數(shù)字數(shù)據(jù)輸入信號。若Di為高電平，則M2i的柵極電容(Cgi)保持充電至高電平。若Di為“低”，則Cgi經(jīng)M1i和M3i放電至地電位。
應(yīng)理解開關(guān)晶體管M2i的柵極電容Cgi是比較小的(例如，0.05pf至0.1pf)，因此柵極電容Cgi能快速充電。
還應(yīng)理解在實施本發(fā)明電路中，串行數(shù)據(jù)輸入信號Di被獲取(或采樣)和貯存在開關(guān)晶體管M2i的柵極電容Cgi上。即使用于實施本發(fā)明的晶體管可由具有低遷移率，低增益和高閾值電壓的非晶硅制成，M1i和M3i與M2i的柵極電容的組合起到了能快速響應(yīng)和滿足系統(tǒng)定時要求的采樣和保持電路的作用。
重復(fù)對數(shù)字數(shù)據(jù)輸入信號(Di)進行采樣的過程直到串行數(shù)據(jù)的6個數(shù)據(jù)位被加到6個電容器控制開關(guān)晶體管M25-M20的柵極。
在實施本發(fā)明的電路中，晶體管M2i的柵極被予充電到要化弗最長時間去建立的狀態(tài)(高)。數(shù)據(jù)從結(jié)點3的數(shù)據(jù)轉(zhuǎn)移能較快完成，因為它只要求對柵極電容的放電而在輸入信號處于“低”同時M1i和M3i可在共源極方式下操作以迅速放掉柵極電容結(jié)點上的電荷。
MSB數(shù)據(jù)比特全部都在較低有效位之前裝入的，以便MSB開關(guān)晶體管能以盡可能長的時間放掉較大電容(C5′s)上的電荷。然后裝入所有的較低有效數(shù)據(jù)比特，以使相應(yīng)的開關(guān)晶體管能在下一個盡可能最長時間間隔對相關(guān)晶體管放電等。現(xiàn)已判定這種操作方式是連續(xù)將各自DAC′S數(shù)據(jù)位全部裝入的最佳方式。
在將數(shù)據(jù)位已裝(加)到電容器控制開關(guān)晶體管M2i的柵極之后，使晶體管M2截止和晶體管M3導(dǎo)通。這是通過在如圖3相應(yīng)波形中所示的時間t8，信號CHG達到高電平而信號CZ為低電平而達到的。晶體管M3的源極被連到結(jié)點5，其漏極連接到加有+15V電壓的結(jié)點7而其柵極連到加有20伏控制充電電壓(CHG)的結(jié)點6。當M3導(dǎo)通時+15V電壓耦合至結(jié)點5。
當M3導(dǎo)通，+15V電壓加到結(jié)點5時，只有那些其相應(yīng)開關(guān)晶體管M2i是導(dǎo)通的電容器才被充電。也就是說，例如，假設(shè)M24的柵極待貯存“高”電位，則M24的導(dǎo)電通路對電容器C4形成低阻抗導(dǎo)電通路并將電容器C4的Y側(cè)箝位于地電位。電容器C4將+15V電壓耦合到其頂板(X)(接到結(jié)點5)而將零電壓耦合到其底板(Y)。反之，若M24的柵極被放電，則M24便是一個開路開關(guān)而沒有給電容器C4的充電通路。
在電容器充電周期結(jié)束時，對應(yīng)于串行數(shù)字數(shù)據(jù)位Di為“高”的電容器Ci將充電至其兩板上的電壓達+V(例如為15)，而對應(yīng)于串行數(shù)據(jù)位Di為“低”的電容器Ci將不充電。在CHG回到零(t9)和M3截止時電容器充電周期結(jié)束。
跟著該充電階段之后，所有列選擇信號(CS)達到高而同時所有信號分離器的信號(Bi)達高電平。然后，所有晶體管M3i導(dǎo)通所有晶體管M1i也導(dǎo)通，結(jié)點3上的電壓變成“高”，從而將+15V的PDP加到晶體管M2i的柵極，將它們的所有柵極充電至高電平并使所有M2i晶體管導(dǎo)通。
所有晶體管M2i的導(dǎo)通使所有電容器Ci成并聯(lián)連接，這本身使貯存在選擇充電電容器Ci上的電荷重新分配給所有電容器C0至C5。結(jié)果，在電荷被重新分配之后，存貯器電容器Ci上產(chǎn)生一電壓，該電壓的幅度對應(yīng)于先前所加數(shù)字數(shù)據(jù)串行輸入字;即，在先前數(shù)據(jù)裝入期間所加的數(shù)據(jù)信號的二進制(數(shù)字)值。
電荷再分配是已知的，無需詳細討論。下面的簡短實例應(yīng)解釋操作即可，例如，假設(shè)在數(shù)據(jù)裝入期間，只有M24和M23的柵極被充電至高態(tài)而M25，M22，M21和M20的柵極被放電。那末在電容充電(轉(zhuǎn)換)周期期間，僅僅電容器C4和C3被充電。貯存在C4上的電荷Q4可表示為Q4＝(C4)(V)，貯存在C3上的電荷Q3可表示為Q3＝(C3)(V)。由于C4和C3是并聯(lián)連接的，故總存貯電荷(QT)等于(C3+C4)V。
當將全部電容器接連地并聯(lián)連接時，貯存在C3和C4上的電荷在所有電容器中被重新分配而這些電容兩端電壓(Vf)可表示為Vf＝(C3+C4)(V)/CT。對該特定實例，假設(shè)電容器為二進制加權(quán)C3＝8CO，C4＝16CO，CT＝63Co和Vf＝(24/63)V。
通過將正向轉(zhuǎn)移(XFR)脈沖加到晶體管M4的柵極即，出XFR脈沖在時間t10進行高電平時可將結(jié)點5所產(chǎn)生的電壓轉(zhuǎn)移到后續(xù)級M4的導(dǎo)通起到將后繼級(CP)的電容與存貯電容器Ci并聯(lián)耦合的作用。實際上，結(jié)點5的模擬電壓在轉(zhuǎn)移到下一級時，由于存在CP而將被衰減。
注意，如圖2所示，若希望改善DAC的有效分辨率可將高頻脈動信號施加到輸出結(jié)點5。該脈動信號可為與XFR脈沖同時出現(xiàn)脈動的脈沖信號并具有(例如)對應(yīng)于代表LSB輸出電位一半的幅度。
本發(fā)明的一個重要方面在于對電容器控制晶體管M2i之柵極的予充電還起到形成電荷再分配和在結(jié)點5產(chǎn)生一模擬電壓的作用，該電壓經(jīng)M4耦合到放大器67。
圖2電路可用于實施圖5所概括的系統(tǒng)中的數(shù)-模轉(zhuǎn)換(DAC)功能。串行數(shù)字數(shù)據(jù)信號被加到圖2所示形式的數(shù)-模轉(zhuǎn)換器(DAC)100，以產(chǎn)生加到數(shù)據(jù)掃描器101的模擬信號，該掃描器的輸出加到液晶顯示(LCD)屏的諸列。
包含實施本發(fā)明的電路的DAC系統(tǒng)方塊圖示于圖6中并已在上面探討過。串行視頻輸入信號被加到串行數(shù)字數(shù)據(jù)發(fā)生器112，該發(fā)生器作用在于對輸入信息進行格式化和在40個輸出通道或數(shù)據(jù)字線DWL1至DWL40上產(chǎn)生串行數(shù)據(jù)。每個數(shù)字字線經(jīng)由24根子線耦合到圖2所示那種類型的24個不同DAC電路。在每條子線上串行產(chǎn)生的144比特的六個數(shù)據(jù)比特按時經(jīng)由列選擇和信號分離器比特選擇線被采樣并加到各DAC電路11，以產(chǎn)生用于驅(qū)動LCD屏114的相應(yīng)列導(dǎo)體的模擬電壓。圖6中，每條列選擇線(CS)控制與每逢第24列相對應(yīng)的傳播信號。圖7中，每個列選擇線(CS)控制相應(yīng)于40個接續(xù)列為一組的傳播信號。從數(shù)據(jù)字線到某些DAC電路的數(shù)據(jù)位分配詳示于圖7。概括地說，圖6和7的系統(tǒng)雖然它們在源極細節(jié)是不同的但其相似性在于串行比特在40線上并行傳播。之后，各數(shù)據(jù)字線上的串行比特被傳送到24個子線上，每個子線對應(yīng)于LCD屏的一列導(dǎo)體，每個子線載有6個待轉(zhuǎn)換成模擬電壓，用以驅(qū)動其相應(yīng)列導(dǎo)通的串行數(shù)據(jù)位。
示于圖2的二進制加權(quán)電容性網(wǎng)絡(luò)50要求每個后續(xù)電容器尺寸是在前電容器的兩倍。這要求制造范圍廣泛的電容器，即要制成不是很大的電容器就是非常小的電容器(注意在希望有多于6個二進制階躍的場合該問題變得極糟糕)。極小電容器是難以精確制造還附加有寄生電容的問題。大電容器占用過多空間。這些問題可借助圖8所示分部類型(subrangingtype)電路加以避免。二進制加權(quán)電容器C3，C4和C5可分別取(例如)0.05pf，0.1pf和0.2pf的電容值。電容器CO，C1和C2的頂部共同連接到結(jié)點81，耦合電容器Cc連接在結(jié)點81和與C3，C4和C5之一側(cè)相連的輸出結(jié)點5之間。電容器Cc起到對電容器C0，C1和C2值的分割降低(dividedown)作用，以產(chǎn)生相當于圖2中標號50的網(wǎng)絡(luò)。
使用2個相等比率的部分，每一部分有N等級(步或級)時，耦合電容器Cc可計算如下Cc＝1/2 C3(2N/2N-1)
對N＝3，Cc＝1/2C3(8/7)這樣一個電容器網(wǎng)絡(luò)可用兩組電容器和一個耦合電容器構(gòu)成。一組中的各電容器可以(但不一定是)與另一組的電容器相同，并且，例如每組只需三個不同的電容和耦合電容。耦合到結(jié)點5和81的晶體管M3A和M3B分別執(zhí)行與圖2中晶體管M3的相同功能。
在圖2電路中，晶體管M3用于有選擇地將充電電壓加到結(jié)點5，而晶體管M2用于有選擇地將結(jié)點5箝位至地電位。另一方面，若如圖9A和9B所示的連接和操作時，可用單一晶體管M3K來執(zhí)行晶體管M3和M2的功能。參考圖9A，注意晶體管M3K將連接在圖2電路中，以取代是用一個電極(源/漏)131連到輸出結(jié)點5而另一電極(漏/源)132連到電源端7的晶體管M3和M2。晶體管M3K的柵極可能由圖9B的波形6中所示類型的CHG/零信號驅(qū)動，圖9B波形7中所示類型的電位(充電電平)將加到電源端7。予充電，數(shù)據(jù)輸入，列選擇和位選擇信號可類似于以上討論過的圖2電路中所示和所用信號。
圖2電路示出的是6位數(shù)-模轉(zhuǎn)換器。然而應(yīng)該理解，這僅是舉例而已，為實施本發(fā)明也可用更多或更少數(shù)據(jù)位和電容器與晶體管的相應(yīng)數(shù)目。
諸附圖已示出一種特定的開關(guān)順序。然而顯然，在不脫離本發(fā)明教導(dǎo)的情況下也可采用其他開關(guān)順序和對M3i和M1i晶體管的不同定位。
同樣，已圖示電路和系統(tǒng)有各配給24條子線的40條字線，用以產(chǎn)生驅(qū)動顯示屏的960列的960個模擬電壓。顯然，輸出總數(shù)可或多或少，字線與子線之比可有許多不同的值。
權(quán)利要求
1.用于將一組N個數(shù)據(jù)位轉(zhuǎn)換成模擬電壓的數(shù)字-模擬轉(zhuǎn)換器(DAC)，包括N個電容器(C0-C5)，一個電容器對應(yīng)所述N個數(shù)據(jù)位的每一個，每個電容具有第一和第二板；和將每個電容器的第一板連接到輸出結(jié)的裝置；其特征在于一對一地對所述N數(shù)據(jù)位的N個開關(guān)晶體管(M26-M25)，所述N個開關(guān)晶體管每個均有第一和第二電極界定導(dǎo)電通路的兩端和柵極，每個柵極有與之相關(guān)的相對小的電容；連接每個開關(guān)晶體管在其相關(guān)電容器和第一電源端(地)之間的導(dǎo)電通路的裝置；適于在數(shù)據(jù)裝入期接收串行施加的數(shù)字數(shù)據(jù)信號和在予充電期接收予充電信號的輸入結(jié)點(3)；N個有選擇的允許數(shù)據(jù)轉(zhuǎn)移路徑(M10，M30，…M15，M35)，每個所述N開關(guān)晶體管對應(yīng)一條數(shù)據(jù)轉(zhuǎn)移路徑，每條數(shù)據(jù)轉(zhuǎn)移路徑連接在所述輸入結(jié)點和其相關(guān)開關(guān)晶體管的柵極之間；用于在所述數(shù)據(jù)裝入時間間隔每次一個地選擇導(dǎo)通所述N個數(shù)據(jù)轉(zhuǎn)移路徑的裝置(CSj；B0-B5)，用以有選擇地對數(shù)字數(shù)據(jù)信號進行采樣并用以提供和貯存對應(yīng)于在相應(yīng)一個所述N開關(guān)晶體管柵極上的每個所述數(shù)字數(shù)據(jù)信號的電壓；和用于有選擇地提供所述電容器上的電壓的裝置(M3)，以便根據(jù)出現(xiàn)在它們各自開關(guān)晶體管之柵極上的數(shù)據(jù)響應(yīng)電壓電平對這些電容進行充電。
2.根據(jù)權(quán)利要求1的數(shù)-模轉(zhuǎn)換器，其特征在于在每個予充電時期內(nèi)，每一個所述N開關(guān)晶體管的柵極電容被予充電到一導(dǎo)通電平，而且所述N個電容器是并聯(lián)連接的。
全文摘要
N個數(shù)字數(shù)據(jù)位借助N個二進制加權(quán)電容器和開關(guān)晶體管被轉(zhuǎn)換成模擬電壓。每個N數(shù)字數(shù)據(jù)位有與晶體管一對一相連的電容器，接在輸出結(jié)點間并經(jīng)其晶體管導(dǎo)電通路連到功率端。用兩晶體管選擇地取樣N位串行數(shù)據(jù)并耦合和貯存取樣后數(shù)據(jù)于預(yù)充電的晶體管柵極上，使耦合串行數(shù)據(jù)的兩晶體管僅需以共源方式導(dǎo)通。充電電壓加到輸出結(jié)點時，加到晶體管柵極的串行數(shù)據(jù)轉(zhuǎn)移到N電容器，接著晶體管預(yù)充電同時電容器并聯(lián)而完成數(shù)模轉(zhuǎn)換。
文檔編號H03M1/06GK1088032SQ9311426
公開日1994年6月15日 申請日期1993年11月3日 優(yōu)先權(quán)日1992年11月4日
發(fā)明者A·G·F·J·沃爾, S·懷斯布羅德 申請人:Rca·湯姆森許可公司