本申請(qǐng)涉及集成電路，具體涉及一種鎖相環(huán)電路、芯片及電子設(shè)備。

背景技術(shù)：

1、鎖相環(huán)(phase-locked?loops，pll)是一種利用反饋控制原理實(shí)現(xiàn)輸入時(shí)鐘信號(hào)與輸出時(shí)鐘信號(hào)的頻率及相位同步的技術(shù)。在相關(guān)技術(shù)中，為了降低輸出時(shí)鐘信號(hào)的噪聲，鎖相環(huán)電路的環(huán)路帶寬通常為輸入時(shí)鐘信號(hào)帶寬的1/10及以下。然而，減小鎖相環(huán)的環(huán)路帶寬會(huì)延長(zhǎng)鎖相環(huán)的鎖定時(shí)間，使得鎖相環(huán)將輸出時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)同步的鎖定時(shí)間可能長(zhǎng)達(dá)幾百微秒，進(jìn)而造成采用鎖相環(huán)電路的裝置性能下降的問(wèn)題。

技術(shù)實(shí)現(xiàn)思路

1、鑒于以上問(wèn)題，本申請(qǐng)實(shí)施例提供一種鎖相環(huán)電路、芯片及電子設(shè)備，以解決上述技術(shù)問(wèn)題。

2、第一方面，本申請(qǐng)實(shí)施例提供一種鎖相環(huán)電路，包括：相位比較模塊，相位比較模塊接入?yún)⒖紩r(shí)鐘信號(hào)以及反饋時(shí)鐘信號(hào)以比較參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)的相位并輸出誤差信號(hào)；控制模塊，控制模塊與相位比較模塊連接以根據(jù)誤差信號(hào)輸出控制信號(hào)；振蕩模塊，振蕩模塊與控制模塊連接以在控制信號(hào)控制下輸出目標(biāo)時(shí)鐘信號(hào)，且比較模塊與振蕩模塊連接以接入與目標(biāo)時(shí)鐘信號(hào)對(duì)應(yīng)的反饋時(shí)鐘信號(hào)；其中，鎖相環(huán)電路還包括頻率比較模塊以及延時(shí)模塊，頻率比較模塊接入?yún)⒖紩r(shí)鐘信號(hào)以及反饋時(shí)鐘信號(hào)以比較參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)的頻率；延時(shí)模塊與頻率比較模塊連接，且延時(shí)模塊與控制模塊連接，當(dāng)反饋時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)的頻率首次滿足預(yù)設(shè)關(guān)系時(shí)，延時(shí)模塊在間隔第一預(yù)設(shè)時(shí)間后輸出用于減小鎖相環(huán)電路的環(huán)路帶寬的帶寬調(diào)整信號(hào)。

3、第二方面，本申請(qǐng)實(shí)施例還提供一種芯片，包括上述的鎖相環(huán)電路。

4、第三方面，本申請(qǐng)實(shí)施例還提供一種電子設(shè)備，包括上述的芯片或鎖相環(huán)電路。

5、本申請(qǐng)通過(guò)頻率比較模塊比較參考時(shí)鐘信號(hào)與反饋時(shí)鐘信號(hào)的頻率，當(dāng)反饋時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)的頻率首次滿足預(yù)設(shè)關(guān)系時(shí)，則說(shuō)明目標(biāo)時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)將要完成頻率以及相位鎖定過(guò)程，因此延時(shí)模塊可以在間隔第一預(yù)設(shè)時(shí)間后再輸出帶寬調(diào)整信號(hào)并減小鎖相環(huán)電路的環(huán)路帶寬，從而減小鎖相環(huán)電路輸出目標(biāo)時(shí)鐘信號(hào)的噪聲。也就是說(shuō)，在目標(biāo)時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)完成頻率以及相位未鎖定之前，鎖相環(huán)電路的環(huán)路帶寬較大，從而有利于使得目標(biāo)時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)快速完成頻率以及相位鎖定過(guò)程；而在目標(biāo)時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)完成頻率以及相位鎖定之后，鎖相環(huán)電路的環(huán)路帶寬較小，從而有利于減小鎖定后目標(biāo)時(shí)鐘信號(hào)的噪聲。

6、同時(shí)，由于當(dāng)反饋時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)的頻率首次滿足預(yù)設(shè)關(guān)系(例如參考時(shí)鐘信號(hào)的頻率為反饋時(shí)鐘信號(hào)頻率的n倍)時(shí)，目標(biāo)時(shí)鐘信號(hào)的頻率還會(huì)在參考時(shí)鐘信號(hào)的中心頻率附近略微跳變并逐漸鎖定至參考時(shí)鐘信號(hào)的中心頻率，因此本申請(qǐng)的延時(shí)模塊在反饋時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)的頻率首次滿足預(yù)設(shè)關(guān)系后間隔第一預(yù)設(shè)時(shí)間后再輸出帶寬調(diào)整信號(hào)，還可以減小目標(biāo)時(shí)鐘信號(hào)的頻率在參考時(shí)鐘信號(hào)的中心頻率附近跳變對(duì)應(yīng)的鎖定時(shí)間，進(jìn)而有利于進(jìn)一步減小鎖相環(huán)電路的鎖定時(shí)間。

7、本申請(qǐng)的這些方面或其他方面在以下實(shí)施例的描述中會(huì)更加簡(jiǎn)明易懂。

技術(shù)特征：

1.一種鎖相環(huán)電路，其特征在于，包括：

2.如權(quán)利要求1所述的鎖相環(huán)電路，其特征在于，所述控制模塊包括低通濾波單元以及用于輸出第一電流信號(hào)的電荷泵單元；

3.如權(quán)利要求2所述的鎖相環(huán)電路，其特征在于，所述電荷泵單元包括第一電流源模塊、第二電流源模塊、第一開(kāi)關(guān)以及第二開(kāi)關(guān)；

4.如權(quán)利要求3所述的鎖相環(huán)電路，其特征在于，所述低通濾波單元包括電阻單元、第一電容以及第二電容；

5.如權(quán)利要求4所述的鎖相環(huán)電路，其特征在于，所述電阻單元在接收所述帶寬調(diào)整信號(hào)之前具有第一電阻值，所述電阻單元在接收所述帶寬調(diào)整信號(hào)之后具有第二電阻值，所述第二電阻值為所述第一電阻值的k倍；

6.如權(quán)利要求3所述的鎖相環(huán)電路，其特征在于，所述第一電流源模塊包括第一電流源、第二電流源以及第四開(kāi)關(guān)，所述第二電流源模塊包括第三電流源、第四電流源以及第五開(kāi)關(guān)；

7.如權(quán)利要求4所述的鎖相環(huán)電路，其特征在于，所述電阻單元包括第三開(kāi)關(guān)、第一電阻以及第二電阻；

8.如權(quán)利要求1所述的鎖相環(huán)電路，其特征在于，所述延時(shí)模塊包括第一子延時(shí)模塊以及第二子延時(shí)模塊；

9.如權(quán)利要求1至8任一項(xiàng)所述的鎖相環(huán)電路，其特征在于，所述頻率比較模塊包括時(shí)鐘同步模塊、參考時(shí)鐘計(jì)數(shù)模塊、反饋時(shí)鐘計(jì)數(shù)模塊以及頻率計(jì)算模塊；

10.一種芯片，其特征在于，包括如權(quán)利要求1至9任一項(xiàng)所述的鎖相環(huán)電路。

11.一種電子設(shè)備，其特征在于，包括如權(quán)利要求10所述的芯片。

技術(shù)總結(jié)
本申請(qǐng)實(shí)施例提供一種鎖相環(huán)電路、芯片及電子設(shè)備，相環(huán)電路，包括相位比較模塊、控制模塊、振蕩模塊、頻率比較模塊以及延時(shí)模塊，延時(shí)模塊與頻率比較模塊連接，且延時(shí)模塊與控制模塊連接，當(dāng)反饋時(shí)鐘信號(hào)與參考時(shí)鐘信號(hào)的頻率首次滿足預(yù)設(shè)關(guān)系時(shí)，延時(shí)模塊在間隔第一預(yù)設(shè)時(shí)間后輸出用于減小鎖相環(huán)電路的環(huán)路帶寬的帶寬調(diào)整信號(hào)。本申請(qǐng)可以減小目標(biāo)時(shí)鐘信號(hào)的頻率在參考時(shí)鐘信號(hào)的中心頻率附近跳變對(duì)應(yīng)的鎖定時(shí)間，進(jìn)而有利于進(jìn)一步減小鎖相環(huán)電路的鎖定時(shí)間。

技術(shù)研發(fā)人員：吳毅,譚博睿,余立力,楊保頂
受保護(hù)的技術(shù)使用者：成都芯海創(chuàng)芯科技有限公司
技術(shù)研發(fā)日：20240226
技術(shù)公布日：2024/12/19