1.一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,包括:第一電容陣列(1)、第二電容陣列(2)、第一輸入端vip、第二輸入端vin以及比較器(5);
2.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述陣列一dummy電容組包括并行連接的電容cp1以及電容cp2,所述電容cp1以及電容cp2的容值均為1/2c。
3.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述陣列二dummy電容組包括并行連接的電容cn1以及電容cn2,所述電容cn1以及電容cn2的容值均為1/2c。
4.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述陣列一第i電容組包括電容cpi1以及電容cpi2,所述電容cpi1以及電容cpi2的容值均為2n-3c,其中n=i,3≤i≤8。
5.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述陣列二第j電容組包括電容cpj1以及電容cpj2,所述電容cpj1以及電容cpj2的容值均為2n-3c,其中n=j(luò),3≤j≤8。
6.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述vcm-based電容開(kāi)關(guān)時(shí)序電路中還包括第一開(kāi)關(guān)組(3),所述陣列一第一電容組、陣列一第二電容組、……、陣列一第j電容組以及陣列一dummy電容組的下極板通過(guò)所述第一開(kāi)關(guān)組(3)與所述vref和/或gnd可通斷連接。
7.根據(jù)權(quán)利要求6所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述vcm-based電容開(kāi)關(guān)時(shí)序電路中還包括第二開(kāi)關(guān)組(4),所述陣列二第一電容組、陣列二第二電容組、……、陣列二第j電容組以及陣列二dummy電容組的下極板通過(guò)所述第二開(kāi)關(guān)組(4)與所述vref和/或gnd可通斷連接。
8.根據(jù)權(quán)利要求7所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述vcm-based電容開(kāi)關(guān)時(shí)序電路還包括sar邏輯電路(6);所述sar邏輯電路(6)的輸入端與所述比較器(5)的輸出端電連接,所述sar邏輯電路(6)與第一開(kāi)關(guān)組(3)以及第二開(kāi)關(guān)組(4)通訊。
9.根據(jù)權(quán)利要求1所述的一種vcm-based電容開(kāi)關(guān)時(shí)序電路,其特征在于,所述i=j(luò)=8。
10.一種vcm-based電容開(kāi)關(guān)時(shí)序方法,其特征在于,采樣時(shí),陣列一第一電容組、陣列一第二電容組、……陣列一第j電容組以及陣列一dummy電容組中一個(gè)電容的下極板均與vref連接,另一個(gè)均與gnd連接;