本申請(qǐng)屬于集成電路，尤其涉及一種采樣數(shù)據(jù)的相位差檢測(cè)方法及裝置。

背景技術(shù)：

1、目前，在現(xiàn)場(chǎng)可編程邏輯門陣列(field?programmable?gate?array，fpga)芯片內(nèi)部進(jìn)行源同步接口時(shí)序收斂驗(yàn)證時(shí)，存在時(shí)序分析模型計(jì)算得到的時(shí)序報(bào)告中的源同步接口的時(shí)鐘與采樣數(shù)據(jù)之間的相位差，與實(shí)際的源同步接口的時(shí)鐘與采樣數(shù)據(jù)之間的相位差存在區(qū)別的現(xiàn)象，使得即便源同步接口時(shí)序收斂了，也會(huì)出現(xiàn)源同步接口接收數(shù)據(jù)失敗的問題。

2、因此，亟需提供一種對(duì)源同步接口的時(shí)鐘和采樣數(shù)據(jù)之間的相位差進(jìn)行檢測(cè)的技術(shù)方案，便于根據(jù)源同步接口的時(shí)鐘和采樣數(shù)據(jù)之間的相位差對(duì)源同步接口接收鎖相環(huán)(phase?locked?loop，pll)的相位進(jìn)行調(diào)整，以提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本申請(qǐng)實(shí)施例提供了一種采樣數(shù)據(jù)的相位差檢測(cè)方法及裝置，以克服以上現(xiàn)有技術(shù)的問題。

2、第一方面，本申請(qǐng)實(shí)施例提供了一種采樣數(shù)據(jù)的相位差檢測(cè)方法，包括：確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差；確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的第二相位差；根據(jù)所述第一相位差及所述第二相位差，確定所述源同步接口時(shí)鐘與所述源同步接口數(shù)據(jù)的目標(biāo)相位差。

3、其中，在一些可選實(shí)施例中，所述確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差，包括：基于所述源同步接口時(shí)鐘對(duì)本地時(shí)鐘計(jì)數(shù)器進(jìn)行采樣，得到第一采樣值；根據(jù)所述第一采樣值，確定所述源同步接口時(shí)鐘與所述本地預(yù)設(shè)相位時(shí)鐘的所述第一相位差。

4、其中，在一些可選實(shí)施例中，所述根據(jù)所述第一采樣值，確定所述源同步接口時(shí)鐘與所述本地預(yù)設(shè)相位時(shí)鐘的所述第一相位差，包括：將所述第一采樣值跨時(shí)鐘域處理至所述本地預(yù)設(shè)相位時(shí)鐘的時(shí)鐘域，得到第二采樣值；根據(jù)所述第二采樣值查找第一本地時(shí)鐘相位差表，得到所述第一相位差，所述第一本地時(shí)鐘相位差表用于表征所述第二采樣值與所述第二采樣值關(guān)聯(lián)的所述源同步接口時(shí)鐘相對(duì)于所述本地預(yù)設(shè)相位時(shí)鐘的相位差的對(duì)應(yīng)關(guān)系。

5、其中，在一些可選實(shí)施例中，所述基于所述源同步接口時(shí)鐘對(duì)本地時(shí)鐘計(jì)數(shù)器進(jìn)行采樣，得到第一采樣值，包括：基于本地時(shí)鐘驅(qū)動(dòng)所述本地時(shí)鐘計(jì)數(shù)器進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)值；基于所述源同步接口時(shí)鐘對(duì)所述計(jì)數(shù)值進(jìn)行采樣，得到所述第一采樣值。

6、其中，在一些可選實(shí)施例中，所述確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的第二相位差，包括：基于本地時(shí)鐘對(duì)所述源同步接口數(shù)據(jù)進(jìn)行采樣，得到第三采樣值；根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的所述第二相位差。

7、其中，在一些可選實(shí)施例中，所述根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的所述第二相位差，包括：將所述第三采樣值跨時(shí)鐘域處理至所述本地預(yù)設(shè)相位時(shí)鐘的時(shí)鐘域，得到第四采樣值；根據(jù)所述第四采樣值查找第二本地時(shí)鐘相位差表，得到所述第二相位差，所述第二本地時(shí)鐘相位差表用于表征所述第四采樣值與所述第四采樣值關(guān)聯(lián)的所述源同步接口數(shù)據(jù)相對(duì)于所述本地預(yù)設(shè)相位時(shí)鐘的相位差的對(duì)應(yīng)關(guān)系。

8、其中，在一些可選實(shí)施例中，相位差檢測(cè)方法，還包括：根據(jù)所述目標(biāo)相位差，確定源同步接口接收鎖相環(huán)的補(bǔ)償相位；發(fā)送所述補(bǔ)償相位至所述源同步接口接收鎖相環(huán)，使得所述源同步接口接收鎖相環(huán)根據(jù)所述補(bǔ)償相位對(duì)源同步接口接收時(shí)鐘進(jìn)行相位補(bǔ)償。

9、第二方面，本申請(qǐng)實(shí)施例提供了一種采樣數(shù)據(jù)的相位差檢測(cè)裝置，所述相位差檢測(cè)裝置包括第一確定模塊、第二確定模塊以及第三確定模塊。第一確定模塊，用于確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差；第二確定模塊，用于確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的第二相位差；第三確定模塊，用于根據(jù)所述第一相位差及所述第二相位差，確定所述源同步接口時(shí)鐘與所述源同步接口數(shù)據(jù)的目標(biāo)相位差。

10、第三方面，本申請(qǐng)實(shí)施例提供了一種fpga芯片，包括存儲(chǔ)器；一個(gè)或者多個(gè)處理器，與所述存儲(chǔ)器耦接；一個(gè)或者多個(gè)應(yīng)用程序，其中，所述一個(gè)或者多個(gè)應(yīng)用程序被存儲(chǔ)在所述存儲(chǔ)器中并被配置為由所述一個(gè)或者多個(gè)處理器執(zhí)行，所述一個(gè)或者多個(gè)應(yīng)用程序被配置用于執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測(cè)方法。

11、其中，在一些可選實(shí)施例中，所述fpga芯片還包括存儲(chǔ)器，所述存儲(chǔ)器與處理器通過電路或電線連接。

12、其中，在一些可選實(shí)施例中，所述fpga芯片還包括通信接口。

13、第四方面，本申請(qǐng)實(shí)施例提供了一種電子設(shè)備，包括存儲(chǔ)器、fpga芯片以及存儲(chǔ)在所述存儲(chǔ)器中并可在所述fpga芯片上運(yùn)行的計(jì)算機(jī)程序，所述fpga芯片執(zhí)行所述計(jì)算機(jī)程序時(shí)，使得電子設(shè)備執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測(cè)方法。

14、第五方面，本申請(qǐng)實(shí)施例提供了一種計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)，所述計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中存儲(chǔ)有程序代碼，所述程序代碼可被處理器調(diào)用執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測(cè)方法。

15、第六方面，本申請(qǐng)實(shí)施例提供了一種計(jì)算機(jī)程序產(chǎn)品，所述計(jì)算機(jī)程序產(chǎn)品在計(jì)算機(jī)設(shè)備上運(yùn)行時(shí)，使得所述計(jì)算機(jī)設(shè)備執(zhí)行如上述第一方面提供的采樣數(shù)據(jù)的相位差檢測(cè)方法。

16、本申請(qǐng)?zhí)峁┑姆桨福ㄟ^確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差，并確定源同步接口輸入的源同步接口數(shù)據(jù)與本地預(yù)設(shè)相位時(shí)鐘的第二相位差，以及根據(jù)第一相位差及第二相位差，確定源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的目標(biāo)相位差，實(shí)現(xiàn)了將源同步接口時(shí)鐘和源同步接口數(shù)據(jù)的相位同步到本地時(shí)鐘相位，并根據(jù)同步后的相位確定源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的相位差，以便于根據(jù)源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的相位差對(duì)源同步接口接收鎖相環(huán)的相位進(jìn)行調(diào)整，有利于提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)特征：

1.一種采樣數(shù)據(jù)的相位差檢測(cè)方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的相位差檢測(cè)方法，其特征在于，所述確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差，包括：

3.根據(jù)權(quán)利要求2所述的相位差檢測(cè)方法，其特征在于，所述根據(jù)所述第一采樣值，確定所述源同步接口時(shí)鐘與所述本地預(yù)設(shè)相位時(shí)鐘的所述第一相位差，包括：

4.根據(jù)權(quán)利要求2所述的相位差檢測(cè)方法，其特征在于，所述基于所述源同步接口時(shí)鐘對(duì)本地時(shí)鐘計(jì)數(shù)器進(jìn)行采樣，得到第一采樣值，包括：

5.根據(jù)權(quán)利要求1所述的相位差檢測(cè)方法，其特征在于，所述確定所述源同步接口輸入的源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的第二相位差，包括：

6.根據(jù)權(quán)利要求5所述的相位差檢測(cè)方法，其特征在于，所述根據(jù)所述第三采樣值，確定所述源同步接口數(shù)據(jù)與所述本地預(yù)設(shè)相位時(shí)鐘的所述第二相位差，包括：

7.根據(jù)權(quán)利要求1至6中任一項(xiàng)所述的相位差檢測(cè)方法，其特征在于，還包括：

8.一種采樣數(shù)據(jù)的相位差檢測(cè)裝置，其特征在于，包括：

9.一種fpga芯片，其特征在于，包括：

10.一種計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中存儲(chǔ)有程序代碼，所述程序代碼可被處理器調(diào)用執(zhí)行如權(quán)利要求1至7中任一項(xiàng)所述的相位差檢測(cè)方法。

技術(shù)總結(jié)
本申請(qǐng)公開了一種采樣數(shù)據(jù)的相位差檢測(cè)方法及裝置，采樣數(shù)據(jù)的相位差檢測(cè)方法，包括：確定源同步接口輸入的源同步接口時(shí)鐘與本地預(yù)設(shè)相位時(shí)鐘的第一相位差；確定源同步接口輸入的源同步接口數(shù)據(jù)與本地預(yù)設(shè)相位時(shí)鐘的第二相位差；根據(jù)第一相位差及第二相位差，確定源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的目標(biāo)相位差。本方法實(shí)現(xiàn)了將源同步接口時(shí)鐘和源同步接口數(shù)據(jù)的相位同步到本地時(shí)鐘相位，并根據(jù)同步后的相位確定源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的相位差，以便于根據(jù)源同步接口時(shí)鐘與源同步接口數(shù)據(jù)的相位差對(duì)源同步接口接收鎖相環(huán)的相位進(jìn)行調(diào)整，有利于提高源同步接口接收數(shù)據(jù)的成功率。

技術(shù)研發(fā)人員：陳旭,丁曉兵,張弛,俞偉國(guó),劉宏君,陳朝暉,凌昊,林撒迦,徐鵬,鄭茂然,曾祥君,湯濤,畢嵐溪,張靜偉,陸明
受保護(hù)的技術(shù)使用者：中國(guó)南方電網(wǎng)有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19