本申請涉及模數(shù)轉(zhuǎn)換器，具體而言，涉及一種sar?adc分段電容陣列版圖結(jié)構(gòu)。

背景技術(shù)：

1、cdac(capacitive?digital?to?analog?converter，電容型數(shù)模轉(zhuǎn)換器)是saradc(successive?approximation?register?analog?to?digital?converter，逐次逼近型模數(shù)轉(zhuǎn)換器)的重要組成部分。隨著sar?adc位數(shù)的增加，cdac的容值會呈現(xiàn)指數(shù)級增長。一種常見的減小cdac容值的方法是使用分段cdac結(jié)構(gòu)。但是在繪制分段cdac的版圖時，電容陣列中的寄生電容很容易破壞每個單位電容的權(quán)重，尤以次段電容陣列的上極板寄生電容最為棘手。

技術(shù)實現(xiàn)思路

1、本申請在于提供一種sar?adc分段電容陣列版圖結(jié)構(gòu)，旨在減小次段電容陣列的上極板寄生電容。

2、本申請實施例提供一種sar?adc分段電容陣列版圖結(jié)構(gòu)，包括：

3、次段版圖區(qū)，包括多個陣列排布的單位電容和橋接電容，且所述次段版圖區(qū)的單位電容與所述橋接電容之間通過一個冗余電容分隔；

4、所述單位電容包括：

5、基底以及形成在所述基底上的多層第一金屬線層和多層第二金屬線層，所述多層第一金屬線層構(gòu)成所述單位電容的上極板，所述多層第二金屬線層構(gòu)成所述單位電容的下極板；

6、所述單位電容還包括至少一層第三金屬線層，至少一層所述第三金屬線層與多層所述第一金屬線層連接，且所述第三金屬線層作為引出線與上極板走線連接；

7、在所述次段版圖區(qū)中，每兩個所述單位電容共用一條所述上極板走線，且所述上極板走線位于兩個所述單位電容之間。

8、可選地，所述第三金屬線層在所述基底上的正投影與所述第一金屬線層在所述基底上的正投影部分交疊。

9、可選地，所述上極板包括連接部分以及與所述連接部分連接的多個叉指部分；

10、所述第三金屬線層在所述基底上的正投影與所述連接部分在所述基底上的正投影部分交疊。

11、可選地，在所述單位電容中，所述下極板將所述上極板包圍在內(nèi)。

12、可選地，所述第三金屬線層包括多層子金屬層，多層所述子金屬層中與所述基底距離最遠的所述子金屬層作為所述引出線與所述上極板走線連接。

13、可選地，所述版圖結(jié)構(gòu)還包括：

14、主段版圖區(qū)，包括多個陣列排布的單位電容；

15、在所述主段版圖區(qū)中，每兩個所述單位電容共用一條上極板走線，且所述上極板走線位于兩個所述單位電容之間。

16、可選地，所述版圖結(jié)構(gòu)還包括：

17、多條下極板走線，所述下極板走線位于所述單位電容遠離所述上極板走線的一側(cè)，且多條下極板走線與所述版圖結(jié)構(gòu)的下極板開關(guān)連接。

18、可選地，多層所述第一金屬線層中的各個所述第一金屬線層之間通過層間通孔連接；

19、多層所述第二金屬線層中的各個所述第二金屬線層之間通過層間通孔連接，且所述第二金屬線層與所述基底通過所述層間通孔連接。

20、可選地，所述基底的材料包括硅。

21、可選地，所述上極板包括三層所述第一金屬線層，所述下極板包括三層所述第二金屬線層。

22、有益效果：

23、本申請?zhí)峁┮环Nsar?adc分段電容陣列版圖結(jié)構(gòu)，通過在次段版圖區(qū)的單位電容與橋接電容之間設(shè)置一個冗余電容，將單位電容與橋接電容分隔，同時單位電容包括基底以及形成在基底上的多層第一金屬線層、多層第二金屬線層和至少一側(cè)第三金屬線層，多層第一金屬線層構(gòu)成單位電容的上極板，多層第二金屬層構(gòu)成單位電容的下極板，第三金屬線層作為引出線與上極板走線連接，由此在次段版圖區(qū)中，每兩個單位電容可以共用一條上極板走線，且上極板走線位于兩個單位電容之間，這樣可以減少在次段版圖區(qū)中出現(xiàn)的對交流地寄生電容，從而避免次段版圖區(qū)中的單位電容的權(quán)重被破壞。

技術(shù)特征：

1.一種sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

3.根據(jù)權(quán)利要求2所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

4.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

5.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

6.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于，所述版圖結(jié)構(gòu)還包括：

7.根據(jù)權(quán)利要求6所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于，所述版圖結(jié)構(gòu)還包括：

8.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

9.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

10.根據(jù)權(quán)利要求1所述的sar?adc分段電容陣列版圖結(jié)構(gòu)，其特征在于：

技術(shù)總結(jié)
本申請?zhí)峁┮环NSAR?ADC分段電容陣列版圖結(jié)構(gòu)，屬于模數(shù)轉(zhuǎn)換器技術(shù)領(lǐng)域，包括：次段版圖區(qū)，包括多個陣列排布的單位電容和橋接電容，且次段版圖區(qū)的單位電容與橋接電容之間通過一個冗余電容分隔；單位電容包括：基底以及形成在基底上的多層第一金屬線層和多層第二金屬線層，多層第一金屬線層構(gòu)成單位電容的上極板，多層第二金屬線層構(gòu)成單位電容的下極板；單位電容還包括至少一層第三金屬線層，第三金屬線層作為引出線與上極板走線連接；在次段版圖區(qū)中，每兩個單位電容共用一條上極板走線，且上極板走線位于兩個單位電容之間。通過本申請?zhí)峁┑囊环NSAR?ADC分段電容陣列版圖結(jié)構(gòu)，可以減小次段電容陣列的上極板寄生電容。

技術(shù)研發(fā)人員：張雅聰,陳政翰,陳中建,魯文高
受保護的技術(shù)使用者：北京大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/18