本公開整體涉及電子設(shè)備，并且更具體地涉及具有無線通信電路的電子設(shè)備。

背景技術(shù)：

1、電子設(shè)備常具備無線通信能力。具有無線通信能力的電子設(shè)備具有無線通信電路，該無線通信電路具有用于發(fā)送射頻信號和接收射頻信號的一個(gè)或多個(gè)天線。

2、無線通信電路可包括具有一個(gè)或多個(gè)混頻器的收發(fā)器。發(fā)送路徑中的混頻器可用于將信號從基帶頻率調(diào)制到射頻，而接收路徑中的混頻器可用于將信號從射頻解調(diào)到基帶頻率。混頻器接收從本地振蕩器電路生成的時(shí)鐘信號。設(shè)計(jì)用于電子設(shè)備的令人滿意的混頻器和本地振蕩器電路可能具有挑戰(zhàn)性。

技術(shù)實(shí)現(xiàn)思路

1、電子設(shè)備可包括無線電路。該無線電路可包括接收振蕩信號的一個(gè)或多個(gè)混頻器。振蕩器可生成振蕩信號，并且振蕩器驅(qū)動電路可用于將振蕩信號傳送到一個(gè)或多個(gè)混頻器。

2、本公開的一個(gè)方面提供了混頻器電路，該混頻器電路包括：第一混頻器晶體管，該第一混頻器晶體管被配置為接收第一振蕩信號并且耦接到第一尾節(jié)點(diǎn)；第二混頻器晶體管，該第二混頻器晶體管被配置為接收第二振蕩信號并且耦接到第一尾節(jié)點(diǎn)；第一數(shù)模轉(zhuǎn)換器(dac)；和第二數(shù)模轉(zhuǎn)換器(dac)，該第二數(shù)模轉(zhuǎn)換器(dac)耦接在第一dac與第一混頻器晶體管之間。第二dac可包括耦接到第一混頻器晶體管的柵極端子的第一輸出端和耦接到第二混頻器晶體管的柵極端子的第二輸出端。該混頻器電路還可以包括：第三混頻器晶體管，該第三混頻器晶體管被配置為接收第一振蕩信號并且耦接到第二尾節(jié)點(diǎn)；第四混頻器晶體管，該第四混頻器晶體管被配置為接收第二振蕩信號并且耦接到第二尾節(jié)點(diǎn)；和第三數(shù)模轉(zhuǎn)換器(dac)，該第三數(shù)模轉(zhuǎn)換器(dac)耦接在第一dac與第三混頻器晶體管之間。第一dac可包括耦接到第二dac的第一輸出端和耦接到第三dac的第二輸出端。第三dac可包括耦接到第三混頻器晶體管的柵極端子的第一輸出端和耦接到第四混頻器晶體管的柵極端子的第二輸出端。該混頻器電路還可以包括控制電路，該控制電路被配置為在第一校準(zhǔn)階段期間修整第一dac，在第一校準(zhǔn)階段之后的第二校準(zhǔn)階段期間修整第二dac，以及在第二校準(zhǔn)階段之后的第三校準(zhǔn)階段期間修整第二dac和第三dac。

3、本公開的一個(gè)方面提供了混頻器電路，該混頻器電路包括：第一對晶體管，該第一對晶體管耦接到第一尾節(jié)點(diǎn)并且具有被配置為接收本地振蕩器信號的第一柵極端子；第二對晶體管，該第二對晶體管耦接到第二尾節(jié)點(diǎn)并且具有被配置為接收本地振蕩器信號的第二柵極端子；第一數(shù)模轉(zhuǎn)換器(dac)；第二數(shù)模轉(zhuǎn)換器(dac)，該第二數(shù)模轉(zhuǎn)換器(dac)耦接在第一dac與第一對晶體管的第一柵極端子之間；和第三數(shù)模轉(zhuǎn)換器(dac)，該第三數(shù)模轉(zhuǎn)換器(dac)耦接在第一dac與第二對晶體管的第二柵極端子之間。該混頻器電路可包括控制電路，該控制電路被配置為通過調(diào)整第一dac以修整第一尾節(jié)點(diǎn)與第二尾節(jié)點(diǎn)之間的直流(dc)失配，通過調(diào)整第二dac以修整第一尾節(jié)點(diǎn)處的阻抗，以及通過調(diào)整第二dac連同第三dac以修整本地振蕩器信號的dc電平。

4、本公開的一個(gè)方面提供了一種操作混頻器電路的方法，該方法包括：在第一混頻器晶體管的柵極端子處接收第一振蕩信號；在第二混頻器晶體管的柵極端子處接收第二振蕩信號，第一混頻器晶體管和第二混頻器晶體管耦接到第一尾節(jié)點(diǎn)；以及使用第二數(shù)模轉(zhuǎn)換器(dac)從第一數(shù)模轉(zhuǎn)換器(dac)接收偏置電壓，向第一混頻器晶體管的柵極端子輸出第一偏置電壓，并且向第二混頻器晶體管的柵極端子輸出第二偏置電壓。該方法還可以包括：在第三混頻器晶體管的柵極端子處接收第一振蕩信號；在第四混頻器晶體管的柵極端子處接收第二振蕩信號，第三混頻器晶體管和第四混頻器晶體管耦接到第二尾節(jié)點(diǎn)；以及使用第三數(shù)模轉(zhuǎn)換器(dac)從第一數(shù)模轉(zhuǎn)換器(dac)接收另一個(gè)偏置電壓，向第三混頻器晶體管的柵極端子輸出第三偏置電壓，并且向第四混頻器晶體管的柵極端子輸出第四偏置電壓。

5、該方法還可以包括在第一階段期間修整第一dac的偏移，在第二階段期間相對于第三dac的偏移修整第二dac的偏移，以及在第三階段期間修整第二dac的偏移連同第三dac的偏移。在第一階段期間，可以修整第一尾節(jié)點(diǎn)與第二尾節(jié)點(diǎn)之間的dc失配。在第二階段期間，可以相對于第二尾節(jié)點(diǎn)處的阻抗修整第一節(jié)點(diǎn)處的阻抗。在第三階段期間，可以相對于第二振蕩信號的dc電平修整第一振蕩信號的dc電平。在第一階段期間，可以掃描第一dac以修整第一階lo饋通。在第二階段期間，可以掃描第二dac以修整第二階lo饋通。在第三階段期間，可以掃描第二dac和第三dac以抑制與混頻器電路的二次諧波增益相關(guān)聯(lián)的信號。

技術(shù)特征：

1.混頻器電路，包括：

2.根據(jù)權(quán)利要求1所述的混頻器電路，其中所述第二dac包括：

3.根據(jù)權(quán)利要求2所述的混頻器電路，還包括：

4.根據(jù)權(quán)利要求1所述的混頻器電路，還包括：

5.根據(jù)權(quán)利要求4所述的混頻器電路，其中所述第一dac包括：

6.根據(jù)權(quán)利要求4所述的混頻器電路，其中所述第三dac包括：

7.根據(jù)權(quán)利要求6所述的混頻器電路，還包括：

8.根據(jù)權(quán)利要求4所述的混頻器電路，還包括：

9.根據(jù)權(quán)利要求4所述的混頻器電路，其中：

10.根據(jù)權(quán)利要求4所述的混頻器電路，還包括控制電路，所述控制電路被配置為：

11.混頻器電路，包括：

12.根據(jù)權(quán)利要求11所述的混頻器電路，還包括：

13.根據(jù)權(quán)利要求11所述的混頻器電路，其中所述第一dac包括：

14.根據(jù)權(quán)利要求11所述的混頻器電路，還包括控制電路，所述控制電路被配置為：

15.根據(jù)權(quán)利要求11所述的混頻器電路，還包括控制電路，所述控制電路被配置為：

16.一種操作混頻器電路的方法，包括：

17.根據(jù)權(quán)利要求16所述的方法，還包括：

18.根據(jù)權(quán)利要求17所述的方法，還包括：

19.根據(jù)權(quán)利要求17所述的方法，還包括：

20.根據(jù)權(quán)利要求17所述的方法，還包括：

技術(shù)總結(jié)
涉及用于減少混頻器諧波轉(zhuǎn)換增益以及本地振蕩器基波和諧波饋通的方法和電路。混頻器電路可包括：第一對晶體管，耦接到第一尾節(jié)點(diǎn)并且被配置為接收本地振蕩器信號；第二對晶體管，耦接到第二尾節(jié)點(diǎn)并且被配置為接收本地振蕩器信號；第一數(shù)模轉(zhuǎn)換器；第二DAC，耦接在第一DAC與第一對晶體管之間；以及第三DAC，耦接在第一DAC與第二對晶體管之間。在第一階段期間，控制電路可掃描第一DAC以修整第一階本地振蕩器饋通和/或其他奇數(shù)階本地振蕩器饋通。在第二階段期間，控制電路可掃描第二DAC以修整第二階本地振蕩器饋通和/或其他偶數(shù)階本地振蕩器饋通。在第三階段期間，控制電路可掃描第二DAC和第三DAC以抑制與混頻器電路的二次諧波轉(zhuǎn)換增益相關(guān)聯(lián)的信號。

技術(shù)研發(fā)人員：O·E·埃拉薩,S·何,G·張,A·克拉巴爾蒂
受保護(hù)的技術(shù)使用者：蘋果公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19