本發(fā)明構(gòu)思涉及一種集成電路半導(dǎo)體器件，更具體地，涉及一種能夠減小布線電阻并且防止金屬層之間發(fā)生短路或漏電流的集成電路半導(dǎo)體器件。

背景技術(shù)：

1、集成電路半導(dǎo)體器件需要可靠地形成在襯底上。隨著集成電路器件變得高度集成，布線電阻增加并且短路或漏電流的可能性增加。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明構(gòu)思提供一種能夠減小布線電阻并且防止短路或漏電流的發(fā)生的集成電路半導(dǎo)體器件。

2、根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種集成電路半導(dǎo)體器件，包括：基底層，包括第一表面和與第一表面相對的第二表面；柵極結(jié)構(gòu)，在基底層的第一表面上；第一源漏區(qū)，在柵極結(jié)構(gòu)的第一側(cè)上；第二源漏區(qū)，在柵極結(jié)構(gòu)的第二側(cè)上；第一占位部，設(shè)置在第一源漏區(qū)的下部中的基底層中，并且電連接到第一源漏區(qū)；第二占位部，設(shè)置在第二源漏區(qū)的下部中的基底層中；金屬電力軌，在基底層的第二表面上設(shè)置在第一占位部和第二占位部上，并且電連接到第一占位部；以及源漏金屬布線層，在基底層的第一表面上電連接到第二源漏區(qū)。

3、根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種集成電路半導(dǎo)體器件，包括：基底層，包括第一表面和與第一表面相對的第二表面；納米片堆疊結(jié)構(gòu)，設(shè)置在基底層的第一表面上，并且包括在豎直方向上彼此間隔開的多個(gè)納米片；柵極結(jié)構(gòu)，設(shè)置在多個(gè)納米片之間以及多個(gè)納米片中的最上面的納米片上；第一源漏區(qū)，在柵極結(jié)構(gòu)的第一側(cè)上；第二源漏區(qū)，在柵極結(jié)構(gòu)的第二側(cè)上；第一占位部，在第一源漏區(qū)的下部中的基底層中，與第一源漏區(qū)接觸，并且包括金屬層；第二占位部，在第二源漏區(qū)的下部中的基底層中，與第二源漏區(qū)接觸，并且包括絕緣層；金屬電力軌，設(shè)置在基底層的第二表面上，并且電連接到第一占位部；以及源漏金屬布線層，設(shè)置在納米片堆疊結(jié)構(gòu)和柵極結(jié)構(gòu)上，并且電連接到第二源漏區(qū)。

4、根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種集成電路半導(dǎo)體器件，包括：襯底，包括第一表面和與第一表面相對的第二表面；納米片堆疊結(jié)構(gòu)，設(shè)置在襯底的第一表面上，并且包括在豎直方向上彼此間隔開的多個(gè)納米片；柵極結(jié)構(gòu)，設(shè)置在多個(gè)納米片之間以及多個(gè)納米片中的最上面的納米片上，并且包括多個(gè)柵極絕緣層和多個(gè)柵電極；第一源漏區(qū)，在襯底的第一表面上在柵極結(jié)構(gòu)的第一側(cè)上；第二源漏區(qū)，在襯底的第一表面上在柵極結(jié)構(gòu)的第二側(cè)上，其中，第一側(cè)與第二側(cè)相對；第一占位部，在第一源漏區(qū)的下部中的襯底中，與第一源漏區(qū)接觸，并且包括金屬層；第二占位部，在第二源漏區(qū)的下部中的襯底中，與第二源漏區(qū)接觸，并且包括絕緣層；金屬電力軌，在襯底的第二表面上設(shè)置在第一占位部和第二占位部上，通過軌過孔電連接到第一占位部，并且與第二占位部電絕緣；源漏金屬布線層，設(shè)置在納米片堆疊結(jié)構(gòu)和柵極結(jié)構(gòu)上，并且通過過孔插塞電連接到第二源漏區(qū)；以及柵極金屬布線層，設(shè)置在柵極結(jié)構(gòu)上，并且通過接觸插塞電連接到多個(gè)柵電極。

技術(shù)特征：

1.一種集成電路半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述第一占位部包括金屬層，所述金屬層設(shè)置在所述基底層中，并且在所述基底層中與所述第一源漏區(qū)接觸。

3.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述第二占位部包括絕緣層，所述絕緣層設(shè)置在所述基底層中，并且在所述基底層中與所述第二源漏區(qū)接觸。

4.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述基底層包括體襯底或絕緣層。

5.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述金屬電力軌設(shè)置在所述基底層的所述第二表面上，并且沿第一水平方向延伸。

6.根據(jù)權(quán)利要求5所述的集成電路半導(dǎo)體器件，其中，所述源漏金屬布線層設(shè)置在所述基底層的所述第一表面的一部分上，并且沿垂直于所述第一水平方向的第二水平方向延伸。

7.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述金屬電力軌通過軌過孔電連接到所述第一占位部。

8.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述源漏金屬布線層通過過孔插塞電連接到所述第二源漏區(qū)。

9.根據(jù)權(quán)利要求1所述的集成電路半導(dǎo)體器件，其中，所述柵極結(jié)構(gòu)包括柵極絕緣層和柵電極，并且其中，所述柵極結(jié)構(gòu)上還設(shè)置有通過接觸插塞電連接到所述柵電極的柵極金屬布線層。

10.一種集成電路半導(dǎo)體器件，包括：

11.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述第一占位部設(shè)置在所述基底層中，并且在從所述基底層的所述第二表面到所述第一表面的豎直方向上與所述第一源漏區(qū)接觸。

12.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述第二占位部設(shè)置在所述基底層中，并且在從所述基底層的所述第二表面到所述第一表面的豎直方向上與所述第二源漏區(qū)接觸。

13.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述基底層包括體襯底或絕緣層。

14.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述金屬電力軌設(shè)置在所述基底層的所述第二表面上，并且沿第一水平方向延伸，并且所述源漏金屬布線層設(shè)置在所述第二源漏區(qū)上，并且沿垂直于所述第一水平方向的第二水平方向延伸。

15.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述金屬電力軌通過軌過孔電連接到所述第一占位部，并且所述源漏金屬布線層通過過孔插塞電連接到所述第二源漏區(qū)。

16.根據(jù)權(quán)利要求10所述的集成電路半導(dǎo)體器件，其中，所述柵極結(jié)構(gòu)包括多個(gè)柵極絕緣層和多個(gè)柵電極，并且其中，所述柵極結(jié)構(gòu)上還設(shè)置有通過接觸插塞電連接到所述多個(gè)柵電極的柵極金屬布線層。

17.一種集成電路半導(dǎo)體器件，包括：

18.根據(jù)權(quán)利要求17所述的集成電路半導(dǎo)體器件，其中，所述金屬電力軌設(shè)置在所述襯底的所述第二表面上，并且沿第一水平方向延伸，以及

19.根據(jù)權(quán)利要求18所述的集成電路半導(dǎo)體器件，其中，所述源漏金屬布線層設(shè)置在所述第二源漏區(qū)上，并且沿垂直于所述第一水平方向的第二水平方向延伸，以及

20.根據(jù)權(quán)利要求17所述的集成電路半導(dǎo)體器件，其中，所述第一占位部和所述軌過孔形成為單體。

技術(shù)總結(jié)
一種集成電路半導(dǎo)體器件，包括：基底層，包括第一表面和第二表面；柵極結(jié)構(gòu)，在基底層的第一表面上；第一源漏區(qū)，在柵極結(jié)構(gòu)的一側(cè)上；第二源漏區(qū)，在柵極結(jié)構(gòu)的另一側(cè)上；第一占位部，在第一源漏區(qū)的下部中的基底層中，并且電連接到第一源漏區(qū)；第二占位部，在第二源漏區(qū)的下部中的基底層中；以及金屬電力軌，在基底層的第二表面上的第一占位部和第二占位部上，并且電連接到第一占位部。

技術(shù)研發(fā)人員：韓成奎,申憲宗,樸葰穎,李上羲,張?jiān)谔m,鄭旻基
受保護(hù)的技術(shù)使用者：三星電子株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19