本實(shí)用新型是涉及一種電子電路，且特別是涉及一種電平移位器。

背景技術(shù)：

以下請(qǐng)參照?qǐng)D1，圖1是現(xiàn)有的一種電平移位器的電路架構(gòu)示意圖。電平移位器100具有下拉晶體管M11與M12、上拉晶體管M13與M14以及偏壓晶體管M15與M16，其中偏壓晶體管M15與M16受控于偏壓電位VBIAS而可對(duì)上拉晶體管M13與M14進(jìn)行限流。當(dāng)輸入信號(hào)VI為邏輯高電平且反相的輸入信號(hào)VIB為邏輯低電平時(shí)，下拉晶體管M11被導(dǎo)通且下拉晶體管M12被關(guān)斷，致使反相的輸出電位VOB被下拉至接地電位VS1。此時(shí)，反相的輸出電位VOB(為接地電位VS1)可將上拉晶體管M14導(dǎo)通，以使輸出電位VO上拉至電源電位VD1。而輸出電位VO(為電源電位VD1)可將上拉晶體管M3關(guān)斷，以完成電平移位器100的切換動(dòng)作。另外，輸入信號(hào)VI為邏輯低電平且反相的輸入信號(hào)VIB為邏輯高電平的情況，則可依上述說(shuō)明而類推得之，故在此不再贅述。

一般來(lái)說(shuō)，為了讓下拉晶體管M11易于被導(dǎo)通以將反相的輸出電位VOB下拉至接地電位VS1，除了可通過(guò)偏壓電位VBIAS來(lái)進(jìn)行限電流之外，通常還會(huì)將上拉晶體管M13的尺寸設(shè)小，并將下拉晶體管M11的尺寸設(shè)大，以強(qiáng)化下拉晶體管M11的驅(qū)動(dòng)能力。同樣地，上拉晶體管M14的尺寸通常設(shè)小，且下拉晶體管M12的尺寸通常設(shè)大，以強(qiáng)化下拉晶體管M12的驅(qū)動(dòng)能力。然而，如此的設(shè)計(jì)將使反相的輸出電位VOB(或輸出電位VO)下拉至接地電位VS1的速度較快，而反相的輸出電位VOB(或輸出電位VO)上拉至電源電位VD1的速度較慢，導(dǎo)致電平移位器100整體的切換(轉(zhuǎn)態(tài))速度較慢。另外，由于電平移位器100整體的切換速度較慢，故下拉晶體管M11與上拉晶體管M13(或下拉晶體管M12與上拉晶體管M14)同時(shí)導(dǎo)通的時(shí)間較長(zhǎng)，致使電源電位VD1與接地電位VS1之間會(huì)有漏電流。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本實(shí)用新型提供一種電平移位器，可改善現(xiàn)有電平移位器的輸出信號(hào)的電位上拉速度與下拉速度差異過(guò)大的問(wèn)題，并可改善現(xiàn)有電平移位器切換(轉(zhuǎn)態(tài))時(shí)的漏電流問(wèn)題。

本實(shí)用新型的電平移位器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管以及控制電路。第一晶體管的柵極端用以接收輸入信號(hào)。第二晶體管的柵極端用以接收反相的輸入信號(hào)。第二晶體管的源極端與第一晶體管的源極端相耦接并耦接至第一電位與第二電位的其中之一，其中第一電位高于第二電位。第三晶體管的漏極端與第一晶體管的漏極端相耦接以產(chǎn)生反相的輸出電位。第四晶體管的源極端與第三晶體管的源極端相耦接并耦接至第一電位與第二電位的其中另一。第四晶體管的漏極端與第二晶體管的漏極端相耦接以產(chǎn)生輸出電位?？刂齐娐返牡谝惠斎攵私邮辗聪嗟妮敵鲭娢?。控制電路的第二輸入端接收輸出電位。控制電路的第一輸出端耦接第三晶體管的柵極端?？刂齐娐返牡诙敵龆笋罱拥谒木w管的柵極端。當(dāng)?shù)谝痪w管被導(dǎo)通且第二晶體管被關(guān)斷時(shí)，控制電路反應(yīng)于反相的輸出電位而輸出偏壓電位至第四晶體管的柵極端，以導(dǎo)通第四晶體管，且控制電路反應(yīng)于輸出電位而傳輸輸出電位至第三晶體管的柵極端，以關(guān)斷第三晶體管。

在本實(shí)用新型的一實(shí)施例中，當(dāng)?shù)诙w管被導(dǎo)通且第一晶體管被關(guān)斷時(shí)，控制電路反應(yīng)于輸出電位而輸出偏壓電位至第三晶體管的柵極端，以導(dǎo)通第三晶體管，且控制電路反應(yīng)于反相的輸出電位而傳輸反相的輸出電位至第四晶體管的柵極端，以關(guān)斷第四晶體管。

在本實(shí)用新型的一實(shí)施例中，上述的控制電路包括第五晶體管、第六晶體管、第七晶體管以及第八晶體管。第五晶體管的柵極端耦接控制電路的第一輸入端。第五晶體管的源極端耦接控制電路的第二輸入端。第五晶體管的漏極端耦接控制電路的第一輸出端。第六晶體管的柵極端耦接控制電路的第二輸入端。第六晶體管的源極端耦接控制電路的第一輸入端。第六晶體管的漏極端耦接控制電路的第二輸出端。第七晶體管的柵極端耦接控制電路的第二輸入端。第七晶體管的源極端接收偏壓電位。第七晶體管的漏極端耦接控制電路的第一輸出端。第八晶體管的柵極端耦接控制電路的第一輸入端。第八晶體管的源極端接收偏壓電位。第八晶體管的漏極端耦接控制電路的第二輸出端。

在本實(shí)用新型的一實(shí)施例中，第二晶體管的源極端以及第一晶體管的源極端耦接至第二電位。第四晶體管的源極端以及第三晶體管的源極端耦接至第一電位。

在本實(shí)用新型的一實(shí)施例中，第一晶體管及第二晶體管為N型金氧半場(chǎng)效晶體管。第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管及第八晶體管為P型金氧半場(chǎng)效晶體管。

在本實(shí)用新型的一實(shí)施例中，第二晶體管的源極端以及第一晶體管的源極端耦接至第一電位。第四晶體管的源極端以及第三晶體管的源極端耦接至第二電位。

在本實(shí)用新型的一實(shí)施例中，第一晶體管及第二晶體管為P型金氧半場(chǎng)效晶體管。第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管及第八晶體管為N型金氧半場(chǎng)效晶體管。

基于上述，在本實(shí)用新型實(shí)施例的電平移位器中，其控制電路可改善電平移位器輸出信號(hào)的電位上拉速度與下拉速度的差異，以改善電平移位器整體的切換(轉(zhuǎn)態(tài))速度。此外，控制電路可縮短串接在第一電位與第二電位間的多個(gè)晶體管同時(shí)導(dǎo)通的時(shí)間，以降低電平移位器的漏電流。

為讓本實(shí)用新型的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附附圖作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

下面的所附附圖是本實(shí)用新型的說(shuō)明書(shū)的一部分，示出了本實(shí)用新型的示例實(shí)施例，所附附圖與說(shuō)明書(shū)的描述一起說(shuō)明本實(shí)用新型的原理。

圖1是現(xiàn)有的一種電平移位器的電路架構(gòu)示意圖。

圖2是依照本實(shí)用新型一實(shí)施例所示出的電平移位器的電路示意圖。

圖3是依照本實(shí)用新型一實(shí)施例示出圖2的電平移位器的詳細(xì)電路架構(gòu)示意圖。

圖4是依照本實(shí)用新型另一實(shí)施例所示出的電平移位器的電路示意圖。

圖5是依照本實(shí)用新型一實(shí)施例示出圖4的電平移位器的詳細(xì)電路架構(gòu)示意圖。

【附圖標(biāo)記說(shuō)明】

100、200、400：電平移位器；

210、410：控制電路；

M11、M12：下拉晶體管；

M13、M14：上拉晶體管；

M15、M16：偏壓晶體管；

M21、M41：第一晶體管；

M22、M42：第二晶體管；

M23、M43：第三晶體管；

M24、M44：第四晶體管；

M25、M45：第五晶體管；

M26、M46：第六晶體管；

M27、M47：第七晶體管；

M28、M48：第八晶體管；

IN1：第一輸入端；

IN2：第二輸入端；

OT1：第一輸出端；

OT2：第二輸出端；

VBIAS：偏壓電位；

VD：第一電位；

VD1：電源電位；

VI：輸入信號(hào)；

VIB：反相的輸入信號(hào)；

VO：輸出電位；

VOB：反相的輸出電位；

VS：第二電位；

VS1：接地電位。

具體實(shí)施方式

為了使本實(shí)用新型的內(nèi)容可以被更容易理解，以下特舉實(shí)施例做為本實(shí)用新型確實(shí)能夠據(jù)以實(shí)施的范例。另外，凡可能之處，在附圖及實(shí)施方式中使用相同標(biāo)號(hào)的元件/構(gòu)件，是代表相同或類似部件。

以下請(qǐng)參照?qǐng)D2，圖2是依照本實(shí)用新型一實(shí)施例所示出的電平移位器200的電路示意圖。電平移位器200包括第一晶體管M21、第二晶體管M22、第三晶體管M23、第四晶體管M24以及控制電路210。第一晶體管M21的柵極端用以接收輸入信號(hào)VI。第二晶體管M22的柵極端用以接收反相的輸入信號(hào)VIB。第二晶體管M22的源極端與第一晶體管M21的源極端相耦接，并耦接至第二電位VS。第三晶體管M23的源極端與第四晶體管M24的源極端相耦接，并耦接至第一電位VD，其中第一電位VD的電平高于第二電位VS的電平。第三晶體管M23的漏極端與第一晶體管M21的漏極端相耦接以產(chǎn)生反相的輸出電位VOB。第四晶體管M24的漏極端與第二晶體管M22的漏極端相耦接以產(chǎn)生輸出電位VO。在本實(shí)施例中，第一電位VD可為電源電位，第二電位VS可為接地電位，第一晶體管M21及第二晶體管M22為N型金氧半場(chǎng)效晶體管，而第三晶體管M23及第四晶體管M24為P型金氧半場(chǎng)效晶體管。

控制電路210的第一輸入端IN1耦接至第三晶體管M23的漏極端與第一晶體管M21的漏極端，以接收反相的輸出電位VOB?？刂齐娐?10的第二輸入端IN2耦接至第四晶體管M24的漏極端與第二晶體管M22的漏極端，以接收輸出電位VO?？刂齐娐?10的第一輸出端OT1耦接第三晶體管M23的柵極端?？刂齐娐?10的第二輸出端OT2耦接第四晶體管M24的柵極端。

詳細(xì)來(lái)說(shuō)，當(dāng)輸入信號(hào)VI為邏輯高電平且反相的輸入信號(hào)VIB為邏輯低電平時(shí)，第一晶體管M21被導(dǎo)通且第二晶體管M22被關(guān)斷。此時(shí)，反相的輸出電位VOB被下拉至第二電位VS(接地電位)。控制電路210可反應(yīng)于反相的輸出電位VOB(為接地電位)而輸出偏壓電位VBIS至第四晶體管M24的柵極端，以導(dǎo)通第四晶體管M24，致使輸出電位VO上拉至第一電位VD(電源電位)。控制電路210可反應(yīng)于輸出電位VO(為電源電位)而傳輸輸出電位VO至第三晶體管M23的柵極端，以關(guān)斷第三晶體管M23。

類似地，當(dāng)輸入信號(hào)VI為邏輯低電平且反相的輸入信號(hào)VIB為邏輯高電平時(shí)，第一晶體管M21被關(guān)斷且第二晶體管M22被導(dǎo)通。此時(shí)，輸出電位VO被下拉至第二電位VS(接地電位)。控制電路210可反應(yīng)于輸出電位VO(為接地電位)而輸出偏壓電位VBIS至第三晶體管M23的柵極端，以導(dǎo)通第三晶體管M23，致使反相的輸出電位VOB上拉至第一電位VD(電源電位)?？刂齐娐?10可反應(yīng)于反相的輸出電位VOB(為電源電位)而傳輸反相的輸出電位VOB至第四晶體管M24的柵極端，以關(guān)斷第四晶體管M24。

由于控制電路210可因應(yīng)第一晶體管M21及第二晶體管M22的啟閉狀態(tài)，而對(duì)應(yīng)地控制第三晶體管M23及第四晶體管M24的啟閉狀態(tài)，如此一來(lái)，不僅可平衡輸出電位VO的上拉速度(下拉速度)與反相的輸出電位VOB的下拉速度(上拉速度)，以改善電平移位器200整體的切換(轉(zhuǎn)態(tài))速度，更可縮短第一晶體管M21與第三晶體管M23(或第二晶體管M22與第四晶體管M24)同時(shí)導(dǎo)通的時(shí)間，以降低第一電位VD與第二電位VS間的漏電流。

以下請(qǐng)參照?qǐng)D3，圖3是依照本實(shí)用新型一實(shí)施例示出圖2的電平移位器200的詳細(xì)電路架構(gòu)示意圖，其中圖3的第一晶體管M21、第二晶體管M22、第三晶體管M23、第四晶體管M24與控制電路210的耦接方式可參酌上述圖2的相關(guān)說(shuō)明，在此不再贅述。以下將針對(duì)控制電路210的實(shí)施方式進(jìn)行說(shuō)明。

如圖3所示，控制電路210可包括第五晶體管M25、第六晶體管M26、第七晶體管M27以及第八晶體管M28。第五晶體管M25的柵極端耦接控制電路210的第一輸入端IN1。第五晶體管M25的源極端耦接控制電路210的第二輸入端IN2。第五晶體管M25的漏極端耦接控制電路210的第一輸出端OT1。第六晶體管M26的柵極端耦接控制電路210的第二輸入端IN2。第六晶體管M26的源極端耦接控制電路210的第一輸入端IN1。第六晶體管M26的漏極端耦接控制電路210的第二輸出端OT2。

第七晶體管M27的柵極端耦接控制電路210的第二輸入端IN2。第七晶體管M27的源極端接收偏壓電位VBIAS。第七晶體管M27的漏極端耦接控制電路210的第一輸出端OT1。第八晶體管M28的柵極端耦接控制電路210的第一輸入端IN1。第八晶體管M28的源極端接收偏壓電位VBIAS。第八晶體管M28的漏極端耦接控制電路210的第二輸出端OT2。在本實(shí)施例中，第五晶體管M25、第六晶體管M26、第七晶體管M27以及第八晶體管M28為P型金氧半場(chǎng)效晶體管。

在整體的運(yùn)作上，當(dāng)輸入信號(hào)VI為邏輯高電平且反相的輸入信號(hào)VIB為邏輯低電平時(shí)，第一晶體管M21被導(dǎo)通且第二晶體管M22被關(guān)斷。此時(shí)，反相的輸出電位VOB被下拉至第二電位VS(接地電位)，致使第五晶體管M25及第八晶體管M28被導(dǎo)通。第八晶體管M28可傳輸偏壓電位VBIS至第四晶體管M24的柵極端，以導(dǎo)通第四晶體管M24，致使輸出電位VO上拉至第一電位VD(電源電位)，以將第六晶體管M26及第七晶體管M27關(guān)斷。輸出電位VO(電源電位)可通過(guò)導(dǎo)通的第五晶體管M25被傳輸至第三晶體管M23的柵極端，以關(guān)斷第三晶體管M23。類似地，當(dāng)輸入信號(hào)VI為邏輯低電平且反相的輸入信號(hào)VIB為邏輯高電平的情況則可依據(jù)上述說(shuō)明而類推得之，故不再贅述。

值得一提的是，雖然圖3所示的控制電路210是采用晶體管來(lái)實(shí)現(xiàn)，但本實(shí)用新型并不限于此。在本實(shí)用新型的其他實(shí)施例中，圖2的控制電路210也可采用多工器、傳輸門(mén)之類的邏輯元件來(lái)實(shí)現(xiàn)。

以下請(qǐng)參照?qǐng)D4，圖4是依照本實(shí)用新型另一實(shí)施例所示出的電平移位器400的電路示意圖。圖4的電平移位器400可包括第一晶體管M41、第二晶體管M42、第三晶體管M43、第四晶體管M44以及控制電路410，其中，圖4的第一晶體管M41、第二晶體管M42、第三晶體管M43、第四晶體管M44與控制電路410的耦接方式，類似于圖2的第一晶體管M21、第二晶體管M22、第三晶體管M23、第四晶體管M24與控制電路210的耦接方式，故可參酌上述圖2的相關(guān)說(shuō)明，在此不再贅述。

相較于圖2的電平移位器200，圖4與圖2實(shí)施例的差異僅在于：圖4的第一晶體管M41及第二晶體管M42為P型金氧半場(chǎng)效晶體管，圖4的第三晶體管M43及第四晶體管M44為N型金氧半場(chǎng)效晶體管，圖4的第一晶體管M41的源極端與第二晶體管M42的源極端耦接至第一電位VD(電源電位)，且圖4的第三晶體管M43的源極端與第四晶體管M44的源極端耦接至第二電位VS(接地電位)。

在電平移位器400的整體運(yùn)作上，當(dāng)輸入信號(hào)VI為邏輯低電平且反相的輸入信號(hào)VIB為邏輯高電平時(shí)，第一晶體管M41被導(dǎo)通且第二晶體管M42被關(guān)斷。此時(shí)，反相的輸出電位VOB被上拉至第一電位VD(電源電位)?？刂齐娐?10可反應(yīng)于反相的輸出電位VOB(為電源電位)而輸出偏壓電位VBIS至第四晶體管M44的柵極端，以導(dǎo)通第四晶體管M44，致使輸出電位VO下拉至第二電位VD(接地電位)。控制電路410可反應(yīng)于輸出電位VO(為接地電位)而傳輸輸出電位VO至第三晶體管M43的柵極端，以關(guān)斷第三晶體管M43。

類似地，當(dāng)輸入信號(hào)VI為邏輯高電平且反相的輸入信號(hào)VIB為邏輯低電平時(shí)，第一晶體管M41被關(guān)斷且第二晶體管M42被導(dǎo)通。此時(shí)，輸出電位VO被上拉至第一電位VD(電源電位)?？刂齐娐?10可反應(yīng)于輸出電位VO(為電源電位)而輸出偏壓電位VBIS至第三晶體管M43的柵極端，以導(dǎo)通第三晶體管M43，致使反相的輸出電位VOB下拉至第二電位VS(接地電位)?？刂齐娐?10可反應(yīng)于反相的輸出電位VOB(為接地電位)而傳輸反相的輸出電位VOB至第四晶體管M44的柵極端，以關(guān)斷第四晶體管M44。

由于控制電路410可因應(yīng)第一晶體管M41及第二晶體管M42的啟閉狀態(tài)，而對(duì)應(yīng)地控制第三晶體管M43及第四晶體管M44的啟閉狀態(tài)，如此一來(lái)，不僅可平衡輸出電位VO的上拉速度(下拉速度)與反相的輸出電位VOB的下拉速度(上拉速度)，以改善電平移位器400整體的切換(轉(zhuǎn)態(tài))速度，更可縮短第一晶體管M41與第三晶體管M43(或第二晶體管M42與第四晶體管M44)同時(shí)導(dǎo)通的時(shí)間，以降低第一電位VD與第二電位VS間的漏電流。

以下請(qǐng)參照?qǐng)D5，圖5是依照本實(shí)用新型一實(shí)施例示出圖4的電平移位器400的詳細(xì)電路架構(gòu)示意圖，其中圖5的第一晶體管M41、第二晶體管M42、第三晶體管M43、第四晶體管M44與控制電路410的耦接方式可參酌上述圖4的相關(guān)說(shuō)明，在此不再贅述。以下將針對(duì)控制電路410的實(shí)施方式進(jìn)行說(shuō)明。

相較于圖3的控制電路210，圖5的控制電路410同樣可包括第五晶體管M45、第六晶體管M46、第七晶體管M47以及第八晶體管M48，其中，圖5的第五晶體管M45、第六晶體管M46、第七晶體管M47與第八晶體管M48的耦接方式類似于圖3的第五晶體管M25、第六晶體管M26、第七晶體管M27與第八晶體管M28的耦接方式，故可參酌上述圖3的相關(guān)說(shuō)明，不再贅述。圖5的控制電路410與圖2的控制電路210的差異僅在于：圖5的第五晶體管M45、第六晶體管M46、第七晶體管M47以及第八晶體管M48為N型金氧半場(chǎng)效晶體管。另外，本實(shí)用新型圖5的電平移位器400的整體運(yùn)作，可以由圖2至圖4實(shí)施例的敘述中獲得足夠的示意與說(shuō)明，因此不再贅述。

綜上所述，在本實(shí)用新型實(shí)施例的電平移位器中，其控制電路可改善電平移位器輸出信號(hào)的電位上拉速度與下拉速度的差異，以改善電平移位器整體的切換(轉(zhuǎn)態(tài))速度。此外，控制電路可縮短串接在第一電位與第二電位間的多個(gè)晶體管同時(shí)導(dǎo)通的時(shí)間，以降低電平移位器的漏電流。

雖然本實(shí)用新型已以實(shí)施例揭示如上，然其并非用以限定本實(shí)用新型，任何所屬技術(shù)領(lǐng)域中技術(shù)人員，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的改動(dòng)與潤(rùn)飾，故本實(shí)用新型的保護(hù)范圍當(dāng)視權(quán)利要求書(shū)所界定者為準(zhǔn)。