本發(fā)明屬于模數(shù)轉(zhuǎn)換器領(lǐng)域，更具體地涉及一種全差分放大器及應(yīng)用其的余量增益電路。

背景技術(shù)：

流水線模數(shù)轉(zhuǎn)換器(adc)是一種能實現(xiàn)高速高精度的模數(shù)轉(zhuǎn)換器，被廣泛應(yīng)用于通信系統(tǒng)和互補金屬氧化半導(dǎo)體(cmos)圖像傳感器中。在傳統(tǒng)的流水線adc設(shè)計中，跨導(dǎo)運算放大器(ota)占了模擬域功耗的主要部分，因此，設(shè)計高性能的ota對整個adc來說至關(guān)重要。

現(xiàn)有的ota一般分為套筒式ota、折疊式ota、兩級ota。如圖1(a)所示為套筒式共源共柵(telescopiccascode)ota，其增益較大、速度最快，功耗最低，但其輸入輸出擺幅最小，接成單位增益時，工作范圍很??；圖1(b)為折疊式共源共柵(foldedcascode)ota，其輸入輸出擺幅都較大，但其功耗比套筒式共源共柵ota增加了一倍，噪聲性能和增益也比套筒式共源共柵ota差；圖1(c)為兩級(two-stage)ota，其增益和輸出擺幅都較大，但其頻率響應(yīng)最差，通常需要阻容(rc)補償網(wǎng)絡(luò)，且功耗在三種類型的ota中最大。隨著cmos工藝的不斷發(fā)展，尤其當(dāng)電源電壓降低到1v以下時，晶體管的本征增益迅速下降，套筒式ota和折疊式ota的輸入輸出擺幅嚴(yán)重受限，它們的增益也大大降低，其性能已經(jīng)不能滿足于低電壓設(shè)計需求；兩級ota能滿足以上需求，但其功耗最大，不符合低功耗的設(shè)計理念。通常，解決增益問題的辦法是在套筒式ota和折疊式ota中的共源共柵管上引入增益增強(gain-boosting)技術(shù)，提高ota的開環(huán)增益，但這種技術(shù)會引入復(fù)雜的頻率響應(yīng)，增加的功耗也較大。

本發(fā)明以反相器為基礎(chǔ)，提出了一種新型全差分放大器，并采用相關(guān)電平位移cls技術(shù)，可以取代傳統(tǒng)的ota余量放大器。

技術(shù)實現(xiàn)要素：

基于以上問題，本發(fā)明的目的在于提出一種全差分放大器及應(yīng)用其的余量增益電路，用于解決以上技術(shù)問題的至少之一。

為解決上述技術(shù)問題，作為本發(fā)明的一個方面，本發(fā)明提出了一種全差分放大器，包括第一互補差分輸入對、第二互補差分輸入對，該差分放大器還包括正反饋系統(tǒng)，該正反饋系統(tǒng)與第一互補差分輸入對和第二互補差分輸入對連接，用于向第一互補差分輸入對和第二互補差分輸入對提供正反饋。

進一步地，上述正反饋系統(tǒng)包括第三互補差分輸入對。

進一步地，上述第三互補差分輸入對包括第一pmos管和第二pmos管；該第一pmos管和第二pmos管的柵極分別與第一互補差分輸入對和第二互補差分輸入對的輸出端連接，該第一pmos管和第二pmos管的漏極分別與第二互補差分輸入對和第一互補差分輸入對的輸出端連接。

進一步地，上述正反饋系統(tǒng)還包括第三尾電流源，該第三尾電流源由mos管組成，其偏置由偏置網(wǎng)絡(luò)產(chǎn)生，其漏極與第一pmos管和第二pmos管的源極均連接，用于確保正反饋系統(tǒng)的對稱性。

進一步地，上述全差分放大器還包括與第一互補差分輸入對和第二互補差分輸入對均連接的第一尾電流源和第二尾電流源，所述第一互補差分輸入對、第二互補差分輸入對、第一尾電流源和第二尾電流源均由mos管組成。

進一步地，上述第一互補差分輸入對和第二互補差分輸入對均由一對互補的mos器件組成，該第一互補差分輸入對的一對互補的mos器件的柵極相連至負(fù)輸入端vin，漏極相連至正輸出端vop，源極分別與第一尾電流源和第二尾電流源的漏極相連；該第二互補差分輸入對的一對互補的mos器件的柵極相連至正輸入端vip，漏極相連至負(fù)輸出端von，源極分別與第一尾電流源和第二尾電流源的漏極相連。

進一步地，上述第一尾電流源為pmos管，第二尾電流源為nmos管。

進一步地，上述第一尾電流源的偏置由偏置網(wǎng)絡(luò)產(chǎn)生，第二尾電流源的偏置為輸出開關(guān)電容共模負(fù)反饋的反饋點。

進一步地，上述第一互補差分輸入對、第二互補差分輸入對和第三互補差分輸入對均由一對尺寸相等的mos器件組成。

為解決上述技術(shù)問題，作為本發(fā)明的另一個方面，本發(fā)明還提出了一種余量增益電路，包括上述的全差分放大器，該余量增益電路還采用相關(guān)電平位移(cls)方法。

本發(fā)明提出的全差分放大器及應(yīng)用其的余量增益電路，具有以下有益效果：

1、本發(fā)明在反相器的基礎(chǔ)上進行改進，得到了全差分放大器，該差分放大器利用正反饋技術(shù)，提高了放大器的直流增益。與傳統(tǒng)的ota相比，本發(fā)明提出的放大器的增益高于同類型的ota，且其結(jié)構(gòu)更簡單、面積更小，在相同電流的條件下，得益于反相器的快速充放電特性，本發(fā)明的放大器速度更快，輸出擺幅更高；

2、本發(fā)明的全差分放大器結(jié)合相關(guān)電平位移(cls)方法，可取代傳統(tǒng)余量增益電路(mdac)中的跨導(dǎo)運算放大器(ota)，實現(xiàn)低功耗高速高精度流水線模數(shù)轉(zhuǎn)換器(adc)的設(shè)計；

3、本發(fā)明的全差分放大器在0.18μm標(biāo)準(zhǔn)互補金屬氧化半導(dǎo)體(cmos)工藝下，仿真得到其開環(huán)增益在50db以上，采用相關(guān)電平位移(cls)方法，可以將本發(fā)明提出的全差分放大器的等效增益進一步提高至80db以上，mdac的輸出誤差在0.1％以下，滿足10bit精度adc的設(shè)計需要。

附圖說明

圖1(a)是套筒式共源共柵ota的電路結(jié)構(gòu)圖；

圖1(b)是折疊式共源共柵ota的電路結(jié)構(gòu)圖；

圖1(c)是兩級ota的電路結(jié)構(gòu)圖；

圖2是現(xiàn)有技術(shù)中基于反相器的全差分放大器；

圖3是本發(fā)明提出的全差分放大器的簡單示意圖；

圖4是本發(fā)明一實施例提出的全差分放大器的電路結(jié)構(gòu)圖；

圖5(a)是本發(fā)明一實施例提出的全差分放大器的幅頻特性圖；

圖5(b)本發(fā)明一實施例提出的全差分放大器的相頻特性圖；

圖6是本發(fā)明一實施例提出的余量增益電路的電路結(jié)構(gòu)圖；

圖7是本發(fā)明一實施例提出的余量增益電路的控制時序圖；

圖8是圖6中余量增益電路的輸出瞬態(tài)響應(yīng)圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照附圖，對本發(fā)明作進一步的詳細(xì)說明。

總的來說，本發(fā)明基于反相器，并利用正反饋技術(shù)提高了全差分放大器的輸出電阻，從而提高了全差分放大器的直流增益。

如圖2所示，是現(xiàn)有的基于反相器的全差分放大器，其等效輸入跨導(dǎo)為2gml，在同樣負(fù)載下，增益帶寬積(gbw)為傳統(tǒng)ota的兩倍，所以，它能滿足高速設(shè)計的要求。然而，隨著工藝尺寸和電源電壓的縮減，晶體管的本征增益越來越小，如在0.18μm標(biāo)準(zhǔn)cmos工藝下，電源電壓為1.8v，反相器的差模小信號增益典型值約25db；在10bit流水線adc的設(shè)計中，為保證級間誤差小于0.5lsb，采樣保持器和首級余量增益電路的放大器增益通常需要在73db以上，考慮增益非線性，一般放大器的開環(huán)增益設(shè)計應(yīng)在80db以上。此時，圖2所示的放大器增益太小，不適用于高精度adc設(shè)計。

為此，本發(fā)明提出如圖3所示的全差分放大器，圖3為其簡單示意圖，則本發(fā)明的主要思想為：在反相器的輸出端引入正反饋，以提高反相器的輸出阻抗，從而提高它的增益。圖3中只示出了單端結(jié)構(gòu)，反相器的輸出節(jié)點p外接了一個增益為-1的緩沖器(buffer)，負(fù)號表示相位相反，然后通過一個共源級接法pmos管m3反饋到p點，形成正反饋。引入正反饋后，節(jié)點p處的輸出電阻變?yōu)椋?/p>

其中，gm3為pmos管m3的跨導(dǎo)，ro1為m1的等效電阻，ro2為m2的等效電阻。從式(1)可以看出，只要gm3(ro1//ro2)小于1，rout就是一個正的輸出電阻，且gm3(ro1//ro2)與1越接近，rout的值越大。由于gm3是一個很小的值，所以m3消耗的電流很少，滿足低功耗設(shè)計的要求。

具體地，本發(fā)明公開了一種全差分放大器，包括第一互補差分輸入對、第二互補差分輸入對，該差分放大器還包括正反饋系統(tǒng)，該正反饋系統(tǒng)與第一互補差分輸入對和第二互補差分輸入對連接，用于向第一互補差分輸入對和第二互補差分輸入對提供正反饋。

上述正反饋系統(tǒng)包括第三互補差分輸入對。

進一步地，上述正反饋系統(tǒng)還包括第三尾電流源，該第三尾電流源由mos管組成，其偏置由偏置網(wǎng)絡(luò)產(chǎn)生，其漏極與第一pmos管和第二pmos管的源極均連接，用于確保正反饋系統(tǒng)的對稱性。

進一步地，上述全差分放大器還包括與第一互補差分輸入對和第二互補差分輸入對均連接的第一尾電流源和第二尾電流源。

上述第一互補差分輸入對、第二互補差分輸入對、第三互補差分輸入對、第一尾電流源、第二尾電流源和第三尾電流源均由金屬-氧化物-半導(dǎo)體場效應(yīng)晶體(mos)管組成。

優(yōu)選地，上述第一互補差分輸入對和第二互補差分輸入對均由一對互補的mos器件組成；第一互補差分輸入對的一對互補的mos器件的柵極相連至負(fù)輸入端vin，漏極相連至正輸出端vop，源極分別與第一尾電流源和第二尾電流源的漏極相連；第二互補差分輸入對的一對互補的mos器件的柵極相連至正輸入端vip，漏極相連至負(fù)輸出端von，源極分別與第一尾電流源和第二尾電流源的漏極相連。

優(yōu)選地，上述第三互補差分輸入對由第一p型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體(pmos)管和第二p型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體(pmos)管組成，第一pmos管的柵極與正輸出端vop連接，漏極與負(fù)輸出端von連接；第二pmos管的柵極與負(fù)輸出端von連接，漏極與正輸出端mop連接；第一pmos管和第二pmos管的源極均與第三尾電流源連接。即，第三互補差分輸入對的兩個pmos管的漏極交叉相連到全差分放大器的輸出端，在輸出端形成正反饋，提高小信號輸出電阻，從而提高全差分放大器的直流增益。

上述第一尾電流源為pmos管，第二尾電流源為nmos管。

優(yōu)選地，上述第一尾電流源和第三尾電流源的源極與電源vdd連接，柵極分別與偏置網(wǎng)絡(luò)vbp及vbp1連接；第二尾電流源的源極接地，柵極與輸出開關(guān)電容共模負(fù)反饋的反饋點vfb連接。

優(yōu)選地，上述第一互補差分輸入對、第二互補差分輸入對和第三互補差分輸入對均由一對尺寸相等的mos器件組成。

實際設(shè)計時，第三尾電流源的電流較小，只要第三尾電流源和第三互補差分輸入對工作在飽和區(qū)，它們的尺寸應(yīng)該盡可能的小，以免增加輸出端的寄生電容。仔細(xì)驗證第三互補差分輸入對的跨導(dǎo)和第一互補差分輸入對的輸出電阻關(guān)系，以保證反饋后的輸出電阻為正值。本發(fā)明的全差分放大器采用了開關(guān)電容共模負(fù)反饋形式，反饋節(jié)點vfb選為n型尾電流源的柵極，vbp和vbp1由偏置電路產(chǎn)生。由于全差分放大器采用的是互補輸入，增加了輸入端的寄生電容，這樣會引入誤差?？梢圆捎秒娙莸窒夹g(shù)，在放大器的輸入端分別接一組虛擬(dummy)器件接到von和vop，它們各自結(jié)成mos電容形式，這樣能減小輸入電容引起的增益誤差。

上述差分放大器利用正反饋技術(shù)，提高了放大器的直流增益。與傳統(tǒng)的ota相比，本發(fā)明提出的放大器的增益高于同類型的ota，且其結(jié)構(gòu)更簡單、面積更小，在相同電流的條件下，得益于反相器的快速充放電特性，本發(fā)明的放大器速度更快，輸出擺幅更高。

本發(fā)明還提出了一種余量增益電路，包括上述的全差分放大器，該余量增益電路還采用相關(guān)電平位移(cls)方法。

以下通過具體實施例對本發(fā)明提出的全差分放大器及應(yīng)用其的余量增益電路進行詳細(xì)描述。

實施例1

如圖4所示，本實施例提出一種全差分放大器，包括第一互補差分輸入對101、第二互補差分輸入對102，及均與第一互補差分輸入對101和第二互補差分輸入對102連接的第一尾電流源104和第二尾電流源105，該全差分放大器還包括正反饋系統(tǒng)103，與第一互補差分輸入對101和第二互補差分輸入對102連接，用于向第一互補差分輸入對101和第二互補差分輸入對102提供正反饋。

具體地，第一互補差分輸入對101具有兩個尺寸大小相等，互補的mos管m1a和m1b，該兩個mos管m1a和m1b的柵極相連接至負(fù)輸入端vin，m1a和m1b的漏極相連接至正輸出端vop。

第二互補差分輸入對102具有兩個尺寸大小相等、互補的mos管m2a和m2b，該兩個mos管m2a和m2b的柵極相連接至正輸入端vip，m2a和m2b的漏極相連接至負(fù)輸出端von。

正反饋系統(tǒng)103包括第三尾電流源和第三互補差分輸入對，第三尾電流源為mos管m4，第三互補差分輸入對為一對尺寸大小相等且互補的pmos管m3a和m3b，m3a的柵極與正輸出端vop連接，m3b的柵極與負(fù)輸出端von連接，m3a和m3b的漏極交叉連接至負(fù)輸出端von和正輸出端vop，m3a和m3b的源極與尾電流源的mos管m4的漏極連接；m4的柵極連接至vbp1，源極連接至電源vdd。

第一尾電流源104為pmos管m5，其漏極與m1b和m2b的源極連接，其柵極連接至vbp，源極連接至電源vdd。

第二尾電流源105為pmos管m6，其漏極與m1a和m2a的源極連接，其柵極連接至輸出開關(guān)電容共模負(fù)反饋的反饋點，源極接地連接。

本實施例的正反饋系統(tǒng)103的第三互補差分輸入對m3a、m3b的漏極交叉相連到反相器的輸出端，實現(xiàn)圖3中的-1倍增益。

本實施例的全差分放大器采用了開關(guān)電容共模負(fù)反饋形式，反饋節(jié)點vfb選為n型尾電流源的柵極，vbp和vbp1由偏置電路產(chǎn)生。由于全差分放大器采用的是互補輸入，增加了輸入端的寄生電容，這樣會引入誤差?？梢圆捎秒娙莸窒夹g(shù)，如圖4所示，在放大器的輸入端分別接一組虛擬(dummy)器件106和107接到von和vop，它們各自結(jié)成mos電容形式，這樣能減小輸入電容引起的增益誤差。

比較本實施例提出的全差分放大器和圖2所示的放大器，得到如圖5(a)和圖5(b)所示的放大器的幅頻特性對比圖和相頻特性對比圖。其中，本實施例的全差分放大器和圖2中的放大器設(shè)計在相同尺寸和電流下。由圖5(a)可知，圖2結(jié)構(gòu)的放大器的增益約25db，而本實施例的全差分放大器的增益約為52db，這說明正反饋網(wǎng)絡(luò)提升了反相器的輸出阻抗；從圖5(b)可以看出，本實施例中全差分放大器的正反饋系統(tǒng)改變了原有的極點頻率，但相位裕度仍然大于70°，不會產(chǎn)生環(huán)路穩(wěn)定性問題。

實施例2

如圖6所示，本實施例提出一種余量增益電路(mdac)，該電路采用實施例1中的全差分放大器(見圖6中虛線框內(nèi)結(jié)構(gòu))，并引入了cls技術(shù)，提高放大器的等效增益。c1和c2為大小相同的采樣電容，mdac的輸出能實現(xiàn)2vin-vdac，其中vin為輸入電壓，vdac為子數(shù)模轉(zhuǎn)換器(sub-dac)的輸出電壓。

由于當(dāng)放大器輸出至最大擺幅時，正反饋系統(tǒng)的第三互補差分輸入對m3a和m3b可能進入線性區(qū)，這會使得放大器的增益下降，然而，借助cls方法，可以使放大器的最終輸出始終穩(wěn)定在共模輸出電平vcm附近，保持放大器的增益，從而降低增益非線性。

如圖7所示，是本實施例提出的mdac的控制時序圖，由于余量增益電路結(jié)構(gòu)采用了相關(guān)電平位移(cls)方法，因此可進一步提高放大器的等效增益。其中ck1和ck2是雙相不交疊時鐘，ck1p和ck1pd為提前關(guān)斷時鐘，它們可以消除開關(guān)的電荷注入。當(dāng)ck1為高，ck2為低時，電容c1和c2對輸入信號采樣；當(dāng)ckl為低，ck2為高時，mdac進行信號放大，整個ck2相可以分為估值(estimate)和電平位移(levelshift)兩相：

(a)當(dāng)ckes為高，ckcl為低時，進入估值相，此時，mdac對信號進行兩倍放大，這一過程與傳統(tǒng)的mdac放大相完全相同，其輸出為vout(es)，它可以表示為：

式中tes＝avc2/(c1+c2+gn)，av是放大器的開環(huán)增益，cin是運放輸入端的寄生電容。由于放大器的有限增益，c1不可能把電荷完全傳輸給c2，因此，vout(es)存在誤差。若av的值較小，則誤差較大。

(b)當(dāng)ckes為低，ckcl為高時，進入位移相，此時，電容ccls直接跨接到運放輸出和vo兩端，mdac進行電平位移，最終輸出值為vout(cl)。在估值相時，ccls一端接共模電平vcm，它存儲了輸出誤差，此時再將它接到運放的輸出端，則運放的輸出端會被強制拉回到vcm附近，而運放的輸入端會出現(xiàn)一個更精確的虛地，這樣，c1進一步把誤差電荷傳輸給c2，使最終輸出更接近理想值。位移相結(jié)束時的輸出可表示為：

tclq為運放閉環(huán)工作時的等效增益，t為運放的直流增益，λ為衰減系數(shù)，ccls是用于電平位移的電容，cl是運放的負(fù)載電容。從式(4)可以看出，位移相的等效增益tclq約為原增益的平方。由于電平位移過程中存在非理想效應(yīng)，等效增益出現(xiàn)了衰減因子1/(1+λ)。由式(5)可以得到，衰減因子與ccls、cl以及運放輸入端的寄生電容cin有關(guān)，在給定了負(fù)載的情況下，應(yīng)盡量增大ccls同時減小cin，使得增益衰減程度最低。

如圖8所示，是圖6中結(jié)構(gòu)的輸出瞬態(tài)響應(yīng)圖。當(dāng)輸入信號為400mv時，理想輸出為800mv。采樣時輸出被復(fù)位，其值為0；當(dāng)進入估值相時，運放的輸出端擺幅最大，由于運放增益較低，輸出離800mv較遠(yuǎn)；當(dāng)進入位移相時，運放輸入端更接近虛地，而運放輸出端被拉回到vcmo附近，此時輸出vo更接近理想值800mv，仿真值為799.95mv，其增益誤差小于0.1％。

從上述描述可知，實施例1中的全差分放大器作為mdac中的運放，其本身增益最高時可達52db，采用cls技術(shù)后，考慮運放的非線性和增益衰減，在0.18μm標(biāo)準(zhǔn)cmos工藝下，其等效增益可以達到80db以上，輸出誤差在0.1％以下，滿足10bit精度adc的設(shè)計需要。

以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細(xì)說明，應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。