本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種jfet(junctionfield-effecttransistor，結(jié)型場效應(yīng)晶體管)輸入的高性能運算放大器。

背景技術(shù)：

隨著微電子技術(shù)的不斷發(fā)展，集成運算放大器發(fā)展十分迅速，通用型集成運算放大器經(jīng)歷了好幾代的更替，各項技術(shù)指標不斷的改進。與此同時，為適應(yīng)特殊的需要發(fā)展了多種專用型集成運算放大器，如高阻抗，低功耗，高速，寬帶等高性能的運算放大器。

在衛(wèi)星通信、醫(yī)療設(shè)備儀器、自動控制系統(tǒng)、智能傳感器等領(lǐng)域高輸入阻抗型精密運算放大器被廣泛應(yīng)用。根據(jù)電路原理，運算放大器的輸入阻抗與它的輸入偏置電流成反比。高輸入阻抗運算放大器的輸入電阻一般在10¹⁰ω～10¹²ω左右，輸入偏置電流一般為幾皮安～幾十皮安。在集成運算放大器的發(fā)展中，提高運算放大器的輸入阻抗有多種不同的方法，其中通過改進雙極型運算放大器輸入級電路的設(shè)計來提高輸入阻抗，但這樣做局限性較大；另外，經(jīng)申請人研究發(fā)現(xiàn)，采用場效應(yīng)晶體管(jfet)作為運算放大器的輸入級，這樣jfet管的柵極電流就是輸入偏置電流，該電流的大小在皮安的數(shù)量級，也使得電路的輸入阻抗大大提高，達到了10¹²ω或者更高的水平，但由于jfet管受工藝波動影響較大，其作為運算放大器輸入級時電路的失調(diào)電壓較大。因此，有必要提供一種高性能的運算放大器電路。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種jfet輸入的高性能運算放大器，以解決目前運算放大器采用jfet管時存在的失調(diào)電壓較大的問題。

根據(jù)本發(fā)明實施例的第一方面，提供一種jfet輸入的高性能運算放大器，包括輸入級電路、增益電路、輸出級電路和偏置電路，所述偏置電路用于向所述輸入級電路和所述輸出級電路提供對應(yīng)的偏置電壓和偏置電流，所述輸入級電路用于輸入信號，并將所述信號輸出給所述增益電路，所述增益電路用于對所述信號進行放大并輸出給所述輸出級電路，所述輸出級電路用于將放大后信號穩(wěn)定輸出；所述輸入級電路用于接收依據(jù)所述放大后信號的失調(diào)電壓所產(chǎn)生的失調(diào)控制信號，以對運算放大過程中因所述輸入級電路中jfet管引起的失調(diào)電壓進行實時調(diào)節(jié)；對所述輸入級電路與所述增益電路匹配設(shè)計來降低所述失調(diào)電壓。

在一種可選的實現(xiàn)方式中，所述輸入級電路為雙端輸入單端輸出電路，其差分輸入端用于輸入差分信號，在將所述差分信號轉(zhuǎn)換為單端信號后，由其單端輸出端將該單端信號提供給所述增益電路，并采用減小β影響的鏡像電流源作為有源負載。

在另一種可選的實現(xiàn)方式中，所述輸入級電路包括jfet管j1和j2，npn型晶體管qn1、qn2和qn3，pnp型晶體管qp1和qp2，電阻r1、r2、r3、r11和r12，其中pnp型晶體管qp1和qp2的基極分別用于輸入對應(yīng)的偏置電壓和偏置電流，pnp型晶體管qp2的發(fā)射極接正電源，pnp型晶體管qp2的集電極和pnp型晶體管qp1的發(fā)射極相連，pnp型晶體管qp1的集電極分別與jfet管j1和j2的源極連接，為輸入級電路提供靜態(tài)偏置電流；

所述jfet管j1和j2的柵極為運算放大器的差分輸入端，用于輸入差分信號，jfet管j1的漏極與npn型晶體管qn3的基極、npn型晶體管qn1的集電極相連，npn型晶體管qn3的集電極接正電源，npn型晶體管qn1的基極與npn型晶體管qn2的基極、qn3的發(fā)射極相連并通過電阻r3連接到負電源，實現(xiàn)雙端到單端轉(zhuǎn)化，npn型晶體管qn1的發(fā)射極通過電阻r1連接到負電源，同時通過電阻r11連接到調(diào)節(jié)端口ba1，npn型晶體管qn2的發(fā)射極通過電阻r2連接到負電源，同時通過電阻r12連接到調(diào)節(jié)端口ba2，jfet管j2的漏極、npn型晶體管qn2的集電極相連，連接點為運算放大器輸入級電路的單端輸出端，用于將所述單端信號提供給所述增益電路；

所述調(diào)節(jié)端口ba1和ba2用于接收依據(jù)所述放大后信號的失調(diào)電壓所產(chǎn)生的失調(diào)控制信號，以對運算放大過程中因所述輸入級電路中jfet管引起的失調(diào)電壓進行實時調(diào)節(jié)。

在另一種可選的實現(xiàn)方式中，所述增益電路包括npn型晶體管qn4和qn5，電阻r4和r5，構(gòu)造了共集共射的高增益結(jié)構(gòu)，其中npn型晶體管qn4的基極用于接收所述輸入級電路提供的信號，npn型晶體管qn4的集電極接正電源，npn型晶體管qn4的發(fā)射極通過電阻r4連接到負電源，同時npn型晶體管qn4的發(fā)射極與npn型晶體管qn5的基極連接，npn型晶體管qn5的發(fā)射極通過電阻r5連接到負電源，npn型晶體管qn5的集電極作為所述增益電路的輸出端，用于輸出放大后信號。

在另一種可選的實現(xiàn)方式中，所述輸出級電路包括npn型晶體管qn6、qn7、qn8、qn9和qn10，pnp型晶體管qp3、qp6和qp7，電阻r6、r7、r8和r9，其中pnp型晶體管qp3的基極用于輸入所述偏置電路提供的偏置電壓和偏置電流，pnp型晶體管qp3的發(fā)射極與正電源連接，pnp型晶體管qp3的集電極與npn型晶體管qn7的集電極、基極，以及npn型晶體管qn6的集電極相連，npn型晶體管qn7的發(fā)射極與npn型晶體管qn6的基極和電阻r6的一端相連，npn型晶體管qn6的發(fā)射極與電阻r6的另一端相連并用于輸入所述放大后信號；

npn型晶體管qn9的集電極與正電源連接，npn型晶體管qn9的基極與npn型晶體管qn10的集電極、npn型晶體管qn6的集電極相連，npn型晶體管qn9的發(fā)射極與npn型晶體管qn10的基極和電阻r7的一端相連，npn型晶體管qn10的發(fā)射極與pnp型晶體管qp7的發(fā)射極、電阻r7的另一端、電阻r8的一端和電阻r9的一端相連，pnp型晶體管qp7的基極與pnp型晶體管qp6的發(fā)射極、npn型晶體管qn8的集電極和電阻r8的另一端相連，pnp型晶體管qp7的集電極與pnp型晶體管qp6的基極、npn型晶體管qn6的發(fā)射極相連，pnp型晶體管qp6的集電極與npn型晶體管qn8的基極相連，npn型晶體管qn8的發(fā)射極與負電源相連，電阻r9的另一端用于輸出所述放大后信號。

在另一種可選的實現(xiàn)方式中，所述偏置電路包括jfet管j3，穩(wěn)壓管z1，npn型晶體管qn11，pnp型晶體管qp4和qp5，電阻r10，其中jfet管j3的源極和柵極接正電源，jfet管j3的漏極與npn型晶體管qn11的基極、穩(wěn)壓管z1的負極相連，穩(wěn)壓管z1的正極接負電源，npn型晶體管qn11的發(fā)射極通過電阻r10連接到負電源，pnp型晶體管qp4的基極與其集電極相連，同時與npn型晶體管qn11的集電極相連，pnp型晶體管qp5的基極與其集電極相連，同時與pnp型晶體管qp4的發(fā)射極相連，pnp型晶體管qp5的發(fā)射極接正電源；

pnp型晶體管qp4和qp5的基極分別用于向所述輸入級電路和所述輸出級電路提供對應(yīng)的偏置電壓和偏置電流。

在另一種可選的實現(xiàn)方式中，所述輸入級電路的輸出端與所述增益電路的輸出端之間設(shè)置有相位補償電容。

本發(fā)明的有益效果是：

1、本發(fā)明根據(jù)運算放大器輸出信號存在的失調(diào)電壓，生成失調(diào)控制信號，并將該失調(diào)控制信號傳輸給輸入級電路，以對運算放大器輸出信號存在的失調(diào)電壓進行實時調(diào)節(jié)，從而可以減小運算放大器采用jfet管時引入的電路失調(diào)電壓；另外，本發(fā)明通過對輸入級電路和增益電路進行匹配設(shè)計，可以降低運算放大器將jfet管用于輸入級電路時引入的失調(diào)電壓；

2、本發(fā)明的輸入級電路中npn型晶體管qn3、qn1和qn2，電阻r1、r2和r3實現(xiàn)了雙端輸入單端輸出的轉(zhuǎn)換，并且在轉(zhuǎn)換過程中采用p型結(jié)型場效應(yīng)管差分對輸入和減小β影響的鏡像電流源做有源負載，有效增大了輸入級電路的輸入電阻，減小了輸入偏置電流，提高了輸入級電路的增益、信號轉(zhuǎn)換精度和接收靈敏度；另外，本發(fā)明通過設(shè)計失調(diào)電壓調(diào)節(jié)端口，可以降低運算放大器采用jfet管時引入的失調(diào)電壓；

3、本發(fā)明使增益電路中的npn型晶體管qn4、電阻r4與輸入級電路中的npn型晶體管qn3、電阻r3相匹配，可以使增益電路與輸入級電路之間形成匹配設(shè)計，從而可以有效降低運算放大器因采用jfet管而引入的失調(diào)電壓；

4、本發(fā)明的輸出級電路中npn型晶體管qn6和qn7、pnp型晶體管qp3以及電阻r6作為輸出級電路的偏置子電路，用于向輸出級電路提供偏置電流；本發(fā)明中pnp型晶體管qp6和qn8構(gòu)成復合pnp管，其與npn型晶體管qn9形成互補推挽輸出結(jié)構(gòu)，保證了輸出較強的驅(qū)動能力，并減小了交越失真，另外本發(fā)明中npn型晶體管qn10和電阻r7、pnp型晶體管qp7和電阻r8構(gòu)成輸出級電流的過載保護，可以有效防止了電流過大時對電路造成的損壞；

5、本發(fā)明的偏置電路中jfet管j3具有電流源能力，能夠提供恒定小電流，穩(wěn)壓管z1為npn型晶體管qn11提供偏置電壓和偏置電流，同時具有正溫度系數(shù)的穩(wěn)壓管z1和具有負溫度系數(shù)的npn型晶體管qn11的溫漂相互抵消，提高了偏置電路的溫度穩(wěn)定性。pnp型晶體管qp4、qp5鏡像輸出為輸入級和輸出級提供穩(wěn)定偏置；

6、本發(fā)明通過在輸入級電路的輸出端與增益電路的輸出端之間設(shè)置電容，可以實現(xiàn)相位補償，避免輸出的信號出現(xiàn)振蕩。

附圖說明

圖1是本發(fā)明jfet輸入的高性能運算放大器的一個實施例電路方框圖；

圖2是本發(fā)明jfet輸入的高性能運算放大器的一個實施例電路原理圖。

具體實施方式

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明實施例中的技術(shù)方案，并使本發(fā)明實施例的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明實施例中技術(shù)方案作進一步詳細的說明。

在本發(fā)明的描述中，除非另有規(guī)定和限定，需要說明的是，術(shù)語“連接”應(yīng)做廣義理解，例如，可以是機械連接或電連接，也可以是兩個元件內(nèi)部的連通，可以是直接相連，也可以通過中間媒介間接相連，對于本領(lǐng)域的普通技術(shù)人員而言，可以根據(jù)具體情況理解上述術(shù)語的具體含義。

參見圖1，為本發(fā)明jfet輸入的高性能運算放大器的一個實施例電路方框圖。該jfet輸入的高性能運算放大器可以包括輸入級電路110、增益電路120、輸出級電路130和偏置電路140，所述偏置電路140用于向所述輸入級電路110和所述輸出級電路130提供對應(yīng)的偏置電壓和偏置電流，所述輸入級電路110用于輸入信號，并將所述信號輸出給所述增益電路120，所述增益電路120用于對所述信號進行放大并輸出給所述輸出級電路130，所述輸出級電路130用于將放大后信號穩(wěn)定輸出；所述輸入級電路130用于接收依據(jù)所述放大后信號的失調(diào)電壓所產(chǎn)生的失調(diào)控制信號，以對運算放大過程中因所述輸入級電路110中jfet管引起的失調(diào)電壓進行實時調(diào)節(jié)；對所述輸入級電路110與所述增益電路120匹配設(shè)計來降低所述失調(diào)電壓。

由上述實施例可見，經(jīng)申請人研究發(fā)現(xiàn)，當運算放大器將jfet管用于輸入級電路時其存在電路失調(diào)電壓較大的問題?；谏鲜鲅芯堪l(fā)現(xiàn)，本發(fā)明根據(jù)運算放大器輸出信號存在的失調(diào)電壓，生成失調(diào)控制信號，并將該失調(diào)控制信號傳輸給輸入級電路，以對運算放大器輸出信號存在的失調(diào)電壓進行實時調(diào)節(jié)，從而可以減小運算放大器采用jfet管時引入的電路失調(diào)電壓。另外，本發(fā)明通過對輸入級電路和增益電路進行匹配設(shè)計，可以降低運算放大器將jfet管用于輸入級電路時引入的失調(diào)電壓。

參見圖2，為本發(fā)明jfet輸入的高性能運算放大器的一個實施例電路原理圖。圖2與圖1所示實施例的區(qū)別在于，所述輸入級電路110為雙端輸入單端輸出電路，其差分輸入端用于輸入差分信號，在將所述差分信號轉(zhuǎn)換為單端信號后，由其單端輸出端將該單端信號提供給所述增益電路120，并采用減小β影響的鏡像電流源作為有源負載。其中，所述輸入級電路120可以包括差分對jfet管j1和j2，npn型晶體管qn1、qn2和qn3，pnp型晶體管qp1和qp2，電阻r1、r2、r3、r11和r12，pnp型晶體管qp1和qp2的基極分別用于輸入對應(yīng)的偏置電壓和偏置電流(即pnp型晶體管qp1的基極與pnp型晶體管qp4的基極相連，pnp型晶體管qp2的基極與pnp型晶體管qp5的基極相連)，pnp型晶體管qp2的發(fā)射極接正電源，pnp型晶體管qp2的集電極和pnp型晶體管qp1的發(fā)射極相連，pnp型晶體管qp1的集電極分別與jfet管j1和j2的源極連接，為輸入級電路提供靜態(tài)偏置電流。

所述jfet管j1和j2的柵極為運算放大器的差分輸入端，用于輸入差分信號，jfet管j1的漏極與npn型晶體管qn3的基極、npn型晶體管qn1的集電極相連，npn型晶體管qn3的集電極接正電源，npn型晶體管qn1的基極與npn型晶體管qn2的基極和npn型晶體管qn3的發(fā)射極相連并通過電阻r3連接到負電源，實現(xiàn)雙端到單端轉(zhuǎn)化，npn型晶體管qn1的發(fā)射極通過電阻r1連接到負電源，同時通過電阻r11連接到調(diào)節(jié)端口ba1，npn型晶體管qn2的發(fā)射極通過電阻r2連接到負電源，同時通過電阻r12連接到調(diào)節(jié)端口ba2，jfet管j2的漏極、npn型晶體管qn2的集電極相連，連接點為運算放大器輸入級電路的單端輸出端，用于將所述單端信號提供給所述增益電路140。

所述調(diào)節(jié)端口ba1和ba2用于接收依據(jù)所述放大后信號的失調(diào)電壓所產(chǎn)生的失調(diào)控制信號，以對運算放大過程中因所述輸入級電路中jfet管引起的失調(diào)電壓進行實時調(diào)節(jié)。本實施例中npn型晶體管qn3、qn1和qn2，電阻r1、r2和r3實現(xiàn)了雙端輸入單端輸出的轉(zhuǎn)換，并且在轉(zhuǎn)換過程中采用p型結(jié)型場效應(yīng)管差分對輸入和減小β影響的鏡像電流源做有源負載，有效增大了輸入級電路的輸入電阻，減小了輸入偏置電流，提高了輸入級電路的增益、信號轉(zhuǎn)換精度和接收靈敏度。另外，本發(fā)明通過設(shè)計失調(diào)電壓調(diào)節(jié)端口，可以降低運算放大器采用jfet管時引入的失調(diào)電壓。

圖2與圖1所示實施例的區(qū)別還在于，所述增益電路120可以包括npn型晶體管qn4和qn5，電阻r4和r5，構(gòu)造了共集共射的高增益結(jié)構(gòu)，其中npn型晶體管qn4的基極用于接收所述輸入級電路110提供的信號(即npn型晶體管qn4的基極連接jfet管j2的漏極與npn型晶體管qn2的集電極的連接點)，npn型晶體管qn4的集電極接正電源，npn型晶體管qn4的發(fā)射極通過電阻r4連接到負電源，同時npn型晶體管qn4的發(fā)射極與npn型晶體管qn5的基極連接，npn型晶體管qn5的發(fā)射極通過電阻r5連接到負電源，npn型晶體管qn5的集電極作為所述增益電路120的輸出端，用于輸出放大后信號。本發(fā)明通過采用雙極晶體管作為增益電路，可以獲得較高的增益，并且本發(fā)明通過使增益電路中的npn型晶體管qn4、電阻r4與輸入級電路中的npn型晶體管qn3、電阻r3相匹配，可以使增益電路與輸入級電路之間形成匹配設(shè)計，從而可以有效降低運算放大器因采用jfet管而引入的失調(diào)電壓。

圖2與圖1所示實施例的區(qū)別還在于，所述輸出級電路130可以包括npn型晶體管qn6、qn7、qn8、qn9和qn10，pnp型晶體管qp3、qp6和qp7，電阻r6、r7、r8和r9，其中pnp型晶體管qp3的基極用于輸入所述偏置電路140提供的偏置電壓和偏置電流(即與偏置電路110中pnp型晶體管qp5的基極連接)，pnp型晶體管qp3的發(fā)射極與正電源連接，pnp型晶體管qp3的集電極與npn型晶體管qn7的集電極、基極，以及npn型晶體管qn6的集電極相連，npn型晶體管qn7的發(fā)射極與npn型晶體管qn6的基極和電阻r6的一端相連，npn型晶體管qn6的發(fā)射極與電阻r6的另一端相連并用于輸入所述放大后信號，即npn型晶體管qn6的發(fā)射極與增益電路120中npn型晶體管qn5的集電極連接。本發(fā)明中npn型晶體管qn6和qn7、pnp型晶體管qp3以及電阻r6作為輸出級電路的偏置子電路，用于向輸出級電路提供偏置電流。

npn型晶體管qn9的集電極與正電源連接，npn型晶體管qn9的基極與npn型晶體管qn10的集電極、npn型晶體管qn6的集電極相連，npn型晶體管qn9的發(fā)射極與npn型晶體管qn10的基極和電阻r7的一端相連，npn型晶體管qn10的發(fā)射極與pnp型晶體管qp7的發(fā)射極、電阻r7的另一端、電阻r8的一端和電阻r9的一端相連，pnp型晶體管qp7的基極與pnp型晶體管qp6的發(fā)射極、npn型晶體管qn8的集電極和電阻r8的另一端相連，pnp型晶體管qp7的集電極與pnp型晶體管qp6的基極、npn型晶體管qn6的發(fā)射極相連，pnp型晶體管qp6的集電極與npn型晶體管qn8的基極相連，npn型晶體管qn8的發(fā)射極與負電源相連，電阻r9的另一端用于輸出所述放大后信號。本發(fā)明中pnp型晶體管qp6和qn8構(gòu)成復合pnp管，其與npn型晶體管qn9形成互補推挽輸出結(jié)構(gòu)，保證了輸出較強的驅(qū)動能力，并減小了交越失真，另外本發(fā)明中npn型晶體管qn10和電阻r7、pnp型晶體管qp7和電阻r8構(gòu)成輸出級電流的過載保護，可以有效防止了電流過大時對電路造成的損壞。

圖2與圖1所示實施例的區(qū)別還在于，所述偏置電路140可以包括jfet管j3，穩(wěn)壓管z1，npn型晶體管qn11，pnp型晶體管qp4和qp5，電阻r10，其中jfet管j3的源極和柵極接正電源，jfet管j3的漏極與npn型晶體管qn11的基極、穩(wěn)壓管z1的負極相連，穩(wěn)壓管z1的正極接負電源，npn型晶體管qn11的發(fā)射極通過電阻r10連接到負電源，pnp型晶體管qp4的基極與其集電極相連，同時與npn型晶體管qn11的集電極相連，pnp型晶體管qp5的基極與其集電極相連，同時與pnp型晶體管qp4的發(fā)射極相連，pnp型晶體管qp5的發(fā)射極接正電源。pnp型晶體管qp4和qp5的基極分別用于向所述輸入級電路和所述輸出級電路提供對應(yīng)的偏置電壓和偏置電流，其中pnp型晶體管qp4的基極與pnp型晶體管qp1的基極相連，pnp型晶體管qp5的基極與pnp型晶體管qp2、qp3的基極相連。jfet管j3具有電流源能力，能夠提供恒定小電流，穩(wěn)壓管z1為npn型晶體管qn11提供偏置電壓和偏置電流，同時具有正溫度系數(shù)的穩(wěn)壓管z1和具有負溫度系數(shù)的npn型晶體管qn11的溫漂相互抵消，提高了偏置電路的溫度穩(wěn)定性。pnp型晶體管qp4、qp5鏡像輸出為輸入級和輸出級提供穩(wěn)定偏置。

另外，圖2與圖1所示實施例的區(qū)別還在于，所述輸入級電路110的輸出端與所述增益電路120的輸出端之間設(shè)置有相位補償電容c1，即相位補償電容c1設(shè)置在npn型晶體管qn2的集電極與npn型晶體管qn5的集電極之間。本發(fā)明通過在輸入級電路的輸出端與增益電路的輸出端之間設(shè)置電容，可以實現(xiàn)相位補償，避免輸出的信號出現(xiàn)振蕩。

由上述實施例可見，本發(fā)明通過采用jfet場效應(yīng)管作為輸入級電路的一部分，可以提高運算放大器的輸入阻抗，采用調(diào)節(jié)端口ba1和ba2，可以對運算放大器的失調(diào)電壓進行調(diào)節(jié)，采用雙極晶體管qn4和qn5作為增益電路的一部分，可以提高運算放大器的增益，采用輸入級電路與增益電路的匹配設(shè)計，可以降低運算放大器的失調(diào)電壓，采用上述輸出級電路，可以對輸出信號進行過載保護，且?guī)ж撦d能力較強，采用上述偏置電路，可以向運算放大器提供穩(wěn)定的偏置電壓和偏置電流。

本領(lǐng)域技術(shù)人員在考慮說明書及實踐這里公開的發(fā)明后，將容易想到本發(fā)明的其它實施方案。本申請旨在涵蓋本發(fā)明的任何變型、用途或者適應(yīng)性變化，這些變型、用途或者適應(yīng)性變化遵循本發(fā)明的一般性原理并包括本發(fā)明未公開的本技術(shù)領(lǐng)域中的公知常識或慣用技術(shù)手段。說明書和實施例僅被視為示例性的，本發(fā)明的真正范圍和精神由下面的權(quán)利要求指出。

應(yīng)當理解的是，本發(fā)明并不局限于上面已經(jīng)描述并在附圖中示出的精確結(jié)構(gòu)，并且可以在不脫離其范圍進行各種修改和改變。本發(fā)明的范圍僅由所附的權(quán)利要求來限制。