本發(fā)明涉及電路技術(shù)領(lǐng)域，特別涉及一種時域信號優(yōu)化仿真系統(tǒng)。

背景技術(shù)：

隨著科學技術(shù)不斷提高，人們對仿真系統(tǒng)越來越高?，F(xiàn)有技術(shù)中仿真系統(tǒng)計算精度較低、對復雜系統(tǒng)進行仿真時，線路上實現(xiàn)難度大，精度不易保證。

技術(shù)實現(xiàn)要素：

本發(fā)明提供一種時域信號優(yōu)化仿真系統(tǒng)，解決了上述技術(shù)問題，達到了仿真系統(tǒng)計算精度較高、對復雜系統(tǒng)進行仿真時，線路上實現(xiàn)難度效，精度容易保證的技術(shù)效果。

本發(fā)明提供一種時域信號優(yōu)化仿真系統(tǒng)，所述時域信號優(yōu)化仿真系統(tǒng)包括中央控制器、時間常數(shù)發(fā)生器、分頻模塊、檢波放大器、積分器、仿真激勵源發(fā)生器、頻穩(wěn)測試儀、策略控制器和倍頻器；所述分頻模塊、檢波放大器、積分器依次串聯(lián)連接；所述積分器與所述中央控制器連接；所述中央控制器分別與所述倍頻器、仿真激勵源發(fā)生器、策略控制器及頻穩(wěn)測試儀連接；所述策略控制器與所述檢波放大器連接，及與所述時間常數(shù)發(fā)生器、檢波放大器依次串聯(lián)連接；所述時間常數(shù)發(fā)生器與所述積分器連接；所述倍頻器分別與所述分頻模塊、仿真激勵源發(fā)生器連接；所述仿真激勵源發(fā)生器與所述頻穩(wěn)測試儀連接。

優(yōu)選的，所述分頻模塊接收所述高穩(wěn)參考源的原始頻率f0；接收到的高穩(wěn)參考源的原始頻率f0經(jīng)過所述分頻模塊分頻處理后得到高穩(wěn)參考源分頻頻率fref。

優(yōu)選的，所述時間常數(shù)發(fā)生器模塊由電阻與電容式多級串并聯(lián)回路構(gòu)成。

優(yōu)選的，當所述積分器的放大倍數(shù)a為無窮大時，所述積分器的傳遞函數(shù)為1/sti；其中，s為復數(shù)傅立葉頻率s＝jω＝j2πf,a和ti分別為積分器的放大倍數(shù)與時間常數(shù)。

優(yōu)選的，仿真系統(tǒng)開環(huán)增益為：

其中，g0＝kdetkoscm；

s為復數(shù)傅立葉頻率s＝jω＝j2πf；

ti為時間常數(shù)；

th為等效rc濾波器的rc時間常數(shù)；

m為倍頻器的倍頻系數(shù)；

kdet為檢波放大器檢頻斜率；

kosc為仿真激勵發(fā)生器的壓控斜率。

優(yōu)選的，

優(yōu)選的，所述中央控制器設置的初始化仿真激勵發(fā)生器輸出10mhz頻率信號。

優(yōu)選的，所述中央控制器設置的初始化仿真激勵發(fā)生器輸出10mhz頻率信號。

優(yōu)選的，中央控制器設置的初始化倍頻器輸出信號頻率與fref理論值相同，為50.1234mhz。

優(yōu)選的，仿真激勵發(fā)生器輸出信號頻率與倍頻器輸出信號頻率有聯(lián)動關(guān)連。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例。

圖1為本申請較佳實施方式一種時域信號優(yōu)化仿真系統(tǒng)的示意圖；

圖2為本申請圖1中一具體實現(xiàn)模型的示意圖；

圖3為判斷用信號、同步參考信號、鍵控調(diào)頻信號是有固定頻率及相位關(guān)系的方波數(shù)字信號圖；

圖4為本申請仿真系統(tǒng)策略預判趨勢圖。

具體實施方式

為了更好的理解上述技術(shù)方案，下面將結(jié)合說明書附圖以及具體的實施方式對上述技術(shù)方案進行詳細的說明。

圖1為本申請較佳實施方式一種時域信號優(yōu)化仿真系統(tǒng)的示意圖，請參閱圖1，本申請?zhí)峁┮环N時域信號優(yōu)化仿真系統(tǒng)，所述時域信號優(yōu)化仿真系統(tǒng)包括中央控制器、時間常數(shù)發(fā)生器、分頻模塊、檢波放大器、積分器、仿真激勵源發(fā)生器、頻穩(wěn)測試儀、策略控制器和倍頻器；

所述分頻模塊、檢波放大器、積分器依次串聯(lián)連接；所述積分器與所述中央控制器連接；所述中央控制器分別與所述倍頻器、仿真激勵源發(fā)生器、策略控制器及頻穩(wěn)測試儀連接；所述策略控制器與所述檢波放大器連接，及與所述時間常數(shù)發(fā)生器、檢波放大器依次串聯(lián)連接；所述時間常數(shù)發(fā)生器與所述積分器連接；所述倍頻器分別與所述分頻模塊、仿真激勵源發(fā)生器連接；所述仿真激勵源發(fā)生器與所述頻穩(wěn)測試儀連接。

所述分頻模塊接收所述高穩(wěn)參考源的原始頻率f0；接收到的高穩(wěn)參考源的原始頻率f0經(jīng)過所述分頻模塊分頻處理后得到高穩(wěn)參考源分頻頻率fref。

圖1中f0為高穩(wěn)參考源的原始頻率、fref，fout分別為高穩(wěn)參考源分頻頻率與仿真激勵發(fā)生器輸出頻率。εref，εdet，εint，εosc，εmul分別為高穩(wěn)參考源、檢波放大器、積分器、仿真激勵發(fā)生器和倍頻器輸出端的誤差。m為倍頻系數(shù)，kdet為檢波放大器鑒頻斜率，kosc為仿真激勵發(fā)生器的壓控斜率。1/(1+sth)為等效rc濾波器的環(huán)路傳遞函數(shù)，其中s為復數(shù)傅立葉頻率s＝jω＝j2πf,th為rc時間常數(shù)。a和ti分別為積分器的放大倍數(shù)與時間常數(shù)，在這里，為實現(xiàn)圖1的仿真，我們加入了時間常數(shù)發(fā)生器模塊，它由電阻與電容式多級串并聯(lián)回路構(gòu)成，用以產(chǎn)生不同的rc時間常數(shù)，并應用于圖1中檢波放大器的th及積分器的ti。

在圖1的積分器中，為簡化仿真情況，設置積分器的放大倍數(shù)a為無窮大，當a很大時可以近似認識積分器的傳遞函數(shù)為1/sti。定義：

g0＝kdetkoscm(1)

則圖1的仿真系統(tǒng)開環(huán)增益為：

仿真激勵源發(fā)生器的穩(wěn)態(tài)輸出頻率可表示為：

系統(tǒng)在環(huán)路工作達到穩(wěn)態(tài)后，通常有g(shù)(s)》1，所以(3)式可寫出為：

從(4)式可見，在理想狀態(tài)下仿真激勵源發(fā)生器的穩(wěn)態(tài)輸出頻率應等于高穩(wěn)定參考源分頻后頻率值有一倍數(shù)關(guān)系：

當所述積分器的放大倍數(shù)a為無窮大時，所述積分器的傳遞函數(shù)為1/sti；其中，s為復數(shù)傅立葉頻率s＝jω＝j2πf,a和ti分別為積分器的放大倍數(shù)與時間常數(shù)。

仿真系統(tǒng)開環(huán)增益為：

其中，g0＝kdetkoscm；

s為復數(shù)傅立葉頻率s＝jω＝j2πf；

ti為時間常數(shù)；

th為等效rc濾波器的rc時間常數(shù)；

m為倍頻器的倍頻系數(shù)；

kdet為檢波放大器檢頻斜率；

kosc為仿真激勵發(fā)生器的壓控斜率。

所述時間常數(shù)發(fā)生器模塊由電阻與電容式多級串并聯(lián)回路構(gòu)成。

所述中央控制器設置的初始化仿真激勵發(fā)生器輸出10mhz頻率信號。

所述中央控制器設置的初始化仿真激勵發(fā)生器輸出10mhz頻率信號。

中央控制器設置的初始化倍頻器輸出信號頻率與fref理論值相同，為50.1234mhz。仿真激勵發(fā)生器輸出信號頻率與倍頻器輸出信號頻率有聯(lián)動關(guān)連。

公式(5)中理論表達的仿真激勵源發(fā)生器的穩(wěn)態(tài)輸出頻率應與高穩(wěn)定參考源頻率值間的倍數(shù)關(guān)系，并且上述關(guān)系是一個動態(tài)平衡的。

公式(5)及上述x參數(shù)的設定是理論的，因為在實際的圖1構(gòu)成的pll鎖相環(huán)路中，由于高穩(wěn)參考源自身的頻差和pll環(huán)路中各部分的誤差存在，圖1的輸出頻率與其標稱值總有一定偏差。仿真激勵發(fā)生器端的偏離和老化、積分器零點漂移、倍頻器相位變化等都可能產(chǎn)生這種偏差。所有ε項的長期漂移都可能造成輸出頻率的老化現(xiàn)象，成為附加噪聲。

為減小上述電子線路部分的誤差應盡量提高開環(huán)增益g(s)。為仿真方便起見，我們在專利中統(tǒng)一的將圖1中的εref，εdet，εint，εosc，εmul各項誤差設為固定值。為提高圖1仿真系統(tǒng)的性能，理論上講應盡可能使開環(huán)增益g(s)變大，使公式(2)中的分子g0＝kdetkoscm變大，但實際上g0應有極限。一般認為系統(tǒng)的阻尼系數(shù)不應小于0.5，那么

那么方便起見，我們設定g0＝1，同時使th＝ti。實現(xiàn)的方法是：

(1)、通過圖1中的中央控制器分別設置檢波放大器、仿真激勵發(fā)生器、倍頻器的kdet、kosc、m，使g0＝kdetkoscm等于1；

(2)、通過圖1中的中央控制器分別設置檢波放大器、積分器對應的時間常數(shù)th＝ti。

通過上述設置后，公式(2)表述的圖1仿真系統(tǒng)的開環(huán)增益為：

減小時間常數(shù)th，按照式(7)確實增大了仿真系統(tǒng)的開環(huán)增益，這是有利于系統(tǒng)性能的，這也同時增大環(huán)路濾波器帶寬fh。圖1高穩(wěn)參考源相當于一個鑒頻器，當其長期漂移可以忽略時，我們假定其冪律譜噪聲公式為：

sy(f)ref＝h0+h-1f^-1(8)

理論情況下的圖1環(huán)路工作在線性狀態(tài)，若可以認為仿真激勵發(fā)生器與高穩(wěn)參考源功率譜密度(sy(f)osc與sy(f)ref)完全不相關(guān)，則圖1系統(tǒng)輸出功率譜密度可以表示為：

根據(jù)定義，我們有sth＝jf/fh，因此，把(8)式代入(9)式就可以看到當仿真的平均周期很短時，(f/fh)＞＞1，有

當仿真的平均周期極長時(f/fh)＜＜1，有

顯然，整個環(huán)路對仿真激勵發(fā)生器而言是一個高通濾波器；對與高穩(wěn)參考源而言是一個低通濾波器；其濾波特性由環(huán)路濾波器的高端截止頻率fh決定。公式(10)式的極端情況是sy(f)0＝sy(f)osc，(11)式的極端情況是sy(f)0＝sy(f)ref?？梢钥闯?，fh過大將使圖1的仿真系統(tǒng)輸出信號短期穩(wěn)定度變差；fh過小將使圖1的仿真系統(tǒng)輸出信號長期穩(wěn)定度變差。在圖1系統(tǒng)閉環(huán)后，我們是無法得知系統(tǒng)的環(huán)路帶寬即高端截止頻率fh的，我們用q值來表征圖1的仿真系統(tǒng)輸出信號的穩(wěn)定信號，并通過圖1中的頻穩(wěn)測試儀來測量得出表征系統(tǒng)q值的仿真測試結(jié)果，從而間接的反應環(huán)路帶寬即高端截止頻率fh的值選擇好壞。

關(guān)于倍數(shù)關(guān)系策略

按照圖1系統(tǒng)，我們的仿真系統(tǒng)模型預設置的頻段如下所示，具體實現(xiàn)模型的電路圖，請參閱圖2：

(1)為實現(xiàn)高頻段的仿真響應，我們選擇頻率較高的高穩(wěn)參考源，經(jīng)圖1的分頻處理后獲得的信號頻率為50.****mhz。其中小數(shù)位的****(保留到四位)是隨機的，為方便說明起見，圖1中的fref為50.1234mhz；

(2)中央控制器設置的初始化仿真激勵發(fā)生器輸出10mhz頻率信號；

(3)中央控制器設置的初始化倍頻器輸出信號頻率與fref理論值相同，即也為50.1234mhz；

(4)仿真激勵發(fā)生器輸出信號頻率與倍頻器輸出信號頻率有聯(lián)動關(guān)連。

其中，圖2中其中處理器位于圖1中的中央控制器模塊中，并且處理器xtal端與圖2中的dds1、dds2的refclk端接入同一時鐘源的頻率信號，以保證時離同步。

處理器在外部時鐘輸入端(xtal)作為工作時的時鐘參考基礎上，分別產(chǎn)生三路相位關(guān)系可調(diào)整的方波信號，其中一路鍵控調(diào)頻信號送至dds1的fsk鍵控調(diào)頻輸入端口實現(xiàn)調(diào)頻、一路同步參考信號用作同步鑒相、一路判斷用信號用作圖1鎖相環(huán)的鎖定檢測。

dds1在外部時鐘基準輸入端(refclk)作為工作時的參考時鐘基礎上，通過處理器與dds1間的串行時序通訊，dds1根據(jù)fsk端處理器送來的方波鍵控調(diào)頻方波信號的高、低電平狀態(tài)分別選取內(nèi)部頻率控制寄存器(f1、f0)中處理器輸入的倍頻調(diào)制數(shù)值預置頻率作為輸出，從而產(chǎn)生帶調(diào)制的頻率信號50.1234mhz±△f輸出。預置的頻率差值△f由兩個頻率控制寄存器f1、f0中的數(shù)值決定，具體的考慮到射頻信號為50.1234mhz(小數(shù)點后第4位精密)，我們?nèi)　鱢＝100hz。

與上述處理器控制dds1產(chǎn)生倍頻調(diào)制信號的原理類似，處理器通過串行通訊時序，將同樣的分頻數(shù)值傳遞給dds2，產(chǎn)生不帶調(diào)制的50.1234mhz頻率信號輸出。將dds2得到的50.1234mhz頻率信號送入dds3的外部時鐘基準輸入端(refclk)，用作dds3工作時的參考時鐘。處理器根據(jù)串行時序通訊，將相應的初始化輸出頻率(10mhz)數(shù)值傳遞給dds3，從而得到仿真激勵源發(fā)生器頻率信號輸出。

由于dds3的外部參考時基采用dds2產(chǎn)生的倍頻信號，故在本方案中，當圖1中的閉合環(huán)路中的中央控制器得到相應的鑒相信號信息后，會修改相應的dds2的倍頻調(diào)制信號的頻率，這樣亦會引起dds3輸出信號的頻率發(fā)生變化，即替代了傳統(tǒng)的通過d/a壓控晶振的方式來改變本振的輸出頻率值，進而改變系統(tǒng)輸出頻率的方法。值得注意的是，對于輸出頻率信號采用了直接數(shù)字合成的方式，使得在一定應用范圍內(nèi)充當了一個穩(wěn)定度較高的綜合器角色。用戶可以根據(jù)實際應用中的要求，通過圖2中用戶輸入端口，方便地修改dds3的整機輸出信號的頻率值。

關(guān)于時間常數(shù)設置策略

由前述方案可知，我們設定g0＝kdetkoscm等于1，同時使th＝ti。按照上述倍數(shù)關(guān)系策略，我們使仿真激勵源發(fā)生器輸出的信號頻率為10mhz、高穩(wěn)參考源分頻后的頻率選擇為50.1234mhz，根據(jù)公式(5)可以得到m＝5。由上述倍數(shù)關(guān)系策略可知，我們在設計圖1的仿真系統(tǒng)中并未采用傳統(tǒng)的通過d/a壓控晶振的方式來改變系統(tǒng)輸出頻率值方法，所以圖1中的kosc仿真激勵發(fā)生器的壓控斜率是無法知道的，我們只能通過g0＝kdetkoscm等于1并通過m＝5獲得kdet*kosc＝1/5的結(jié)論。具體的實施過程中，按照圖1我們只能通過中央控制器對檢波放大器進行kdet值的設定。由于仿真系統(tǒng)中的時間常數(shù)只由th決定，所以按照圖1我們通過中央控制器對時間常數(shù)發(fā)生器的控制實現(xiàn)對檢波放大器、積分器的檢波時間常數(shù)th和積分時間常數(shù)ti的設置，并且使th＝ti。

關(guān)于仿真系統(tǒng)q值策略

在圖2中通過處理器產(chǎn)生三路方波信號：同步參考信號、鍵控調(diào)頻信號、判斷用信號，使同步參考信號頻率等于鍵控調(diào)頻信號頻率，并有一定的相位延時差；同時使判斷用信號頻率n倍于同步參考信號頻率或者鍵控調(diào)頻信號頻率，并有一定的相位延時差。這里具體的我們?nèi)⊥絽⒖夹盘栴l率等于鍵控調(diào)頻信號頻率為79hz，且兩者相位差為100度；同時取判斷用信號頻率n值為4倍，且與同步參考信號相位差為40度。

具體的判定依據(jù)如圖3所示；圖3中判斷用信號、同步參考信號、鍵控調(diào)頻信號是有固定頻率及相位關(guān)系的方波數(shù)字信號；使能信號要么是1、要么是0，故可以看作是無固定頻率的方波數(shù)字信號；鑒相信號由圖1中的積分器產(chǎn)生，它是一個變化的直流信號，故可以看作是無固定頻率的模擬信號。

按照圖3的原理結(jié)合圖1，我們設定判斷用信號的某一上升沿作為觸發(fā)判斷開始，在下一上升沿到來之前完成10次判斷，然后下一上升沿到來時，又觸發(fā)下一組10次判斷。由于我們事先知道圖3中判斷用信號的頻率，即我們知道相鄰兩個上升沿之間的時間t，故可以平均分配一組10次判斷的時間間隔。

圖1中中央控制器按照上述觸發(fā)判斷條件，對由積分器輸送的鑒相信號進行判斷，當其模擬直流信號大小位于圖3所示的非使能帶狀區(qū)內(nèi)時，中央控制器輸出圖3中的使能信號為0，圖1中的頻穩(wěn)測量儀不工作；當其模擬直流信號大小位于圖3所示的非使能帶狀區(qū)外時，中央控制器輸出圖3中的使能信號為1，圖1中的頻穩(wěn)測量儀開始工作；仿真q值實際上就是圖1中頻穩(wěn)測量儀工作時輸出的仿真測試結(jié)果值，它反映了圖1仿真系統(tǒng)輸出信號的性能，

在整個仿真的過程中，中央控制器在開始時，初始化所有的欲設置值，這些參數(shù)就不再變化了，動態(tài)仿真時只有檢波放大器參數(shù)kdet值、檢波放大器時間常數(shù)th值須由中央控制器模塊進行動態(tài)設置，而判斷這兩個參數(shù)是否合理的判斷標準則是仿真q值。我們給kdet值取個范圍1-10，同樣th我們亦取個1-10。在圖1系統(tǒng)一開始仿真時，除了設定各路初始化設置值外，我們會在kdet值及th值全范圍仿真一遍得到對應的q值，q值位于l與h之間，定義為l＝1至h＝10(q值越大越好)，我們定義這段仿真時間內(nèi)的q值數(shù)據(jù)為“建模區(qū)”，如圖4所示，圖4中的建模圖，中央控制器設置kdet值和th值，并同步記錄q值及圖1和圖3中的鑒相信號值j，并且使設置kdet值和th值的變化方向相反。當建模完成后，某一點s位置開始仿真。當q值到達p點即仿真q值為h1時(h1＝0.8h)，觸發(fā)以下策略：

此時中央處理器使設置kdet值和th值的變化方向相同，并且下一次設置kdet值(記為k2)較本次kdet值(記為k1)是增加的(即k2>k1)；下一次設置th值(記為t2)則較本次th值(記為t1)是增加的(即t2>t1)；同時記錄q值及鑒相信號值j。直到按照圖4所示的“策略預判線”，當q值到達h時，中央處理器判斷圖4中此時刻鑒相信號值j的臨界量值與之前所有鑒相信號加累積值j1的關(guān)系(這里的j1值是圖4中從s點到臨界量值點前一時刻所有的每次仿真中央處理器獲得的鑒相信號值之和)，當j>2*j1時，我們認為本次仿真結(jié)果有效，中央處理器調(diào)出圖4中p點設置的kdet值和th值作為優(yōu)化值。

最后所應說明的是，以上具體實施方式僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照實例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應當理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應涵蓋在本發(fā)明的權(quán)利要求范圍當中。