專利名稱：通過時域劃分實現(xiàn)并行計算的電路仿真方法
技術領域：
本發(fā)明屬于集成電路設計技術領域，特涉及EDA領域中獲得電路時域特性的分析方法。
背景技術：
電子設計自動化(EDA)是以軟件為載體的用于在設計階段分析預測集成電路性 能的方法。電路仿真，例如Synopsys公司的產(chǎn)品HSPICE或者Cadence公司的產(chǎn)品Spectre， 是用于電路分析的EDA方法。電路仿真所針對的對象是采用電路網(wǎng)單或其它形式描述的電 路。電路由晶體管，電阻，電容等元件連接組成。各元件之間連接的部分稱為節(jié)點。電路仿 真通過采用一定的器件模型計算得到電路的電學特性，例如獲得電路中節(jié)點的電壓和支路 的電流。電路仿真通過基爾霍夫電壓和電流定律建立方程并求解方程，其實施步驟通常由 兩部分組成。第一部分為電路方程的建立。在電路方程的建立階段，電路仿真根據(jù)電路結 構以及電路中節(jié)點的電壓和支路的電流建立方程。第二部分是電路方程的求解。具體求解 的方程的類型依不同的電路仿真方法而不同，包括微分方程、線性方程和非線性方程。瞬態(tài)分析是一種電路仿真方法，主要根據(jù)電路結構、驅動信號以及仿真參數(shù)(輸 入信息)計算出電路中各個節(jié)點的電壓隨時間變化的曲線(輸出結果)。瞬態(tài)分析的輸入通常包含以下信息1)電路結構電路的元件組成與拓撲結構。2)驅動信號電路的外部激勵信號。3)仿真參數(shù)所需要做的仿真的屬性，例如仿真類型、總時間，步長，精度等。瞬態(tài)分析的輸出通常為電路中各個節(jié)點的電壓隨時間變化的曲線，又稱為各個節(jié) 點電壓的波形。利用這個波形可以進行進一步的后處理來得到其它想要的信息，例如電路 的頻譜特性等。瞬態(tài)分析的方法可以看作是在一個給定的初始條件下，通過建立并求解電路對應 的常微分方程(1)
權利要求
1.一種通過時域劃分實現(xiàn)并行化計算的電路仿真方法，包括以下步驟1)給定一個電路仿真的輸入文件，該文件用于描述需要仿真的電路的拓撲結構、外部 激勵信號以及仿真參數(shù)；2)根據(jù)實際的計算資源的情況將仿真時間平均分割成若干片段Itci,t'。}，It1, t' J，…，{tn，t' }，其中、<1 o'ti < t' 1； -,tn< t' n;t0, t' n 分別與輸入文 件中定義的初始時間、終止時間一致，η為正整數(shù)；相鄰的兩個時間片段之間有一部分重疊 的時間，該重疊時間占每個片段時間的3% 5% ；所有的時間片段覆蓋整個需要仿真的時 間范圍；3)對于每個時間片段，根據(jù)已有技術單獨進行瞬態(tài)分析；不同的時間片段利用不同線 程或不同進程在不同的計算單元上同時進行；4)在所有的時間片段的瞬態(tài)分析都完成之后，對所有的時間片段的瞬態(tài)分析得到的結 果進行波形拼接，得到整個仿真時間范圍電路各個節(jié)點的電壓的波形；5)在步驟1)-4)結束后得到電路各個節(jié)點電壓的波形后，進行進一步的處理得到其它 所需要的信息。
2.如權利要求1所述方法，其特征在于，所述計算單元包括采用CPU內(nèi)核，CPU，以及不 同計算機形成的計算單元。
3.如權利要求1或2所述方法，其特征在于，所述拼接為在前后兩個時間片段的瞬態(tài)分 析得到的結果的重疊區(qū)域采用前一個時間片段的瞬態(tài)分析得到的結果，而丟棄后一個時間 片段的瞬態(tài)分析得到的結果。
全文摘要
本發(fā)明涉及通過時域劃分實現(xiàn)并行計算的電路仿真方法，屬于集成電路設計技術領域；該方法包括給定一個電路仿真的輸入文件，該文件用于描述需要仿真的電路的拓撲結構、外部激勵信號以及仿真參數(shù)；根據(jù)實際的計算資源的情況將仿真時間平均分割成若干片段；相鄰的兩個時間片段之間有一部分重疊的時間；對于每個時間片段單獨進行瞬態(tài)分析；不同的時間片段利用不同線程或不同進程在不同的計算單元上同時進行；在所有的時間片段的瞬態(tài)分析都完成之后，對所有的時間片段的瞬態(tài)分析得到的結果進行波形拼接，得到整個仿真時間范圍電路各個節(jié)點的電壓的波形，再進一步的處理得到其它所需要的信息。本發(fā)明可提高電路設計效率，縮短電路產(chǎn)品的上市時間。
文檔編號G06F17/50GK102087678SQ201110003028
公開日2011年6月8日 申請日期2011年1月7日 優(yōu)先權日2011年1月7日
發(fā)明者余志平, 葉佐昌, 李揚 申請人:清華大學