技術(shù)總結(jié)
本發(fā)明適用于D觸發(fā)器技術(shù)領(lǐng)域，提供了一種抗單粒子翻轉(zhuǎn)的D觸發(fā)器。該D觸發(fā)器包括：時(shí)鐘信號輸入電路、主鎖存器緩沖電路、從鎖存器緩沖電路、主鎖存器及從鎖存器，主鎖存器和從鎖存器均為雙模冗余加固的鎖存器。相較于現(xiàn)有技術(shù)，本發(fā)明通過在主鎖存器和從鎖存器前增加緩沖電路，提高了D觸發(fā)器的抗單粒子翻轉(zhuǎn)能力，對主鎖存器和從鎖存器進(jìn)行雙模冗余加固，即分離成互為冗余的C2MOS電路中的上拉PMOS管和下拉NMOS管，避免了從鎖存器中可能由單粒子瞬態(tài)脈沖導(dǎo)致的反饋回路，對主鎖存器和從鎖存器電路中C2MOS電路進(jìn)行改進(jìn)，通過CMOS傳輸門來實(shí)現(xiàn)時(shí)鐘信號對電路的控制，進(jìn)一步提高了D觸發(fā)器的抗單粒子翻轉(zhuǎn)能力。

技術(shù)研發(fā)人員：賀威;賀凌翔;張準(zhǔn);駱盛;吳慶陽
受保護(hù)的技術(shù)使用者：深圳大學(xué)
文檔號碼：201710020099
技術(shù)研發(fā)日：2017.01.12
技術(shù)公布日：2017.03.15