本實(shí)用新型涉及NAND Flash存儲(chǔ)器領(lǐng)域，特別涉及一種時(shí)序控制全數(shù)字DLL控制電路。

背景技術(shù)：

隨著移動(dòng)互聯(lián)網(wǎng)時(shí)代的來(lái)臨，智能手機(jī)、平板電腦、掌上游戲機(jī)和電子書(shū)等移動(dòng)終端對(duì)于大容量、低功耗及高可靠性的非易失性存儲(chǔ)器需求越來(lái)越大。作為非易失性存儲(chǔ)器王者NAND Flash，其具有大容量、讀寫速度快等優(yōu)點(diǎn)，得到廣泛應(yīng)用。應(yīng)用最為廣泛的Solid State Driver(固態(tài)硬盤)，其核心技術(shù)即NAND Flash控制器，實(shí)現(xiàn)對(duì)NAND Flash存儲(chǔ)器顆粒進(jìn)行讀、寫、擦操作。然而，在訪問(wèn)NAND Flash存儲(chǔ)器時(shí)，需按照標(biāo)準(zhǔn)的NAND Flash顆粒接口時(shí)序才可實(shí)現(xiàn)讀寫數(shù)據(jù)。

圖1為NAND Flash控制器訪問(wèn)存儲(chǔ)器顆粒，控制器通過(guò)標(biāo)準(zhǔn)的NAND Flash存儲(chǔ)器接口時(shí)序?qū)崿F(xiàn)存儲(chǔ)器的讀寫操作。由于不同廠商的NAND Flash顆粒不同，但是所有顆粒接口國(guó)際上都采用兩種標(biāo)準(zhǔn)，一種是以東芝為代表的ONFI接口，另一種以三星為代表的Toggle接口。隨著閃存技術(shù)的不斷發(fā)展，ONFI4.0與Toggle2.0時(shí)序已趨于一致，且為了提高數(shù)據(jù)傳輸速率，DDR(Double DataRate，雙數(shù)據(jù)速率)方式取代傳統(tǒng)SDR(Single DataRate，單數(shù)據(jù)速率)方式，DDR方式進(jìn)行數(shù)據(jù)傳輸對(duì)數(shù)據(jù)采樣的精度更高。圖2和圖3為DDR寫數(shù)據(jù)至NAND Flash，利用DQS的上升沿和下降沿采樣數(shù)據(jù)，且必須采用中間對(duì)齊的方式才能保證數(shù)據(jù)的正確采樣。因此需要采用專用的延遲鎖定環(huán)對(duì)DQS控制信號(hào)進(jìn)行90度延遲，保證DQS從中間采樣數(shù)據(jù)。

目前，DLL電路大多采用傳統(tǒng)的模擬電路設(shè)計(jì)，其電路結(jié)構(gòu)和可移植性及靈活性較差，設(shè)計(jì)成本及硬件成本較高。全數(shù)字DLL延遲鎖定環(huán)的提出更好的適應(yīng)目前SOC系統(tǒng)設(shè)計(jì)及存儲(chǔ)控制器設(shè)計(jì)芯片中，彌補(bǔ)了傳統(tǒng)的模擬DLL電路不足，并且設(shè)計(jì)靈活性及可配置性大大提高。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問(wèn)題是提供一種時(shí)序控制全數(shù)字DLL控制電路，解決訪問(wèn)NAND Flash顆粒接口時(shí)序信號(hào)DQS的90度延遲問(wèn)題，相比于傳統(tǒng)模擬電路，本實(shí)用新型能夠正確地生成所配置的延遲效果，按照接口時(shí)序完成對(duì)8通道的NAND Flash存儲(chǔ)顆粒讀寫操作。

為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用的技術(shù)方案是：

一種時(shí)序控制全數(shù)字DLL控制電路，包括延遲模塊、自動(dòng)調(diào)節(jié)模塊、延遲單元計(jì)算模塊、讀寫延遲鏈單元模塊以及DLL鎖定模塊，所有模塊都是由全數(shù)字電路構(gòu)成；

所述延遲模塊、自動(dòng)調(diào)節(jié)模塊、延遲單元計(jì)算模塊、DLL鎖定模塊依次相連，所述延遲單元計(jì)算模塊連接到讀寫延遲鏈單元，所述讀寫延遲鏈單元連接到MUX最終將CPU所配置的延遲值產(chǎn)生的延遲信號(hào)經(jīng)DLL鎖定后連接到NAND Flash控制器；

所述延遲模塊，用于延遲初始信號(hào)clk_ref取反后的信號(hào)，得到第二信號(hào)clk_bf；

所述自動(dòng)調(diào)節(jié)模塊，用于根據(jù)配置的延遲值完成自動(dòng)調(diào)節(jié)功能；

所述延遲單元計(jì)算模塊，用于計(jì)算延遲值是否到達(dá)所配置的延遲，若得到的延遲值大于所配置的延遲值，由延遲計(jì)算模塊控制延遲鏈，減少所在延遲鏈的延遲單元，直到得到90度的延遲或達(dá)到CPU所配置的延遲值大??；

所述DLL鎖定模塊，用于微調(diào)延遲信號(hào)，DLL鎖定模塊對(duì)數(shù)據(jù)端做出微調(diào)，通過(guò)延遲單元計(jì)算模塊對(duì)讀、寫延遲鏈控制增加或者減少延遲鏈級(jí)數(shù)得到穩(wěn)定的配置延遲值大小后，將其反饋給延遲單元計(jì)算模塊，延遲單元計(jì)算模塊連接DLL鎖定模塊再等待256個(gè)時(shí)鐘周期做微調(diào)，保證所配置的延遲值大小穩(wěn)定輸出，然后鎖定延遲控制信號(hào)，提供給NAND Flash控制器；

所述讀寫延遲鏈單元，用于調(diào)節(jié)延遲值大小，根據(jù)CPU所配置的延遲寄存器值以及延遲單元計(jì)算模塊的值，增加或者減少讀寫操作過(guò)程中的延遲鏈單元的延遲級(jí)數(shù)，得到正確地DQS90度信號(hào)延遲大小或CPU所配置的延遲值大小，將延遲信號(hào)鏈接至NAND Flash控制器，按照NAND Flash顆粒時(shí)序正確地完成讀寫操作。

與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是：采用時(shí)序控制全數(shù)字DLL電路對(duì)NAND Flash控制器進(jìn)行控制，能正確地生成所配置的延遲效果，且各個(gè)模塊采用全數(shù)字設(shè)計(jì)，取代傳統(tǒng)的模擬DLL電路，降低功耗及提高電路的可移植性；本實(shí)用新型為NAND Flash控制器系統(tǒng)提供8通道的DQS信號(hào)90度延遲，從而按照接口時(shí)序完成對(duì)8通道的NAND Flash存儲(chǔ)顆粒正確讀寫操作。

附圖說(shuō)明

圖1是NAND Flash控制器訪問(wèn)存儲(chǔ)器顆粒。

圖2是NAND Flash之ONFI接口。

圖3是NAND Flash之Toggle接口。

圖4是DDR方式寫數(shù)據(jù)至NAND Flash存儲(chǔ)器時(shí)序波形。

圖5是DDR方式從NAND Flash存儲(chǔ)器中讀數(shù)據(jù)時(shí)序波形。

圖6是寫NAND Flash顆粒DQS信號(hào)90度采樣數(shù)據(jù)。

圖7是從NAND Flash顆粒讀數(shù)據(jù)DQS采樣讀數(shù)據(jù)。

圖8是CPU配置延遲寄存器。

圖9是時(shí)序控制全數(shù)字DLL控制電路框圖。

圖10是時(shí)鐘互采波形圖。

圖11是延遲鏈中的延遲單元。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。針對(duì)大容量的Solid State Driver(固態(tài)存儲(chǔ)硬盤)，需要對(duì)多通道的NAND Flash顆粒進(jìn)行訪問(wèn)，并且具備同時(shí)訪問(wèn)多通道功能。本實(shí)用新型中，全數(shù)字DLL根據(jù)8個(gè)通道數(shù)，采用8條延遲鏈，分別控制對(duì)應(yīng)的8個(gè)通道，實(shí)現(xiàn)每個(gè)通道DQS的90度延遲。對(duì)8個(gè)通道的NAND Flash存儲(chǔ)器進(jìn)行讀寫操作，對(duì)八通道的存儲(chǔ)器訪問(wèn)既可以分時(shí)操作也可以同時(shí)操作。并且，本實(shí)用新型還可以通過(guò)CPU配置延遲大小，根據(jù)配置的值，增加或者減少延遲鏈中的級(jí)數(shù)實(shí)現(xiàn)信號(hào)的指定延遲大小，大大地增加了全數(shù)字DLL電路的靈活性而不需要太大的硬件成本，詳述如下。

1)圖1是NAND Flash控制器訪問(wèn)存儲(chǔ)顆粒。如圖1所示，訪問(wèn)(讀或者寫)NAND Flash顆粒采用專用的NAND Flash控制器，按照NAND Flash顆粒所提供的時(shí)序接口完成對(duì)NAND Flash操作。時(shí)序接口信號(hào)包括ALE，CLE，WE，RE，DQS，CLK等信號(hào)。其中不同廠商的顆粒接口不完全相同，目前為了統(tǒng)一不同廠家的NAND Flash顆粒接口，國(guó)際制訂的接口標(biāo)準(zhǔn)有ONFI和Toggle，每個(gè)標(biāo)準(zhǔn)都有幾個(gè)版本如ONFI2.x，ONFI3.x，ONFI4.x，Toggle1.0，Toggle2.0。

圖2和圖3分別為ONFI2.0和ONFI3.0、Toggle1.0和Tggle2.0接口圖。ONFI2.0與ONFI3.0的區(qū)別就是ONFI2.0中采用CLK代替WE#信號(hào)，W/R#代替RE#。隨著NAND Flash存儲(chǔ)器工藝、技術(shù)不斷發(fā)展，由圖2和圖3可知，ONFI3.0及Toggle2.0的接口時(shí)序已經(jīng)趨于一致。NAND Flash控制器中控制時(shí)序采樣數(shù)據(jù)至關(guān)重要的模塊是DLL電路，直接決定是否能夠正確地從NAND Flash顆粒中讀出數(shù)據(jù)或?qū)憯?shù)據(jù)至顆粒中。DLL產(chǎn)生的DQS信號(hào)90度延遲保證了數(shù)據(jù)的正確采樣，從而完成顆粒訪問(wèn)操作。

2)按照?qǐng)D4是DDR方式寫數(shù)據(jù)至NAND Flash存儲(chǔ)器時(shí)序波形，CE，CLE，ALE分別為片選信號(hào)、命令鎖存信號(hào)及地址鎖存信號(hào)，WE、RE分別為寫、讀信號(hào)觸發(fā)，采用DDR方式往NAND Flash寫數(shù)據(jù)最重要的是利用DQS信號(hào)，分別在其上升沿和下降沿采樣數(shù)據(jù)。為了保證控制器能夠正確訪問(wèn)不同通道的NAND Flash顆粒，DQS需要精確地在DQ數(shù)據(jù)的中間位置采樣。

由于目前存儲(chǔ)器的時(shí)序接口的不斷發(fā)展，為了提升訪問(wèn)NAND Flash速度，各大廠商的接口時(shí)序已經(jīng)達(dá)到0NFI4.0和Toggle2.0，這種接口時(shí)序的特點(diǎn)是采用DDR的方式對(duì)數(shù)據(jù)進(jìn)行采樣。DDR方式相比SDR方式采樣更快，因此需準(zhǔn)確地保證DQS的上升沿和下降沿延遲位置必須為90度相位延遲才能正確地將數(shù)據(jù)寫入至NAND Flash顆粒中。當(dāng)控制器往NAND Flash顆粒中寫數(shù)據(jù)時(shí)，DQ即為所要寫入的數(shù)據(jù)，控制器按照?qǐng)D4所示的寫時(shí)序提供至NAND Flash顆粒接口，顆粒接口需要對(duì)數(shù)據(jù)進(jìn)行正確采樣然后送至NAND Flash顆粒的陣列中，完成寫入數(shù)據(jù)至NAND Flash顆粒操作。對(duì)DQ數(shù)據(jù)的采樣是采用DQS信號(hào)，利用其上升沿和下降沿對(duì)DQ數(shù)據(jù)采樣，只有當(dāng)DQS在DQ中間采樣時(shí)才能保證數(shù)據(jù)的正確寫入。

3)按照?qǐng)D5是DDR方式從NAND Flash存儲(chǔ)器讀數(shù)據(jù)的時(shí)序波形圖。NAND Flash控制器要從顆粒中讀取數(shù)據(jù)，該波形是由NAND Flash顆粒與控制器接口的訪問(wèn)時(shí)序圖。圖中，DQS沒(méi)有在DQ的中間采樣數(shù)據(jù)因?yàn)樵摃r(shí)序只是從顆粒接口傳至NAND Flash控制器，當(dāng)DQ上的數(shù)據(jù)按照?qǐng)D5所示的時(shí)序送至NAND Flash控制器中，控制器要正確地采樣到由NAND Flash存儲(chǔ)器顆粒中讀取出來(lái)的數(shù)據(jù)，需要NAND Flash控制器對(duì)顆粒傳過(guò)來(lái)的數(shù)據(jù)DQ進(jìn)行采樣。采用DQS信號(hào)對(duì)DQ上讀入的數(shù)據(jù)采樣，DQS的上升沿和下降沿都需在DQ數(shù)據(jù)的中間才能保證讀入的數(shù)據(jù)正確。因此，控制器能夠準(zhǔn)確地從NAND Flash顆粒讀入的數(shù)據(jù)采樣，取決于本實(shí)用新型全數(shù)字DLL電路對(duì)DQS信號(hào)的90度延遲，控制器采樣從NAND Flash顆粒讀入的DQ上的數(shù)據(jù)，采用經(jīng)全數(shù)字DLL電路裝置延遲90度的DQS信號(hào)在DQ數(shù)據(jù)的中間位置采樣，保證從NAND Flash顆粒讀入至控制器的數(shù)據(jù)正確，然后控制器將數(shù)據(jù)送至SRAM緩存中。

4)按照?qǐng)D4、圖5所示的訪問(wèn)NAND Flash顆粒的時(shí)序波形圖，要將DQS控制信號(hào)進(jìn)行90度延遲才能保證實(shí)現(xiàn)正確地讀、寫操作。寫數(shù)據(jù)時(shí)，NAND Flash控制器通過(guò)全數(shù)字DLL電路構(gòu)造DQS信號(hào)90度的延遲，保證利用DQS的上升沿和下降沿在DQ數(shù)據(jù)的中間位置進(jìn)行數(shù)據(jù)采樣的，即將送入控制器的clk_ref經(jīng)過(guò)全數(shù)字DLL電路產(chǎn)生90度信號(hào)延遲送至NAND Flash接口中的DQS，如圖6所示，DQS經(jīng)過(guò)全數(shù)字DLL電路延遲90度后，DQS的上升沿和下降沿都分別在DQ數(shù)據(jù)的中間位置，保證了從中間對(duì)DQ上的數(shù)據(jù)進(jìn)行采樣，按照DDR方式的寫時(shí)序完成對(duì)NAND Flash顆粒數(shù)據(jù)的正確寫入。

5)圖7是從NAND Flash顆粒讀數(shù)據(jù)DQS采樣數(shù)據(jù)，NAND Flash控制器讀數(shù)據(jù)時(shí)，按照NAND Flash接口時(shí)序圖5所示將數(shù)據(jù)從顆粒中讀至NAND Flash控制器，控制器需對(duì)DQ傳輸?shù)臄?shù)據(jù)進(jìn)行采樣，控制器采用DQS信號(hào)按照DDR方式分別在DQS的上升沿和下降沿對(duì)數(shù)據(jù)進(jìn)行采樣。

圖7中，從NAND Flash顆粒讀數(shù)據(jù)，按照接口讀時(shí)序，DQS經(jīng)過(guò)全數(shù)字DLL電路延遲后采用DQS_Dly的上升沿和下降沿在DQ的中間位置，該DQS和DQ上的數(shù)據(jù)按照讀時(shí)序送至NAND Flash控制器，控制器需調(diào)用全數(shù)字DLL電路對(duì)DQS信號(hào)進(jìn)行90度延遲，然后采樣數(shù)據(jù)送至寄存器中。DQS通過(guò)DLL電路輸出90度延時(shí)即產(chǎn)生DQS_Dly信號(hào)，且DQ作相應(yīng)地部分延遲，控制器就利用DQS延遲90度信號(hào)的上升沿和下降沿延遲去采樣DQ的數(shù)據(jù)，保證從DQ中間位置采樣即正確地讀出NAND Flash顆粒的數(shù)據(jù)。通過(guò)DQS 90度延遲下降沿采樣的數(shù)據(jù)依次放置在dq0n，dq1n,DQS 90度延遲上升沿采樣的數(shù)據(jù)依次放置在dq0p，dq1p。其采樣時(shí)序圖如圖7所示。

6)本實(shí)用新型能夠采用CPU配置寄存器來(lái)配置延遲值，實(shí)現(xiàn)所要信號(hào)的延遲。如圖8所示，CPU根據(jù)指定的地址，按照CPU的讀、寫寄存器時(shí)序，將所需要配置的延遲值通過(guò)CPU寫寄存器時(shí)序送至延遲寄存器中，然后將其送至全數(shù)字DLL電路裝置中。DLL采集到所配置的延遲值大小，通過(guò)減少或者增加延遲鏈中的延遲單元從而實(shí)現(xiàn)所配置值得延遲大小。同樣，CPU也可以通過(guò)讀寄存器時(shí)序，將延遲寄存器的值讀出至CPU，從而知道延遲寄存器中所配置的延遲值。采用CPU配置延遲值的全數(shù)字DLL電路很大程度地增加了其靈活性，可應(yīng)用于SOC中很多需要延遲的場(chǎng)合。

CPU所配置的延遲值大小直接控制各個(gè)通道的延遲鏈，本實(shí)用新型控制8個(gè)通道的NAND Flash，每個(gè)通道可以掛載4顆NAND Flash顆粒。通過(guò)延遲鏈產(chǎn)生標(biāo)準(zhǔn)的DQS信號(hào)的90度延遲，實(shí)現(xiàn)對(duì)每個(gè)通道NAND Flash顆粒的訪問(wèn)。每個(gè)通道都一一對(duì)應(yīng)延遲鏈，8個(gè)通道就對(duì)應(yīng)8個(gè)延遲鏈。每個(gè)延遲鏈的基本構(gòu)成都一致，都有64級(jí)延遲單元構(gòu)成，即本實(shí)用新型DLL電路能產(chǎn)生的延遲值，也就是上述所說(shuō)明可以通過(guò)CPU配置的延遲值大小，其可配置的延遲值大小為180度除以延遲級(jí)數(shù)。

7)圖9是時(shí)序控制全數(shù)字DLL控制電路框圖，本實(shí)用新型全數(shù)字DLL電路為NAND Flash控制器提供所需的時(shí)序控制延遲信號(hào)，按照NAND Flash接口時(shí)序從NAND Flash顆粒讀取數(shù)據(jù)或?qū)憯?shù)據(jù)至NAND Flash顆粒中。NAND Flash控制器在讀寫數(shù)據(jù)時(shí)，需要采用DQS信號(hào)的上升沿和下降沿在DQ數(shù)據(jù)的中間位置采樣數(shù)據(jù)，其中，全數(shù)字DLL電路用于產(chǎn)生精確地DQS 90度信號(hào)延遲，保證從DQ數(shù)據(jù)中間位置采樣，實(shí)現(xiàn)對(duì)NAND Flash顆粒的正確讀寫操作。

全數(shù)字DLL電路包括延遲單元計(jì)算模塊、延遲鏈模塊、DLL鎖定模塊、CPU配置延遲寄存器構(gòu)成。圖9所示，首先將clk_ref經(jīng)過(guò)取反即得到想要的180度，clk_ref即與DQS同頻率的一個(gè)信號(hào)。clk_ref取反并經(jīng)過(guò)一些小的延遲單元0、延遲單元1和一個(gè)buffer(緩存區(qū))緩沖后得到clk_fb信號(hào)，即clk_fb信號(hào)為clk_ref取反延遲一點(diǎn)后的信號(hào)。將clk_fb信號(hào)和clk_ref信號(hào)送至自動(dòng)調(diào)節(jié)模塊。其中，clk_fb信號(hào)也可以通過(guò)MUX選擇器選擇從外部接入clk_extern信號(hào)。

8)將clk_ref和clk_fb送至自動(dòng)調(diào)節(jié)模塊，該模塊主要是根據(jù)配置的延遲值完成自動(dòng)調(diào)節(jié)功能。自動(dòng)調(diào)節(jié)模塊利用clk_ref和clk_fb這兩個(gè)信號(hào)進(jìn)行互相采樣，都是利用該兩個(gè)信號(hào)的時(shí)鐘上升沿互相采樣。如圖10所示，clk_ref為NAND Flash控制器同頻率不同相位時(shí)鐘，將clk_ref經(jīng)過(guò)取反并經(jīng)延遲單元0、延遲單元1、buffer緩存后得到clk_fb信號(hào)，送至自動(dòng)調(diào)節(jié)模塊，自動(dòng)調(diào)節(jié)模塊利用這兩個(gè)信號(hào)的上升沿進(jìn)行互相采樣。

圖10中，首先用clk_ref的上升沿對(duì)clk_fb進(jìn)行采樣，采到的是高電平，接著采用clk_fb信號(hào)的上升沿去采樣clk_fb，采到clk_ref為低電平，就連續(xù)反復(fù)這樣，從而實(shí)現(xiàn)兩個(gè)信號(hào)的互相采樣。如果clk_ref采到clk_fb為1，并且clk_fb采到clk_ref為0，則通過(guò)延遲單元計(jì)算模塊控制延遲鏈，此時(shí)增加一級(jí)延遲單元；同理，若clk_ref采到clk_fb為0，并且clk_fb采到clk_ref為1，會(huì)減少一級(jí)延遲單元。直到自動(dòng)調(diào)節(jié)至接近比較精確地延遲位置。

9)自動(dòng)調(diào)節(jié)模塊通過(guò)clk_ref和clk_fb兩個(gè)信號(hào)進(jìn)行互采后，根據(jù)判定來(lái)增加或者減少延遲鏈的級(jí)數(shù)。其中，自動(dòng)調(diào)節(jié)模塊將clk_ref和clk_fb互采的信息送至延遲單元計(jì)算模塊。該模塊通過(guò)計(jì)算延遲值是否到達(dá)所配置的延遲。若通過(guò)互采模塊得到的延遲值大于所配置的延遲值，由該模塊控制延遲鏈，減少所在延遲鏈的延遲單元。直到得到90度的延遲或達(dá)到CPU所配置的延遲值大小，通過(guò)MUX送至NAND Flash控制器，最終送至接口時(shí)序DQS信號(hào)，按照NAND Flash接口時(shí)序，實(shí)現(xiàn)數(shù)據(jù)的正確采樣。若得到的延遲值小于所配置的延遲值，該模塊控制延遲鏈，增加所在延遲鏈中的延遲單元，直到調(diào)節(jié)得到90度延遲值或所配置的延遲值。

10)延遲鏈模塊是用來(lái)決定延遲大小的模塊，根據(jù)CPU配置的值，通過(guò)延遲單元計(jì)算模塊所控制的增加還是減少延遲單元信息來(lái)決定延遲鏈具體延遲級(jí)數(shù)。延遲鏈由延遲64級(jí)單元組成，延遲單元由圖10所示，延遲單元由與門和MUX構(gòu)成。由于本實(shí)用新型全數(shù)字DLL電路控制8通道的NAND Flash，系統(tǒng)可以同時(shí)操作每個(gè)通道或者分時(shí)操作每個(gè)通道，實(shí)現(xiàn)NAND Flash顆粒的讀寫操作。因此每個(gè)通道的操作需要獨(dú)立的DQS 90度延遲信號(hào)送至NAND Flash控制器。

本實(shí)用新型全數(shù)字DLL電路的延遲鏈一共有8條，并且每條延遲鏈的結(jié)構(gòu)是相同的。不同通道的延遲信息可以通過(guò)CPU配置，根據(jù)配置的延遲值減少或增加延遲鏈中的延遲單元，從而得到所要訪問(wèn)NAND Flash顆粒時(shí)序控制信號(hào)DQS 90度延遲，各個(gè)延遲鏈對(duì)應(yīng)的NAND Flash通道都通過(guò)一個(gè)數(shù)據(jù)選擇器(MUX)得到DQS 90度延遲送至控制器，最后按照時(shí)序完成正確的讀、寫NAND Flash操作。

本實(shí)用新型全數(shù)字DLL電路不僅可以用來(lái)延遲DQS所需的90度信號(hào)，也可以延遲其他的值，其他延遲值大小由最先得到的180度除以延遲級(jí)數(shù)，考慮整體性能及硬件代價(jià)，本實(shí)用新型共64級(jí)延遲單元。計(jì)算出延遲級(jí)數(shù)后可以同CPU配置延遲值，DLL電路讀取到CPU配置的延遲值會(huì)自動(dòng)增加或者減少延遲級(jí)數(shù)，得到最終所配置的延遲大小，從而控制所要控制的系統(tǒng)模塊。

11)DLL鎖定模塊主要用于最后在數(shù)據(jù)端做微調(diào)，保證所配置的延遲穩(wěn)定輸出，然后將延遲控制信號(hào)鎖定。該模塊計(jì)數(shù)至256個(gè)時(shí)鐘則所配置的延遲信號(hào)微調(diào)達(dá)到穩(wěn)定，此時(shí)可以將該延遲信號(hào)鎖定并輸出。本實(shí)用新型通過(guò)CPU配置好延遲，自動(dòng)調(diào)節(jié)模塊、延時(shí)計(jì)算及加減延時(shí)鏈中的延遲單元，最終采用DLL Lock(DLL鎖定)模塊進(jìn)行延遲信號(hào)的微調(diào)，實(shí)現(xiàn)準(zhǔn)確的DQS 90度延遲，按照NAND Flash顆粒時(shí)序完成顆粒的訪問(wèn)。