本實(shí)用新型涉及一種環(huán)形壓控振蕩器結(jié)構(gòu),特別是一種單端偶相位輸出的環(huán)形振動(dòng)器。

背景技術(shù)：

壓控振蕩器(VCO，Voltage Controlled Oscillator)是通信、電子等領(lǐng)域的一個(gè)重要單元，它的振蕩頻率可隨外加控制電壓變化而變化，被廣泛應(yīng)用于鎖相環(huán)、時(shí)鐘恢復(fù)以及頻率綜合等電路中，VCO已經(jīng)成為影響整個(gè)系統(tǒng)性能的關(guān)鍵部件。

環(huán)形振蕩器(RO)作為VCO的一種，可以通過調(diào)節(jié)振蕩器的級(jí)數(shù)方便地獲得不同相位的一系列時(shí)鐘信號(hào)。RO可以分為單端環(huán)形振蕩器(SERO)和差分環(huán)形振蕩器(DRO)兩種結(jié)構(gòu)。其中，SERO由奇數(shù)(N)個(gè)反向延遲單元首尾相接組成，假設(shè)tp為每個(gè)延遲單元的傳播延遲，則其振蕩頻率可以表示為：

與相同級(jí)數(shù)的DRO相比較，SERO具有比較好的相位噪聲性能、低的功耗以及很好的熱噪聲性能等。

與DRO相比較，傳統(tǒng)的SERO不能獲得偶相位輸出，使得傳統(tǒng)的SERO很難應(yīng)用在一些需要正交信號(hào)輸出的系統(tǒng)中。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)不足，提供一種單端偶相位輸出的環(huán)形振動(dòng)器。

為解決上述技術(shù)問題，本實(shí)用新型所采用的技術(shù)方案是：一種單端偶相位輸出的環(huán)形振動(dòng)器，包括多個(gè)串聯(lián)的延遲單元；所述延遲單元包括有源電感負(fù)載、控制電壓模塊、相移模塊；所述有源電感負(fù)載與所述控制電壓模塊、相移模塊連接。

所述有源電感負(fù)載包括第一PMOS管和第三NMOS管；所述第三NMOS管的漏極與所述第一PMOS管的源極連接后接第二PMOS管的源極；所述第三NMOS管的柵極與第一PMOS管的漏極相連接后接第三PMOS管的源極、第一PMOS管的漏極，第三NMOS管的源極與第一PMOS管的柵極連接后接第一NMOS管的柵極、第二PMOS管的柵極接輸入端；所述第二PMOS管的漏極接第二NMOS管的漏極、第三PMOS管的漏極接輸出端。

所述控制電壓模塊包括第三PMOS管；所述第三PMOS管的源極接所述第一NMOS管的漏極、第三NMOS管的柵極、第一PMOS管漏極；所述第三PMOS管的柵極輸入控制電壓。

所述相移模塊包括第二NMOS管；所述第二NMOS管的漏極接所述第二PMOS管的漏極、第三PMOS管的漏極；所述第二NMOS管的源極接所述第一NMOS管的源極接地；所述第二PMOS管的漏極、第三PMOS管的漏極、第二NMOS管的漏極接下一個(gè)延遲單元的輸入端，若當(dāng)前延遲單元為最后一個(gè)延遲單元，則所述第二PMOS管的漏極、第三PMOS管的漏極、第二NMOS管的漏極接第一個(gè)延遲單元的輸入端；所述第二NMOS管的柵極接上一級(jí)延遲單元的輸入端，若當(dāng)前延遲單元為第一個(gè)延遲單元，則所述第二NMOS管的柵極接最后一個(gè)延遲單元的輸入端。

與現(xiàn)有技術(shù)相比，本實(shí)用新型所具有的有益效果為：本實(shí)用新型解決了SERO難輸出正交信號(hào)的問題，使得SERO同時(shí)具有偶相位輸出、低功耗以及比較好的相位噪聲，能夠很好的應(yīng)用在一些需要正交信號(hào)輸出的系統(tǒng)中。

附圖說明

圖1是單端偶相位輸出RO的延遲單元電路圖；

圖2是有源電感負(fù)載示意圖；

圖3是單端偶相位輸出RO的結(jié)構(gòu)示意圖；

圖4是單端偶相位輸出RO的輸出波形圖。

具體實(shí)施方式

本實(shí)用新型一實(shí)施例包括四個(gè)串聯(lián)的延遲單元，如圖1所示，延遲單元包括3個(gè)NMOS管和3個(gè)PMOS管。第二NMOS管MN2用來提供額外的dc相移，保證4級(jí)單端延遲單元組成的RO能夠振蕩；第二NMOS管的柵極連接所述環(huán)形振蕩器的上一級(jí)延遲單元的輸入。

SERO延遲單元還包括有源電感，由第三NMOS管MN3和第一PMOS管MP1構(gòu)成，用于擴(kuò)展頻率調(diào)節(jié)范圍。

第三NMOS管的漏極與所述第一PMOS管的源極連接到所述的工作電源，所述第三NMOS管的柵極與所述第一PMOS管漏極連接到第三PMOS管的源端，所述第三NMOS管的源極與第一PMOS管的柵極、第一NMOS管的柵極連接到所述的輸入端。

SERO通過控制第三PMOS管MP3的柵極電壓來控制SERO的振蕩頻率。

第三PMOS管的漏極與所述輸出端連接，所述第三PMOS管的柵極與所述控制電壓連接。

第一NMOS管的柵極與第二PMOS管的柵極連接到所述輸入端；第一NMOS管的源極與第二NMOS管的源極與所述的地線相連接；第二PMOS管的漏極與第二NMOS管的漏極所述的輸出端相連接；第一NMOS管的漏極與第三PMOS管的源極相連接。

如圖2所示，為本發(fā)明所示的有源電感負(fù)載示意圖。考慮第一PMOS管MP1的柵-源電容，可以得到：

因此M3的漏端阻抗表示為電感特性。

設(shè)輸出端的負(fù)載電容為C_load，所述的單端偶相位輸出環(huán)形振蕩器每級(jí)電路的-3dB帶寬可表示為：

只有在頻率相關(guān)相移等于180°時(shí)電路才振蕩。對于四級(jí)環(huán)形振蕩器來說，每級(jí)頻率相關(guān)的相移為45°。因此，發(fā)生振蕩的頻率可以由下式給出：

可以得出振蕩頻率等于每級(jí)電路的-3dB帶寬，所以可以通過調(diào)節(jié)第三PMOS管的柵極電壓來控制第三PMOS管的導(dǎo)通電阻r_MP3從而控制振蕩器的振蕩頻率。

如圖3所示，是本發(fā)明所示的單端偶相位輸出環(huán)形振蕩器的結(jié)構(gòu)示意圖。

傳統(tǒng)的單端環(huán)形振蕩器需要奇數(shù)個(gè)延遲單元才能振蕩的根本原因是環(huán)形振蕩器需要180°的dc相移。本發(fā)明利用第二NMOS管來提供180°的dc相移，保證了180°的dc相移，使電路滿足巴克豪森判據(jù)，產(chǎn)生振蕩。

如圖4所示，是本發(fā)明所示的單端偶相位環(huán)形振蕩器的各輸出節(jié)點(diǎn)輸出波形圖。

在本發(fā)明的四級(jí)單端RO中，第一級(jí)輸出與前一級(jí)輸出的相位相差90°，取得了正交的相位輸出。

與傳統(tǒng)的SERO相同，本發(fā)明的四級(jí)單端RO可以達(dá)到滿擺幅輸出，取得很好的相位性能，同時(shí)取得低功耗特性。